CN104282739B - 双极晶体管以及制造双极晶体管的方法 - Google Patents

双极晶体管以及制造双极晶体管的方法 Download PDF

Info

Publication number
CN104282739B
CN104282739B CN201410331664.6A CN201410331664A CN104282739B CN 104282739 B CN104282739 B CN 104282739B CN 201410331664 A CN201410331664 A CN 201410331664A CN 104282739 B CN104282739 B CN 104282739B
Authority
CN
China
Prior art keywords
bipolar transistor
collector area
base region
conduction type
district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410331664.6A
Other languages
English (en)
Other versions
CN104282739A (zh
Inventor
J·康拉斯
H-J·舒尔策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to CN201811038503.2A priority Critical patent/CN109659359A/zh
Publication of CN104282739A publication Critical patent/CN104282739A/zh
Application granted granted Critical
Publication of CN104282739B publication Critical patent/CN104282739B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7308—Schottky transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Bipolar Transistors (AREA)

Abstract

本文涉及一种双极晶体管及其制造方法。双极晶体管包括半导体结构，该半导体结构包括发射极区、基极区和集电极区。发射极区电连接至双极晶体管的发射极接触。另外，发射极区具有第一导电类型。基极区电连接至双极晶体管的基极接触。此外，基极区至少主要地具有第二导电类型。集电极区电连接至双极晶体管的集电极接触并且至少主要地具有第一导电类型。另外，集电极区包括具有第二导电类型的多个封闭的子区，或者基极区包括具有第一导电类型的多个封闭的子区。

Description

双极晶体管以及制造双极晶体管的方法
技术领域
实施例涉及双极结型器件，并且更具体地涉及一种双极晶体管和制造该双极晶体管的方法。
背景技术
当今，许多种类的电子装置用于许多不同的功率和电压范围。这类电子装置通常使用半导体器件以便于实施各种电子电路。这类半导体器件可以仅承受数伏的电压或者也承受高达数千伏的电压。具有高阻断电压(例如数千伏)的器件通常使用双极功率晶体管以切换这类大电压。双极功率晶体管通常包括对集电极区的低掺杂，以便实现它们的阻断能力。例如，可以通过沿正向方向的对电流密度的强限制(例如对于具有4.5kV阻断电压的功率双极结型晶体管而言约为30A/m2)而避免二次击穿。当前正需要增加电子器件的阻断电压和/或最大电流密度。
发明内容
一个实施例涉及一种包括半导体结构的双极晶体管。半导体结构包括发射极区，基极区和集电极区。发射极区电连接至双极晶体管的发射极接触。此外，发射极区包括第一导电类型。基极区电连接至双极晶体管的基极接触。此外，基极区至少主要地包括第二导电类型。集电极区电连接至双极晶体管的集电极区。此外，集电极区至少主要地包括第一导电类型。此外，集电极区包括多个封闭的子区，该集电极区的多个封闭的子区包括第二导电类型；或者基极区包括多个封闭的子区，该基极区的多个封闭的子区包括第一导电类型。
通过在集电极区或基极区内实施相反的导电类型的子区，在集电极区或基极区中实施了耗尽区，这在双极晶体管阻断状态下减小了一部分电场。因此，双极晶体管的最大阻断电压可以增大，并且/或者集电极区的厚度可以减小，并且/或者集电极区的掺杂剂浓度可以增大，以便于减小在导通状态下的双极晶体管的电阻。
在一些实施例中，在集电极区或基极区的封闭了多个封闭的子区的区域内的第一导电类型的掺杂剂的平均密度、与在集电极区或基极区的封闭了多个封闭的子区的区域内的第二导电类型掺杂剂的平均密度之间，相差小于10％。如此方式，电子与空穴的自由带电载流子的量几乎相同，并且在双极晶体管的阻断状态下几乎可以相互补偿。因此，可以进一步增大阻断电压。
一些实施例涉及一种用于制造双极晶体管的方法。方法包括制造半导体结构，该半导体结构包括电连接至双极晶体管的发射极接触的发射极区、电连接至双极晶体管基极接触的基极区、以及电连接至双极晶体管的集电极接触的集电极区。发射极区包括第一导电类型，基极区至少主要地包括第二导电类型，并且集电极区至少主要地包括第一导电类型。此外，集电极区包括多个封闭的子区，该集电极区的多个封闭的子区包括第二导电类型；或者基极区包括多个封闭的子区，该基极区的多个封闭的子区包括第一导电类型。此外，方法包括制造双极晶体管的发射极接触、基极接触和集电极接触。
如此方式，可以以低成本制造所描述双极晶体管。
附图说明
以下仅出于示例的目的并且参照附图而描述设备和/或方法的一些实施例，其中：
图1示出了双极晶体管的示意性剖视图；
图2a、图2b、图2c示出了可能的集电极区的示意性剖视图；
图3示出了双极晶体管的示意性剖视图；以及
图4示出了用于制造双极晶体管的方法的流程图。
具体实施方式
现在将参照其中示出了一些示例性实施例的附图来更全面地描述各个示例性实施例。在附图中，为了明晰可以夸大线条、层和/或区域的厚度。
因此，尽管示例性实施例能够具有各种修改和备选形式，在附图中其中的实施例仅作为示例示出，并且将在此详细描述。然而应该理解的是，并非意在将示例性实施例限定于所描述特定形式，而是与之相反地，示例性实施例意在覆盖落入本公开的范围内的所有修改例、等价形式和备选例。在对附图的所有描述中，相同标记表示相同或相似元件。
应该理解的是当元件称作“连接”或者“耦合”至另一元件时，其可以直接连接或耦合至其他元件，或者可以存在***元件。与之相反地，当元件称作“直接连接”或者“直接耦合”至另一元件时，不存在***元件。用于描述元件之间关系的其他词语应当以类似方式来解释(例如“在…之间”与“直接在…之间”，“相邻”与“直接相邻”等等)。
在此使用的术语仅为了描述特定实施例的目的，并且并非意在限定示例性实施例。如在此使用的，单数形式“一”、“一个”和“该”意在也包括复数形式，除非上下文明确给出相反的指示。应该进一步理解的是当在此使用时术语“包括”、“包含”、“含有”、和/或“具有”指定了所描述特征、整数、步骤、操作、元件和/或部件的存在，但是并未排除一个或多个其他特征、整数、步骤、操作、元件、部件及其组合的存在或附加。
除非给出相反的限定，在此使用的所有术语(包括技术性和科学性术语)具有与示例性实施例所属的本领域技术人员通常理解相同的含义。应该进一步理解的是，例如那些在常用词典中定义的术语应该解释为具有与相关领域的背景下它们的含义一致的含义，并且不应解释为理想化或过分正式含义，除非在此明确给出限定。
图1示出了根据一个实施例的双极晶体管100的示意图。双极晶体管100包括具有发射极区110、基极区120和集电极区130的半导体结构。发射极区110电连接至双极晶体管100的发射极接触112。此外，发射极区110包括第一导电类型(例如n掺杂或p掺杂的)。基极区120电连接至双极晶体管100的基极接触122。此外，基极区120至少主要地包括第二导电类型(例如p掺杂或n掺杂的)。集电极区130电连接至双极晶体管100的集电极接触132。此外，集电极区130至少主要地包括第一导电类型(例如n掺杂或p掺杂)。此外，如图1所示，集电极区130包括多个封闭的子区140，该集电极区的多个封闭的子区包括第二导电类型(例如p掺杂或n掺杂)。备选地(或额外的)，基极区120包括多个封闭的子区(类似于图1的集电极区中所示的子区)，该基极区的封闭的子区包括第一导电类型(例如n掺杂或p掺杂)。
通过在集电极区或基极区内实施相反导电类型的子区，在集电极区或基极区中实施了耗尽区，这在双极晶体管的阻断状态下减小了一部分电场。因此，双极晶体管的最大阻断电压可以增大，并且/或者集电极区的厚度可以减小，并且/或者集电极区的掺杂剂浓度可以增大，以便于减小导通状态下双极晶体管的电阻。
双极晶体管100(也称作双极结型晶体管)例如可以是npn晶体管或pnp晶体管。换言之，双极晶体管100可以包括n掺杂的发射极区、至少主要地p掺杂的基极区、以及至少主要地n掺杂的集电极区，反之亦然。
双极晶体管100可以连接至相同半导体裸片上的其他电子元件，或者可以连接至用于各种应用的外部电子装置。
双极晶体管100的半导体结构可以代表双极晶体管100的半导体部分。此外，双极晶体管100可以包括电连接至半导体结构的电接触(例如发射极接触、基极接触、集电极接触)，以及可选地在半导体结构顶部上的一个或多个金属层和一个或多个绝缘层。
可以通过各种半导体工艺技术实施半导体结构。例如，半导体结构可以是碳化硅基半导体结构(例如至少发射极区、基极区和集电极区包括碳化硅)、硅基半导体结构(例如至少发射极区、基极区和集电极区包括硅)、砷化镓基半导体结构(例如至少发射极区、基极区和集电极区包括砷化镓)、或者氮化镓基半导体结构(例如至少发射极区、基极区和集电极区包括氮化镓)。通常，半导体器件的部分可以是基于任何IV族半导体材料或IV-VI族、III-V族或II-VI族半导体化合材料，例如但不限于Si、SiGe、SiC、GaAs、GaN、InP。
发射极区110和集电极区130包括第一导电类型，该第一导电类型可以是p掺杂的(例如通过混合入铝离子或硼离子所造成的)或n掺杂的(例如通过混合入氮离子、磷离子或砷离子所造成的)。因此，第二导电类型表示相反的n掺杂或p掺杂。换言之，第一导电类型可以表示n掺杂，而第二导电类型可以表示p掺杂，反之亦然。
发射极区110是半导体衬底的一个区域，其电连接(例如通过在半导体和正面功率金属化层之间的欧姆接触或肖特基接触)至发射极接触112(例如钨、铜、铝或其他金属的接触)，并且由朝向基极区120的pn结所划定边界。在双极晶体管100的工作状态下，发射极区110发射带电载流子穿过基极区120至集电极区130。发射极接触112可以是与发射极区110接触的金属层，以用于将发射极区110电连接至相同半导体裸片上的其他电子元件，或者连接至半导体裸片的焊盘，该焊盘用于提供用于连接发射极区110至外部电子装置的接口。
基极区120是半导体衬底的一个区域，其电连接至(例如通过在半导体和正面功率金属化层之间欧姆接触或肖特基接触)基极接触122(例如钨、铜、铝或其他金属的接触)，并且由朝向发射极区110和集电极区130的pn结所划定边界。在双极晶体管100的工作状态下，基极区120控制了从发射极区110至集电极区130的电流。基极接触122可以是与基极区120接触的金属层，以用于将基极区120电连接至相同半导体裸片上的其他电子元件，或者连接至半导体裸片的焊盘，该焊盘用于提供用于连接基极区120至外部电子装置的接口。
如果半导体结构的由基极区120占据的部分的超过50％的体积包括第二导电类型的掺杂，那么基极区120可以主要包括第二导电类型，同时封闭的子区是例如其他导电类型。
集电极区130是半导体衬底的一个区域，其电连接至(例如通过在半导体与正面功率金属化层之间欧姆接触或肖特基接触)集电极接触132(例如钨、铜、铝或其他金属的接触)，并且由朝向基极区120的pn结划定边界。在双极晶体管100的工作状态下，集电极区130收集由发射极区110发射穿过基极区120的带电载流子。集电极接触132可以是与集电极区130接触的金属层，以用于将集电极区130电连接至相同半导体裸片上的其他电子元件，或者连接至半导体裸片的焊盘，该焊盘用于提供用于连接集电极区130至外部电子装置的结构。
如果半导体结构的由集电极其余130占据的部分的超过50％的体积包括第一导电类型的掺杂，那么集电极区130可以主要包括第一导电类型，同时封闭的子区例如是其他导电类型。
集电极区130或基极区120包括相应的另外导电类型的多个封闭的子区140。例如，如果集电极区130包括n掺杂，那么集电极区130所包含的多个封闭的子区140包括p掺杂。如图1所示，如果集电极区130包括多个封闭的子区140，那么多个封闭的子区140中的子区140由集电极区130所封闭或围绕(例如与基极区隔离)。类似地，如果基极区120包括多个封闭的子区，那么基极区120可以封闭或围绕多个封闭的子区中的子区。由于多个子区140中的子区与围绕的集电极区130或基极区120的导电类型不同的影响，在多个封闭的子区中的封闭的子区、与围绕的基极区120或集电极区130之间，产生或者形成了pn结并且因此产生或形成了耗尽区。如此方式，在双极晶体管100的阻断状态下仅可以获得很少的自由带电载流子，从而可以获得高的阻断电压。备选地或者额外地，可以采用导致了更低导通状态电阻的更薄的集电极区130或者在集电极区130内的更高的掺杂浓度，而获得所需的阻断电压。
多个封闭的子区140可以仅实施在集电极区130中或者仅在基极区120中。可以通过在集电极区130以及基极区120内实施多个封闭的子区140而获得更强的效应。换言之，集电极区130可以包括多个封闭的子区140，该集电极区的多个封闭的子区包括第二导电类型；并且基极区120可以包括多个封闭的子区，该基极区的多个封闭的子区包括第一导电类型。如此方式，可以获得具有很高的阻断电压的双极晶体管。然而，在集电极区130以及基极区120中实施多个封闭的子区可以增大导通状态电阻，因此在集电极区130内实施多个封闭的子区140可以足以增大双极晶体管100的阻断电压，而同时保持导通电阻较低。换言之，如图1所示，基极区120可以唯一地包括第二导电类型，而集电极区130可以包括多个封闭的子区140。此外，例如，可能由于基极区120中带电载流子平衡的改变，而影响开关速度或其他开关特性(例如在器件关断之后的电流)。
多个封闭的子区140中的子区140的数目、子区140的布置、子区140的形状、子区140的尺寸、由子区140所占据体积、和/或子区140内的掺杂剂浓度可以在大的范围内改变。例如，可以取决于双极晶体管100的应用或者所期望的特性(例如阻断电压、导通状态电阻)来选择这些参数。
例如，可选地，在集电极区130或基极区120的封闭了多个封闭的子区的区域内的第一导电类型掺杂剂的平均密度、与在集电极区
130或基极区120的封闭了多个封闭的子区的区域内的第二导电类型掺杂剂的平均密度之间，相差小于10％。集电极区130或基极区120的封闭了多个封闭的子区的区域可以是包含(contain)了多个子区中的所有子区的体积(例如立方体、长方体、或球体)。例如，该区域可以是包括了最小的体积、同时封闭了多个子区中的所有子区的立方体或长方体。在封闭了多个子区的该区域中，布置了具有第一导电类型的区域(例如集电极区)和具有第二导电类型的区域(例如多个子区)。因此，第一导电类型的掺杂剂平均密度(例如在封闭了所有子区的最小体积范围内的平均值)考虑到了，第一导电类型和第二导电类型区域之间的体积比、以及在第一导电类型和第二导电类型的区域内不同的掺杂剂密度。第一导电类型的掺杂剂的平均密度、与第二导电类型的掺杂剂的平均密度之间，可以相差小于10％(或者小于30％、小于20％、小于5％或者小于1％)。换言之，在集电极区130或基极区120的封闭了多个封闭的子区的区域内，第一类型的自由带电载流子(例如电子(electrons))的数目、与自由带电载流子(例如电子空穴(electron holes))数目之间，可以相差小于10％。通过采用所建议的体积和掺杂剂密度的比率地，在集电极区130或基极区120内实施多个子区140，自由带电载流子的数目可以保持很低。因此，可以大大增大阻断电压。
可选地、备选地或者额外地，对于如上所描述一个或多个方面，多个封闭的子区可以占据基极区120或集电极区130的包含或者封闭了多个封闭的子区的体积的少于50％。例如，如上所描述，包含或者封闭了多个封闭的子区的体积可以为具有最小的体积、同时封闭了多个封闭的子区的立方体或长方体或其他几何形状。多个封闭的子区可以占据或使用所描述体积的小于50％(或小于30％、小于20％或小于10％)。如此方式，在双极晶体管100的导通状态下，双极晶体管100的电阻可以保持得低，因为多个封闭的子区(例如这些区对于电流可以没有贡献或者可以仅微弱贡献)仅占据了小体积。
可选地、备选地或者额外地，对于如上所描述的一个或多个方面，多个封闭的子区140的平均掺杂剂密度比集电极区130或基极区120的设置在多个封闭的子区之间的区域的平均掺杂剂密度更高。例如，多个封闭的子区140可以实施为，其具有的第二导电类型的掺杂剂的平均掺杂剂密度(例如在由多个封闭的子区所占据的体积的范围内的平均值)比集电极区的设置在多个封闭的子区140之间的区域的第一导电类型的掺杂剂的平均掺杂剂密度(例如在由多个封闭的子区之间集电极区所占据的体积的范围内的平均值)更高。换言之，多个封闭的子区140可以实施为，具有比集电极区130或基极区120的环绕区域更高的掺杂剂密度。如此方式，实施小的子区140可以足以保持自由带电载流子数目低，因为在双极晶体管100的阻断状态下围绕子区140的耗尽区可以延伸深入周围的集电极区130或基极区120中。
多个封闭的子区中的子区可以实施为具有各种形状。多个子区中的子区可以全部包括相同的形状(例如忽略制造偏差)或者可以至少部分地包括不同形状。
例如，多个封闭的子区中的一个或多个子区的剖面可以是矩形形状、方形形状、椭圆形状、圆形形状，或者可以包括其他几何形状。例如，多个封闭的子区140中的封闭的子区140的至少一部分(例如多于30％、多于50％、多于80％或全部)包括比沿横向方向的横向尺寸(例如两个可能横向尺寸的至少一个)更大的垂直尺寸(例如垂直于半导体结构的主表面)(例如造成了由子区形成的垂直立柱或垂直平面)。
半导体结构的主表面可以是半导体结构的朝向在半导体结构顶部上的金属层、绝缘层或钝化层的表面。与半导体结构的基本上垂直的边缘(例如通过将半导体裸片相互分离而得到的)相比，半导体结构的主表面可以是基本上水平的表面。半导体结构的主表面可以是基本上平坦的表面(例如忽略由于制造工艺导致的半导体结构的不平坦)。换言之，半导体结构的主表面可以是在半导体材料与在半导体结构顶部上的绝缘层、金属层或钝化层之间的界面。
在图2a的示意性剖视图中示出了具有这类立柱状或柱形状子区240的集电极区230的一个示例。基极区可以设置在集电极区230的顶部上，并且集电极区的衬底层或者集电极接触可以设置在所示的集电极区230下方。如此方式，子区240可以对准至从发射极区穿过基极区至集电极接触的电流方向，以便于保持导通状态电阻较低。
备选地或者额外地，多个封闭的子区中的封闭的子区的至少一部分可以基本上是球形或球体形。
此外，备选地或者额外地，多个封闭的子区中的封闭的子区的至少一部分可以包括基本上(例如忽略由于制造引起的偏差)矩形、方形或椭圆形截面。在图2b中示出了对于在集电极区230内的方形子区240的一个示例。
除了各种可能的截面之外，子区也可以包括各种可能的占位面积(例如平行于半导体结构的主表面的截面)。例如，多个封闭的子区中的封闭的子区的至少一部分可以包括基本上为矩形、圆形或椭圆形的占位面积。
集电极区130可以以各种方式实施。例如，集电极区130可以包括具有第一掺杂剂密度的衬底层以及具有第二掺杂剂密度的漂移层。漂移层可以设置在衬底层与基极区120之间，并且第一掺杂剂密度可以高于第二掺杂剂密度。由于漂移层的低掺杂剂密度的作用，可以提供具有高阻断电压的双极晶体管100；因为在漂移区域中仅可以获得少量自由带电载流子。由于衬底层的高掺杂剂密度，可以提供与代表了集电极接触132的金属层的良好接触(例如欧姆接触)。此外，多个封闭的子区140可以位于漂移层内，以使得漂移层内自由带电载流子的数目可以进一步减少。
备选地、额外的或者可选地，对于如上所描述一个或多个方面，多个封闭的子区140中的封闭的子区140的至少一部分可以从漂移层延伸进入集电极层130的衬底层中。如此方式，可以减小衬底层的靠近漂移层的区域中的自由带电载流子的密度，以使得可以在衬底层的该区中进一步减小电场。
额外的、备选地或者可选地，对于如上所描述一个或多个方面，集电极区130可以进一步包括设置在漂移层和衬底层之间的场停止层。场停止层可以包括在衬底层的第一掺杂剂密度与漂移层的第二掺杂剂密度之间的第三掺杂剂密度。如此方式，与衬底层中相比可以已经减小了场停止层中自由带电载流子的密度，以使得场可以被场停止层减小。备选地，场停止层可以包括掺杂剂梯度，或者例如可以包括具有逐层增大的掺杂剂浓度的连续层。
图2c示出了在场停止层250顶部上的具有多个封闭的子区240的漂移层260的示意图。在场停止层250下方的衬底层未示出。额外的、备选地或可选地，例如，多个封闭的子区240中的封闭的子区240的至少一部分可以从漂移层260延伸穿过场停止层250进入衬底层中。
发射极区110、基极区120和集电极区130可以以各种方式设置。然而，基极区120分隔了发射极区110和集电极区130，并且在发射极区110和基极区120之间、以及在基极区120和集电极区130之间存在pn结。
例如，发射极区110、基极区120和集电极区130可以至少部分地(例如在双极晶体管的导通状态下用于多于50％电流的区域中)以垂直堆叠方式(或者备选地以横向堆叠方式)设置。换言之，可以设置发射极区110、基极区120和集电极区130以使得在发射极区110和集电极区130之间多于50％(或者多于70％或者多于90％)的电流沿垂直方向(垂直于半导体衬底的主表面)流动。
发射极区110、基极区120和集电极区130可以通过在彼此之上沉积(例如外延)的不同半导体层而实施。备选地，发射极区110、基极区120和集电极区130可以至少部分地或者主要地制造在半导体结构的共用半导体层内(例如通过注入不同导电类型的离子)。
图3示出了根据一个实施例的双极晶体管300的示意图。双极晶体管300的结构类似于图1所示双极晶体管。发射极区310电连接至双极晶体管300的设置在半导体结构的第一侧302(例如主表面)处的发射极接触312。另外，基极区320电连接至双极晶体管300的也设置在半导体结构的第一侧302处的基极接触322。此外，集电极区电连接至设置在双极晶体管300的与半导体结构的第一侧302相对的半导体结构的第二侧304处的集电极接触334。在该示例中，如上所描述，集电极区包括的漂移层330以及衬底层332，该漂移层包括多个子区340。例如，发射极区310包括高n掺杂，基极区320包括p掺杂，漂移层330包括低n掺杂，衬底层332包括高n掺杂，以及多个子区340包括p掺杂。发射极区310、基极区320以及衬底层332可以在相应的金属接触附近包括很高的掺杂剂密度，以便于实施良好的例如欧姆接触(例如具有减小的肖特基效应)。
一些实施例涉及包括大于100V、大于500V、大于1000V、大于2000V、大于4000V或者甚至更高的阻断电压的双极晶体管。可以根据所描述概念或者如上所描述的一个或多个实施例来实施这类双极晶体管。
例如，可以实施具有减小的正向电压降(或者减小的导通状态电阻)以及增大的阻断能力的功率半导体开关。为此，可以实施超级结(多个子区)以便于允许增大在集电极区域(集电极区)中的掺杂剂浓度，以便于增大器件的静态和动态健壮性。为此，可以在轻掺杂集电极区域中包含相反地掺杂的区(多个子区)。例如，可以选择掺杂浓度，以使得p掺杂和n掺杂区域的掺杂浓度的横向积分基本上相等(例如相差小于10％)并且位于相应的半导体材料的击穿电荷范围内(例如对于碳化硅器件而言集电极区的n掺杂浓度在5×1014至1017之间，更优选在5×1015至5×1016之间；或者对于1200V硅器件而言在1013至1014之间)。可选地，补偿区(多个子区)可以远离高掺杂集电极区(衬底层)或者与高掺杂集电极区(衬底层)分离，或者它们也可以至少部分地延伸进入高掺杂区。一些可能的结构或设计备选例在图2a至图2c中示出。图2a至图2c示出了具有相反导电类型的柱体或岛体(图2a和图2b)的双极晶体管的示例。此外，场停止可以实施在集电极(漂移层)与集电极的衬底(衬底层)之间的边界处。阻断能力可以保持，因为在阻断状态下在p掺杂和n掺杂柱体之间的净耗尽区可以吸收或者减小(至少部分)电场。因此，例如可以实施更薄的集电极区或者更高掺杂的集电极区而具有相同的阻断能力。此外，由于集电极区的更高掺杂剂浓度以及/或者轻掺杂区的减小的垂直尺寸或延伸，在导通状态下，可以减小集电极区的电阻率并且如此方式可以减小器件的电压降。
在集电极区内，p掺杂和n掺杂补偿柱体(例如多个子区)可以包括矩形(也即带形)或椭圆形占位面积，或者可以实施为球形。
所建议的半导体开关与隔离栅双极晶体管(IGBT)相比例如在基极区上不包括栅极氧化物。基极区域(基极区)可以直接连接(例如电连接)至基极接触。因此，例如可以避免由于氧化物稳定性所导致的可靠性问题。
可以以各种半导体材料(例如碳化硅、砷化镓、氮化镓或硅)实施或者制造双极晶体管或开关。
一方面是实施具有这样的集电极区的双极功率半导体开关，该集电极区完全地或者至少部分地包括交替的p柱体和n柱体，或者还包括不同形状的补偿区(或者由其构成)。在该情形下，例如，柱体的净耗尽区吸去了在阻断状态下的电场的一部分。
例如，与补偿区(多个子区)相比，可以通过电流承载区(围绕多个子区的集电极区)的大横向膨胀或扩展而进一步减小晶体管的正向电压降。
可以通过交换如上述导电类型而类似地实施pnp晶体管。
可以通过外延实施具有在衬底边界处的场停止层的集电极区。
可选地，例如，额外的补偿区可以集成在晶体管的p基极区中，以便于进一步提高晶体管的阻断能力。
图4示出了根据一个实施例的用于制造双极晶体管的方法400的流程图。方法400包括步骤410，制造半导体结构，包括电连接至双极晶体管的发射极接触的发射极区、电连接至双极晶体管的基极接触的基极区、以及电连接至双极晶体管的集电极接触的集电极区。发射极区包括第一导电类型，基极区至少主要地包括第二导电类型，并且集电极区至少主要地包括第一导电类型。此外，集电极区包括多个封闭的子区，该集电极区的多个封闭的子区包括第二导电类型；或者基极区包括多个封闭的子区，该基极区的多个封闭的子区包括第一导电类型。此外，方法400包括步骤420，制造双极晶体管的发射极接触、基极接触和集电极接触。
如此方式可以容易地制造所建议的双极晶体管。
可选地，通过掩模注入(将相反导的电类型的离子注入集电极区或基极区中)、掩模扩散或者沟槽外延填充而制造多个封闭的子区。
例如，可以通过与合适的随后高温工艺的组合的掩模注入、掩模扩散步骤或者沟槽的外延填充(例如对于碳化硅器件)而实施p掺杂和n掺杂柱体。
对于基于碳化硅的半导体衬底，方法400可以包括：在集电极区的碳化硅衬底层的顶部上，沉积集电极区的碳化硅漂移层；以及刻蚀多个沟槽进入漂移层中。此外，方法400可以包括：采用包括第二导电类型的材料填充多个沟槽，以使得在多个沟槽内获得多个封闭的子区。额外地，方法可以包括：在漂移层顶部上沉积包括第二导电类型的、代表基极区的碳化硅层；以及在基极区的顶部上沉积包括第一导电类型的、代表发射极区的碳化硅层。
可选地，例如，可以重复碳化硅漂移层的沉积、刻蚀沟槽以及采用包括第二导电类型的材料填充沟槽，以便于制造具有任意厚度的漂移层。
例如，制造具有超级结区域(SJ区域)的碳化硅npn双极结型晶体管可以是可能的。集电极区可以外延地沉积在衬底材料上，并且沟槽可以刻蚀进入该层中。随后，可以采用p掺杂碳化硅通过外延填充这些沟槽。这些步骤可以重复一次或数次，以便于制造具有大厚度的集电极区。此后可以外延地沉积p基极和n发射极。在刻蚀沟槽以便露出基极区之后，可以连接基极区。可以采用绝缘体再次填充沟槽，并且发射极可以具有金属接触。然后，可以沉积并且结构化正面金属化层。
备选地，对于为碳化硅基衬底的半导体衬底，方法400可以包括在集电极区的碳化硅衬底层顶部上沉积集电极区的碳化硅漂移层，并且刻蚀多个沟槽进入漂移层中。此外，方法400可以包括通过采用第二导电类型的掺杂剂对多个沟槽进行倾斜注入，或者采用第二导电类型的掺杂剂对多个沟槽进行等离子沉积掺杂，而制造多个封闭的子区。此外，方法400可以包括，采用包括第一导电类型的材料填充多个沟槽以使得在多个沟槽内获得多个封闭的子区。此外，方法400可以包括在漂移层顶部上沉积包括第二导电类型的、代表基极区的碳化硅层，以及在基极区顶部上沉积包括第一导电类型的、代表发射极区的碳化硅层。
在一个示例中，通过倾斜注入或者通过等离子沉积方法掺杂通过沟槽刻蚀制造的沟槽，并且随后采用相应的半导体材料填充沟槽。为此，例如，用于填充的半导体材料包括与外延沉积的集电极区相同掺杂类型；并且可选地也包括几乎相同的掺杂剂浓度，或者可以相对较低浓度地掺杂。
可以通过采用碳化硅材料使用所描述的方法来制造小的补偿区，因为在碳化硅材料中掺杂剂的扩散常数是很低的。
可选地、备选地或者额外地，对于上述的一个或多个方面，可以对用于金属沉积的(发射极区、基极区和/或集电极区的)接触区，实施采用与将要导通的区相同的物类的高剂量注入，以便于制造例如欧姆接触。
方法400可以包括，实施了与关于所建议的概念或者上述的一个或多个实施例而描述的一个或多个方面的一个或多个其他可选动作。
实施例可以进一步提供具有用于执行以上一种方法的程序代码的计算机程序，当计算机程序在计算机或处理器上运行时。本领域技术人员将易于认识的是，可以由已编程计算机执行各种上述方法的步骤。此处，一些实施例也意在包括程序存储器件，例如数字数据存储介质，其是机器或计算机可读的，并且编码了指令的机器可执行或计算机可执行程序，其中指令执行了上述方法的一些或所有方面。程序存储器件例如可以是数字存储器，诸如磁盘和磁带的磁性存储介质，硬件驱动器，或光学可读数字数据存储介质。实施例也意在包括被编程以执行上述方法的动作的计算机，被编程以执行上述方法动作的(现场)可编程逻辑阵列((F)PLA)或(现场)可编程门阵列((F)PGA)。
说明书和附图仅示出了本公开的原理。因此应该知晓的是，本领域技术人员将能够设计出包含了公开的原理并且包括在其精神和范围内的、尽管此处并未明确描述或示出的各种设置。此外，在此所描述的所有示例原则上意在表述为仅用于教导性目的以辅助读者理解本公开的原理以及由本发明人贡献的对本技术领域有促进的概念，并且应解释为并非对于这些具体所描述示例和条件的限定。此外，在此引用了本公开的原理、概念和实施例的所有陈述以及其具体示例意在包括其等价形式。
标注为“用于…的装置”(执行特定功能)的功能性模块应该理解为包括配置用以分别执行特定功能的电路***的功能模块。因此，“用于某事物的装置”也应该理解为“配置用于或者适用于某事物的装置”。因此配置用于执行特定功能的装置并未暗示这些装置必需执行该功能(在给定时间下)。
附图中所示各个元件的功能，包括标注为“装置”、“用于提供传感器信号的装置”、“用于产生传输信号的装置”等等，可以通过使用专用硬件而提供，诸如“信号提供器”、“信号处理单元”、“处理器”、“控制器”等等以及与合适的软件相关联的能够运行软件的硬件。此外，在此描述作为“装置”的任何实体可以对应于或者实施为“一个或多个模块”、“一个或多个器件”、“一个或多个单元”等等。当由处理器提供时，可以由单个专用处理器、由单个共用处理器、或者由其中一些可以共用的多个单独处理器提供功能。此外，术语“处理器”或“控制器”的明确使用不应解释为排他地指能够运行软件的硬件，并且可以暗示地包括并不限于数字信号处理器(DSP)硬件、网络处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、用于存储软件的只读存储器(ROM)、随机存取存储器(RAM)以及非易失性存储器。也可以包括传统的和/或用户定制的其他硬件。
本领域技术人员应该知晓的是此处任何结构图表示实现了本公开原理的说明性电路***的概念图。类似地，应该知晓的是任何流程图、流程框图、状态转换图、伪代码等等表示可以基本上表现在计算机可读介质中并且因此由计算机或处理器运行的各种过程，不论是否明确示出了这些计算机或处理器。
此外，以下权利要求因此包括在详细说明书中，其中每个权利要求可以基于其自身的单独存在的实施例。虽然每个权利要求可以基于其自身的单独的实施例时，但是应该注意的是——尽管从属权利要求可以涉及权利要求与一个或多个其他权利要求的特定组合——其他实施例也可以包括从属权利要求与每个其他从属或独立权利要求的主题的组合。在此提出了这些组合，除非规定具体组合并非是有意的。此外，也意在将权利要求的特征包括于任何其他独立权利要求，即便该权利要求并非直接从属于独立权利要求。
应该进一步注意的是说明书中或权利要求中所描述的方法可以由具有用于执行这些方法的相应的动作的每一个动作的装置的设备来实施。
此外，应该理解的是，在说明书或权利要求中所描述的多个动作或功能的公开可以不解释为在具体顺序内。因此，对多个动作或功能的公开将不限制这些动作或功能为特定顺序，除非这些动作或功能对于技术原因而言是不可互换的。此外，在一些实施例中，单个动作可以包括或者可以划分为多个子动作。这些子动作可以包括并且作为该单个动作的公开的一部分，除非明确地排除。

Claims (20)

1.一种包括基于碳化硅的半导体结构的双极晶体管，所述半导体结构包括：
发射极区，包括碳化硅并且电连接至所述双极晶体管的发射极接触，其中所述发射极区包括第一导电类型；
基极区，包括碳化硅并且电连接至所述双极晶体管的基极接触，其中所述基极区包括第二导电类型；以及
集电极区，包括碳化硅并且电连接至所述双极晶体管的集电极接触，其中所述集电极区包括所述第一导电类型；
其中，所述集电极区包括多个封闭的子区，所述集电极区的多个封闭的子区包括第二导电类型；或者所述基极区包括多个封闭的子区，所述基极区的多个封闭的子区包括第一导电类型。
2.根据权利要求1所述的双极晶体管，其中在所述集电极区或者所述基极区的封闭了所述多个封闭的子区的区域内的所述第一导电类型的掺杂剂的平均密度与在所述集电极区或所述基极区封闭了所述多个封闭的子区的区域内的所述第二导电类型的掺杂剂的平均密度相差小于10％。
3.根据权利要求1所述的双极晶体管，其中所述多个封闭的子区占据了包含所述多个封闭的子区的所述基极区或所述集电极区的体积的少于50％。
4.根据权利要求1所述的双极晶体管，其中所述多个封闭的子区的平均掺杂剂密度比所述基极区或所述集电极区的设置在所述多个封闭的子区之间的区域的平均掺杂剂密度更高。
5.根据权利要求1所述双极晶体管，其中所述多个封闭的子区中的至少一部分封闭的子区包括比沿横向方向的横向尺寸更大的垂直尺寸，或者所述多个封闭的子区中的封闭的子区的至少一部分为球形。
6.根据权利要求1所述的双极晶体管，其中所述多个封闭的子区中的封闭的子区的至少一部分包括为矩形、圆形或椭圆形的占位面积。
7.根据权利要求1所述的双极晶体管，其中所述基极区唯一地包括所述第二导电类型，并且所述集电极区包括所述多个封闭的子区。
8.根据权利要求1所述的双极晶体管，其中所述集电极区包括多个封闭的子区，所述集电极区的多个封闭的子区包括第二导电类型；并且所述基极区包括多个封闭的子区，所述基极区的多个封闭的子区包括第一导电类型。
9.根据权利要求1所述的双极晶体管，其中所述集电极区包括具有第一掺杂剂密度的衬底层、以及包括第二掺杂剂密度的漂移层，其中所述漂移层设置在所述衬底层与所述基极区之间，其中所述第一掺杂剂密度高于所述第二掺杂剂密度，其中所述多个封闭的子区位于所述漂移层内。
10.根据权利要求9所述的双极晶体管，其中所述多个封闭的子区中的至少一部分封闭的子区从所述漂移层延伸进入所述衬底层中。
11.根据权利要求9所述的双极晶体管，其中所述集电极区进一步包括设置在所述漂移层与所述衬底层之间的场停止层，其中所述场停止层包括在所述第一掺杂剂密度与所述第二掺杂剂密度之间的第三掺杂剂密度。
12.根据权利要求1所述的双极晶体管，其中所述发射极区、所述基极区、以及所述集电极区至少部分地以垂直堆叠方式设置。
13.根据权利要求1所述的双极晶体管，其中所述发射极区、所述基极区、以及所述集电极区至少部分地制造在所述半导体结构的共用半导体层内。
14.根据权利要求1所述的双极晶体管，其中所述发射极区电连接至所述双极晶体管的设置在所述半导体结构的第一侧处的发射极接触，其中所述基极区电连接至所述双极晶体管的设置在所述半导体结构的所述第一侧处的基极接触，其中所述集电极区电连接至所述双极晶体管的设置在所述半导体结构的第二侧处的集电极接触，所述半导体结构的所述第二侧与所述半导体结构的所述第一侧相对。
15.根据权利要求1所述的双极晶体管，包括高于500V的阻断电压。
16.根据权利要求1所述的双极晶体管，其中所述半导体结构是基于碳化硅的半导体结构、基于硅的半导体结构、基于砷化镓的半导体结构或者基于氮化镓的半导体结构。
17.一种用于制造双极晶体管的方法，所述方法包括：
制造基于碳化硅的半导体结构，所述半导体结构包括发射极区、基极区和集电极区，所述发射极区包括碳化硅并且电连接至所述双极晶体管的发射极接触，所述基极区包括碳化硅并且电连接至所述双极晶体管的基极接触，并且所述集电极区包括碳化硅并且电连接至所述双极晶体管的集电极接触；
其中所述发射极区包括第一导电类型，其中所述基极区包括第二导电类型，其中所述集电极区包括所述第一导电类型；
其中所述集电极区包括多个封闭的子区，所述集电极区的多个封闭的子区包括所述第二导电类型，或者所述基极区包括多个封闭的子区，所述基极区的多个封闭的子区包括所述第一导电类型；以及
制造所述双极晶体管的所述发射极接触、所述基极接触和所述集电极接触。
18.根据权利要求17所述的方法，其中通过掩模注入、掩模扩散或者沟槽的外延填充来制造所述多个封闭的子区。
19.根据权利要求17所述的方法，其中所述半导体衬底是基于碳化硅的衬底，其中所述方法包括：
在所述集电极区的碳化硅衬底层的顶部上，沉积所述集电极区的碳化硅漂移层；
刻蚀多个沟槽进入所述漂移层中；
采用包括所述第二导电类型的材料来填充所述多个沟槽，以使得在所述多个沟槽内获得所述多个封闭的子区；
在所述漂移层的顶部上，沉积代表所述基极区的包括所述第二导电类型的碳化硅层；以及
在所述基极区的顶部上，沉积代表所述发射极区的包括所述第一导电类型的碳化硅层。
20.根据权利要求17所述的方法，其中所述半导体衬底是基于碳化硅的衬底，其中所述方法包括：
在所述集电极区的碳化硅衬底层的顶部上，沉积所述集电极区的碳化硅漂移层；
刻蚀多个沟槽进入所述漂移层中；
通过采用所述第二导电类型的掺杂剂对所述多个沟槽进行倾斜注入、或者通过采用所述第二导电类型的掺杂剂对所述多个沟槽进行等离子沉积掺杂，而制造所述多个封闭的子区；
采用包括所述第一导电类型的材料填充所述多个沟槽，以使得在所述多个沟槽内获得所述多个封闭的子区；
在所述漂移层的顶部上，沉积代表所述基极区的包括所述第二导电类型的碳化硅层；以及
在所述基极区的顶部上，沉积代表所述发射极区的包括所述第一导电类型的碳化硅层。
CN201410331664.6A 2013-07-11 2014-07-11 双极晶体管以及制造双极晶体管的方法 Expired - Fee Related CN104282739B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811038503.2A CN109659359A (zh) 2013-07-11 2014-07-11 双极晶体管以及制造双极晶体管的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/939,358 2013-07-11
US13/939,358 US9236458B2 (en) 2013-07-11 2013-07-11 Bipolar transistor and a method for manufacturing a bipolar transistor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201811038503.2A Division CN109659359A (zh) 2013-07-11 2014-07-11 双极晶体管以及制造双极晶体管的方法

Publications (2)

Publication Number Publication Date
CN104282739A CN104282739A (zh) 2015-01-14
CN104282739B true CN104282739B (zh) 2018-10-09

Family

ID=52107507

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811038503.2A Pending CN109659359A (zh) 2013-07-11 2014-07-11 双极晶体管以及制造双极晶体管的方法
CN201410331664.6A Expired - Fee Related CN104282739B (zh) 2013-07-11 2014-07-11 双极晶体管以及制造双极晶体管的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201811038503.2A Pending CN109659359A (zh) 2013-07-11 2014-07-11 双极晶体管以及制造双极晶体管的方法

Country Status (3)

Country Link
US (2) US9236458B2 (zh)
CN (2) CN109659359A (zh)
DE (1) DE102014109643B4 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101492861B1 (ko) 2013-08-05 2015-02-12 서울대학교산학협력단 반도체 소자 및 그 제조 방법
JP6530567B1 (ja) * 2017-11-13 2019-06-12 新電元工業株式会社 ワイドギャップ半導体装置
US11342435B2 (en) * 2017-12-14 2022-05-24 Shindengen Electric Manufacturing Co., Ltd. Wide-gap semiconductor device
CN111627982B (zh) * 2020-05-26 2022-04-15 青岛佳恩半导体有限公司 一种高性能超结结构igbt的结构及其方法
US11609250B2 (en) * 2020-09-25 2023-03-21 Apple Inc. Power measurement and monitoring circuit for switching regulators

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313488B1 (en) * 1999-04-21 2001-11-06 Abb Research Limited Bipolar transistor having a low doped drift layer of crystalline SiC
JP2005044929A (ja) * 2003-07-25 2005-02-17 Alps Electric Co Ltd 半導体装置およびその製造方法
CN101132021A (zh) * 2006-08-22 2008-02-27 东部高科股份有限公司 垂直bjt及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5320194B2 (zh) * 1972-04-20 1978-06-24
US4331969A (en) * 1976-11-08 1982-05-25 General Electric Company Field-controlled bipolar transistor
CN1035294C (zh) * 1993-10-29 1997-06-25 电子科技大学 具有异形掺杂岛的半导体器件耐压层
US5581112A (en) * 1995-10-23 1996-12-03 Northern Telecom Limited Lateral bipolar transistor having buried base contact
US8255512B2 (en) 1999-05-27 2012-08-28 International Business Machines Corporation System and method for tracking user interactions and navigation during rich media presentations
DE19930783A1 (de) * 1999-07-03 2001-01-04 Bosch Gmbh Robert Halbleiterbauelement
US6475864B1 (en) 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer
JP4746169B2 (ja) * 2000-04-28 2011-08-10 株式会社東芝 電力用半導体装置及びその駆動方法
DE10038190A1 (de) * 2000-08-04 2002-02-21 Siced Elect Dev Gmbh & Co Kg Halbleiteraufbau mit lokal ausgedünntem Substrat
DE10145723A1 (de) * 2001-09-17 2003-04-10 Infineon Technologies Ag Halbleiterstruktur
JP2004303917A (ja) * 2003-03-31 2004-10-28 Seiko Instruments Inc バイポーラ型半導体装置の製造方法
JP2008182054A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 半導体装置
JP2009088345A (ja) * 2007-10-01 2009-04-23 Toshiba Corp 半導体装置
CN100589252C (zh) * 2008-12-04 2010-02-10 电子科技大学 双极结型晶体管
US8546850B2 (en) 2009-04-09 2013-10-01 Georgia Gech Research Corporation Superjunction collectors for transistors and semiconductor devices
US9337268B2 (en) * 2011-05-16 2016-05-10 Cree, Inc. SiC devices with high blocking voltage terminated by a negative bevel
US8748973B2 (en) 2011-05-19 2014-06-10 Anpec Electronics Corporation Super junction transistor and fabrication method thereof
US8916951B2 (en) * 2011-09-23 2014-12-23 Alpha And Omega Semiconductor Incorporated Lateral PNP bipolar transistor formed with multiple epitaxial layers
US20130277793A1 (en) * 2012-04-24 2013-10-24 Fairchild Korea Semiconductor, Ltd. Power device and fabricating method thereof
US20140000267A1 (en) * 2012-06-29 2014-01-02 General Electric Company Transition duct for a gas turbine
KR101876579B1 (ko) * 2012-09-13 2018-07-10 매그나칩 반도체 유한회사 전력용 반도체 소자 및 그 소자의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313488B1 (en) * 1999-04-21 2001-11-06 Abb Research Limited Bipolar transistor having a low doped drift layer of crystalline SiC
JP2005044929A (ja) * 2003-07-25 2005-02-17 Alps Electric Co Ltd 半導体装置およびその製造方法
CN101132021A (zh) * 2006-08-22 2008-02-27 东部高科股份有限公司 垂直bjt及其制造方法

Also Published As

Publication number Publication date
DE102014109643A1 (de) 2015-01-15
US20160118484A1 (en) 2016-04-28
US20150014704A1 (en) 2015-01-15
DE102014109643B4 (de) 2021-06-17
CN104282739A (zh) 2015-01-14
CN109659359A (zh) 2019-04-19
US9236458B2 (en) 2016-01-12

Similar Documents

Publication Publication Date Title
CN105431946B (zh) 具有平面状通道的垂直功率金氧半场效晶体管元胞
CN110459599B (zh) 具有深埋层的纵向浮空场板器件及制造方法
CN106158800B (zh) 半导体器件
CN101416319B (zh) 具有埋栅的垂直沟道结型场效应晶体管及其制造方法
CN101855726B (zh) 具有台面结构及包含台面台阶的缓冲层的功率半导体器件
CN103545311B (zh) 具有平行电阻器的高压器件
CN104752511B (zh) 场效应半导体器件及其制造
CN104299997B (zh) 电荷补偿半导体器件
CN104282739B (zh) 双极晶体管以及制造双极晶体管的方法
JP7215898B2 (ja) ワイドバンドギャップ半導体デバイスおよびワイドバンドギャップ半導体デバイスの形成方法
TWI575736B (zh) 雙溝槽閘極絕緣閘雙極電晶體結構
CN105529358B (zh) 包含负温度系数热敏电阻器的绝缘栅双极晶体管
JP5781383B2 (ja) パワー半導体デバイス
WO2009091695A1 (en) Junction barrier schottky diode with highly-doped channel region and methods
US9349838B2 (en) Semiconductor structure with deep trench thermal conduction
CN102456717A (zh) 半导体器件和用于制造半导体器件的方法
CN104218087A (zh) 半导体器件及其制造方法
CN109037206B (zh) 一种功率器件保护芯片及其制作方法
CN106067481B (zh) 一种双通道rc-igbt器件及其制备方法
CN108155225A (zh) 恒流器件及其制造方法
CN110943124A (zh) Igbt芯片及其制造方法
CN104681599B (zh) 晶体管、放大器电路和集成电路
CN105336764B (zh) 半导体器件和制造方法
JP6658955B2 (ja) 半導体装置
US10468484B2 (en) Bipolar transistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181009