CN106575645B - 半导体器件及电子装置 - Google Patents

半导体器件及电子装置 Download PDF

Info

Publication number
CN106575645B
CN106575645B CN201480081240.7A CN201480081240A CN106575645B CN 106575645 B CN106575645 B CN 106575645B CN 201480081240 A CN201480081240 A CN 201480081240A CN 106575645 B CN106575645 B CN 106575645B
Authority
CN
China
Prior art keywords
semiconductor device
terminal
semiconductor
lead
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480081240.7A
Other languages
English (en)
Other versions
CN106575645A (zh
Inventor
武藤晃
城户则夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN106575645A publication Critical patent/CN106575645A/zh
Application granted granted Critical
Publication of CN106575645B publication Critical patent/CN106575645B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P25/00—Arrangements or methods for the control of AC motors characterised by the kind of AC motor or by structural details
    • H02P25/02—Arrangements or methods for the control of AC motors characterised by the kind of AC motor or by structural details characterised by the kind of motor
    • H02P25/08—Reluctance motors
    • H02P25/092—Converters specially adapted for controlling reluctance motors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种能够实现例如适于SR电机的高性能化的半导体器件。半导体器件具有：芯片搭载部(TAB1)，其搭载半导体芯片(CHP1)，该半导体芯片(CHP1)形成有IGBT；以及芯片搭载部(TAB2)，其搭载半导体芯片(CHP2)，该半导体芯片(CHP2)形成有二极管。另外，半导体器件具有：引线(LD1A)，其与半导体芯片(CHP1)的发射极焊盘(EP)经由夹片(CLP1)电连接；以及引线(LD1B)，其与半导体芯片(CHP2)的阳极焊盘(ADP)经由夹片(CLP2)电连接。此时，芯片搭载部(TAB1)与芯片搭载部(TAB2)电隔离，夹片(CLP1)与夹片(CLP2)电隔离。

Description

半导体器件及电子装置
技术领域
本发明涉及一种半导体器件及电子装置，例如涉及一种应用于作为逆变器的结构要素发挥功能的半导体器件及电子装置的有效技术。
背景技术
在JP特开2008-60256号公报(专利文献1)中，记载了一种输出用管脚从封固体的一边突出、且控制管脚从与封固体的一边相对的边突出的半导体器件。
在JP特开2008-21796号公报(专利文献2)中，记载了一种具有形成有绝缘栅双极型晶体管(以下，称为IGBT(Insulated Gate Bipolar Transistor))的第一半导体芯片和形成有二极管的第二半导体芯片的半导体器件。
在JP特开2011-86889号公报(专利文献3)中，记载了一种具有多个单个封装的复合封装，其中，单个封装是用同一个封固体对形成有IGBT的第一半导体芯片和形成有二极管的第二半导体芯片进行封固而得到的。
在JP特开2000-91500号公报(专利文献4)、JP特开2006-148098号公报(专利文献5)和JP特开2013-98425号公报(专利文献6)中，记载了一种涉及包括对开关磁阻电机(Switched Reluctance Motor，以后简称为SR电机)进行控制的逆变器在内的功率型半导体模块的技术。
现有技术文献
专利文献
专利文献1：JP特开2008-60256号公报
专利文献2：JP特开2008-21796号公报
专利文献3：JP特开2011-86889号公报
专利文献4：JP特开2000-91500号公报
专利文献5：JP特开2006-148098号公报
专利文献6：JP特开2013-98425号公报
发明内容
例如，在电动汽车或者混合动力汽车等中搭载有电机。作为该电机的一例，有一种永磁同步电机(Permanent Magnet synchronous Motor，以后简称为PM电机)，驱动电动汽车和混合动力汽车等的电机一般使用PM电机。然而，近年来，根据低成本化的观点，对于SR电机的需求越来越大。此处，为了控制电机，需要有构成逆变器电路的电子装置(功率模块)，在该电子装置中，谋求适于以往至今主要使用的PM电机的高性能化和小型化。换言之，出于低成本化的观点而使得需求正快速增长的SR电机处于在以适于对SR电机进行控制的电子装置的高性能化和小型化为代表的改良方面没有进展的现状。因此，就对出于低成本化的观点而使得需求正快速增长的SR电机进行控制的电子装置而言，从实现适于SR电机的高性能化或者小型化的观点出发，仍有大幅度的改善余地。
其他的问题和新颖的特征可以根据本说明书的描述及附图来理解。
一实施方式的半导体器件具有：第一芯片搭载部，其搭载第一半导体芯片，该第一半导体芯片形成有IGBT；以及第二芯片搭载部，其搭载第二半导体芯片，该第二半导体芯片形成有二极管。另外，一实施方式的半导体器件具有：第一引线，其与第一半导体芯片的发射极焊盘经由第一导电性部件电连接；以及第二引线，其与第二半导体芯片的阳极焊盘经由第二导电性部件电连接。此时，第一芯片搭载部与第二芯片搭载部电隔离，第一导电性部件与第二导电性部件电隔离。
另外，一实施方式的电子装置具有布线基板以及搭载于布线基板的主面上的多个半导体器件。此时，多个半导体器件分别由上述构造的半导体器件构成。
发明效果
根据一实施方式的半导体器件，能够实现例如适于SR电机的高性能化。
附图说明
图1的(a)～(c)是说明SR电机的旋转原理的图。
图2是在直流电源与SR电机之间配置了逆变器电路的电路图。
图3是说明实施方式1中的逆变器电路的动作的图。
图4的(a)是示出PM电机用的逆变器电路的一部分的图，图4的(b)是示出SR电机用的逆变器电路的一部分的图。
图5是示出形成有IGBT的半导体芯片的外形形状的俯视图。
图6是示出位于半导体芯片的表面的相反侧的背面的仰视图。
图7是示出形成于半导体芯片的电路的一例的电路图。
图8是示出实施方式1中的IGBT的器件构造的剖视图。
图9是示出形成有二极管的半导体芯片的外形形状的俯视图。
图10是示出二极管的器件构造的剖视图。
图11的(a)是从实施方式1中的半导体器件的表面侧观察到的俯视图，图11的(b)是从实施方式1中的半导体器件的一个侧面观察到的侧视图，图11的(c)是从实施方式1中的半导体器件的背面侧观察到的仰视图。
图12的(a)是示出本实施方式1中的半导体器件的内部构造的俯视图，图12的(b)是沿着图12的(a)的A-A线的剖视图，图12的(c)是沿着图12的(a)的B-B线的剖视图。
图13是放大示出图12的(b)的局部区域的图。
图14是用于说明在SR电机与PM电机中IGBT的热损耗与二极管的热损耗的比例不同的机理的图。
图15是示出将图4的(b)所示的SR电机用的逆变器电路的一部分具体化了的安装结构例的图。
图16是示出实施方式1中的半导体器件的制造工序的图。
图17是示出接着图16的半导体器件的制造工序的图。
图18是示出接着图17的半导体器件的制造工序的图。
图19是示出接着图18的半导体器件的制造工序的图。
图20是示出接着图19的半导体器件的制造工序的图。
图21是示出接着图20的半导体器件的制造工序的图。
图22是示出接着图21的半导体器件的制造工序的图。
图23是示出接着图22的半导体器件的制造工序的图。
图24是示出接着图23的半导体器件的制造工序的图。
图25是示出接着图24的半导体器件的制造工序的图。
图26是示出接着图25的半导体器件的制造工序的图。
图27的(a)是示出变形例1中的半导体器件的内部构造的俯视图，图27的(b)是沿着图27的(a)的A-A线进行剖切而得到的剖视图。图27的(c)是沿着图27的(a)的B-B线进行剖切而得到的剖视图。
图28的(a)是从变形例2中的半导体器件的表面侧观察到的俯视图，图28的(b)是从变形例2中的半导体器件的一个侧面观察到的侧视图，图28的(c)是从变形例2中的半导体器件的背面侧观察到的仰视图。
图29的(a)是示出变形例2中的半导体器件的内部构造的俯视图，图29的(b)是沿着图29的(a)的A-A线进行剖切而得到的剖视图，图29的(c)是沿着图29的(a)的B-B线进行剖切而得到的剖视图。
图30的(a)是从变形例3中的半导体器件的表面侧观察到的俯视图，图30的(b)是从变形例3中的半导体器件的一个侧面观察到的侧视图，图30的(c)是从变形例3中的半导体器件的背面侧观察到的仰视图。
图31的(a)是示出变形例3中的半导体器件的内部构造的俯视图，图31的(b)是沿着图31的(a)的A-A线进行剖切而得到的剖视图，图31的(c)是沿着图31的(a)的B-B线进行剖切而得到的剖视图。
图32的(a)是从变形例4中的半导体器件的表面侧观察到的俯视图，图32的(b)是从变形例4中的半导体器件的一个侧面观察到的侧视图，图32的(c)是从变形例4中的半导体器件的背面侧观察到的仰视图。
图33的(a)是示出本变形例4中的半导体器件的内部构造的俯视图，图33的(b)是沿着图33的(a)的A-A线进行剖切而得到的剖视图，图33的(c)是沿着图33的(a)的B-B线进行剖切而得到的剖视图。
图34是通过将变形例4中的半导体器件与实施方式1中的半导体器件组合来将图4的(b)所示的SR电机用的逆变器电路的一部分具体化了的安装结构例的图。
图35的(a)是从变形例5中的半导体器件的表面侧观察到的俯视图，图35的(b)是从变形例5中的半导体器件的一个侧面观察到的侧视图，图35的(c)是从变形例5中的半导体器件的背面侧观察到的仰视图。
图36的(a)是示出变形例5中的半导体器件的内部构造的俯视图，图36的(b)沿着图36的(a)的A-A线进行剖切而得到的剖视图，图36的(c)是沿着图36的(a)的B-B线进行剖切而得到的剖视图。
图37的(a)是从变形例6中的半导体器件的表面侧观察到的俯视图，图37的(b)是从变形例6中的半导体器件的一个侧面观察到的侧视图，图37的(c)是从变形例6中的半导体器件的背面侧观察到的仰视图。
图38的(a)是示出变形例6中的半导体器件的内部构造的俯视图，图38的(b)是沿着图38的(a)的A-A线进行剖切而得到的剖视图，图38的(c)是沿着图38的(a)的B-B线进行剖切而得到的剖视图。
图39是示出实施方式1中的电子装置的***结构的框图。
图40的(a)是示出实施方式1中的电子装置的构成的俯视图，图40的(b)是从图40的(a)的纸面下侧观察到的侧视图，图40的(c)是从图40的(b)的纸面右侧观察到的侧视图。
图41是沿着图40的(a)的A-A线进行剖切而得到的剖视图。
图42是沿着图40的(a)的B-B线进行剖切而得到的剖视图。
图43是沿着图40的(a)的C-C线进行剖切而得到的剖视图。
图44是示出在实施方式1的电子装置中，流过IGBT的主电流的流动和流过二极管的再生电流的流动的图。
图45是示出在透视了构成实施方式1的电子装置的半导体器件的封固体的状态下，流过IGBT的主电流的流动和流过二极管的再生电流的流动的图。
图46的(a)是从变形例中的半导体器件的表面侧观察到的俯视图，图46的(b)是从变形例中的半导体器件的一个侧面观察到的侧视图，图46的(c)是从变形例中的半导体器件的背面侧观察到的仰视图。
图47的(a)是示出变形例中的半导体器件的内部构造的俯视图，图47的(b)是沿着图47的(a)的A-A线进行剖切而得到的剖视图，图47的(c)是沿着图47的(a)的B-B线进行剖切而得到的剖视图。
图48的(a)是示出变形例中的电子装置的构成的俯视图，图48的(b)是从图48的(a)的纸面下侧观察到的侧视图，图48的(c)是从图48的(b)的纸面右侧观察到的侧视图。
图49是沿着图48的(a)的A-A线进行剖切而得到的剖视图。
图50是放大示出图49的一部分的示意图。
图51的(a)是从实施方式2中的半导体器件的表面侧观察到的俯视图，图51的(b)是从实施方式2中的半导体器件的一个侧面观察到的侧视图，图51的(c)是从实施方式2中的半导体器件的背面侧观察到的仰视图。
图52是示出实施方式2中的半导体器件的内部构造的图。
图53是示出实施方式2中的半导体器件的制造工序的图。
图54是示出接着图53的半导体器件的制造工序的图。
图55是示出接着图54的半导体器件的制造工序的图。
图56是示出接着图55的半导体器件的制造工序的图。
图57是示出接着图56的半导体器件的制造工序的图。
图58是示出接着图57的半导体器件的制造工序的图。
图59是示出接着图58的半导体器件的制造工序的图。
图60是示出接着图59的半导体器件的制造工序的图。
图61是示出接着图60的半导体器件的制造工序的图。
图62是示出接着图61的半导体器件的制造工序的图。
具体实施方式
在以下的实施方式中，为了方便，在必要时，分割成多个部分或者实施方式进行说明，然而除了特别明示了的情况以外，这些部分或者实施方式并非彼此无关的，而是存在一者是另一者的一部分或者全部的变形例、详细、补充说明等的关系。
另外，在以下的实施方式中，在提及要素的数量等(包含个数、数值、量、范围等)的情况下，除了特别明示了的情况及从原理上明显限定于特定的数量等的情况以外，并不限定于特定的数量，在特定的数量以上还是以下均可。
而且，在以下的实施方式中，其结构要素(也包含要素步骤等)除了特别明示了的情况及从原理上明显应认为是必须的情况等以外，当然不一定是必须的。
同样地，在以下的实施方式中，在提及结构要素等的形状、位置关系等时，除了特别明示了的情况及从原理上明显认为不是这样的情况等以外，也包含实质上与该形状等近似或者类似的形状等。上述数值及范围也同样。
另外，在用于说明实施方式的全部附图中，对同一个部件原则上标注同一个附图标记，并省略其反复的说明。此外，为了容易理解附图，有时即使是俯视图(仰视图)也会添加阴影线。
实施方式1
本实施方式1是涉及一种具有对SR电机进行控制的逆变器电路的功率模块的技术思想。此处，在本说明书的说明中，在概念上，功率模块整体与电子装置对应，构成功率模块的构成部件中的具有半导体芯片的电子部件与半导体器件对应。
SR电机的旋转原理
例如，在电动汽车和混合动力汽车等中搭载有电机，作为该电机，存在PM电机和SR电机。SR电机的成本比PM电机的成本低，并且具有能够高速旋转的优点。即，SR电机因为不使用稀土(稀有金属)这一点和转子(旋转子)的构造简单这一点，具有与PM电机相比能够实现降低成本的优点。另外，SR电机由于转子是简单的铁块而具有坚固的构造，所以具有能够高速旋转的优点。因此，近年来，根据降低成本的观点，对SR电机的需求越来越大，在本实施方式1中，着眼于SR电机。以下，首先，针对该SR电机的旋转原理进行说明。
图1的(a)～(c)是对SR电机MT的旋转原理进行说明的图。首先，如图1的(a)所示，SR电机MT具有定子ST和转子RT，在定子ST的内部配置有可旋转的转子RT。而且，在定子ST的端子W与端子W’之间(W-W’间)，绕线缠绕而形成有线圈L(W)，当向包含被缠绕于该定子ST的W-W’间的线圈L(W)的闭合电路A流过电流时，因流过被缠绕于W-W’间的线圈L(W)的电流而形成电磁铁。其结果是，例如，由铁部件构成的转子RT受到由该电磁铁产生的作为磁力的引力，被向图1的(a)所示的箭头的方向拉拽。
接着，当使包含被缠绕于定子ST的W-W’间的线圈L(W)的闭合电路A开放，切断流过的电流时，由因流过被缠绕于W-W’间的线圈L(W)的电流而形成的电磁铁所产生的磁力消失。由此，从因流过被缠绕于W-W’间的线圈L(W)的电流而形成的电磁铁施加至转子RT的引力消失。然后，如图1的(b)所示，当在包含被缠绕于定子ST的端子U与端子U’之间(U-U’间)的线圈L(U)的闭合电路B中流过电流时，因流过被缠绕于U-U’间的线圈L(U)的电流而形成电磁铁。其结果是，转子RT受到来自该电磁铁的引力，转子RT被向图1的(b)所示的箭头的方向拉拽。
接着，当使包含被缠绕于定子ST的U-U’间的线圈L(U)的闭合电路B开放，切断流动的电流时，由因流过被缠绕于U-U’间的线圈L(U)的电流而形成的电磁铁所产生的磁力消失。由此，从因流过被缠绕于U-U’间的线圈L(U)的电流而形成的电磁铁向转子RT施加的引力消失。然后，如图1的(c)所示，当使电流流过包含被缠绕于定子ST的端子V与端子V’之间(V-V’间)的线圈L(V)的闭合电路C时，因流过被缠绕于V-V’间的线圈L(V)的电流而形成电磁铁。其结果是，转子RT受到来自该电磁铁的引力，转子RT被向图1的(c)所示的箭头的方向拉拽。
如以上这样，依次切换闭合电路A、闭合电路B、闭合电路C，使电流逐个流过各个闭合电路，由此形成电磁铁，通过来自该电磁铁的引力，例如图1的(a)～(c)所示，转子RT连续地逆时针旋转。这就是SR电机MT的旋转原理，可知，为了使SR电机MT进行旋转动作，需要切换闭合电路A、闭合电路B、闭合电路C来流通电流。进行该闭合电路A、闭合电路B、闭合电路C的切换控制的电路是逆变器电路。即，逆变器电路依次切换闭合电路A、闭合电路B、闭合电路C，来控制流过各个闭合电路的电流。以下，针对具有如此的功能的逆变器电路的结构进行说明。
逆变器电路的结构
图2是将逆变器电路INV配置于直流电源E与SR电机MT之间的电路图。如图2所示，逆变器电路INV具有与直流电源E并联连接的第一桥臂组(leg)LG1、第二桥臂组LG2和第三桥臂组LG3。而且，第一桥臂组LG1由串联连接的上桥臂(arm)UA(U)和下桥臂BA(U)结构，第二桥臂组LG2由串联连接的上桥臂UA(V)和下桥臂BA(V)结构，第三桥臂组LG3由串联连接的上桥臂UA(W)和下桥臂BA(W)构成。而且，上桥臂UA(U)由IGBTQ1和二极管FWD1结构，且，下桥臂BA(U)由IGBTQ2和二极管FWD2构成。此时，上桥臂UA(U)的IGBTQ1和下桥臂BA(U)的二极管FWD2均与端子TE(U1)连接，IGBTQ1与二极管FWD2串联连接。另一方面，上桥臂UA(U)的二极管FWD1和下桥臂BA(U)的IGBTQ2均与端子TE(U2)连接，二极管FWD1与IGBTQ2串联连接。而且，端子TE(U1)与SR电机的端子U’连接，且端子TE(U2)与SR电机的端子U连接。即，在逆变器电路INV的端子TE(U1)与端子TE(U2)之间，连接有位于SR电机MT的端子U与端子U’之间的线圈L(U)。
同样地，上桥臂UA(V)由IGBTQ1和二极管FWD1结构，且下桥臂BA(V)由IGBTQ2和二极管FWD2构成。此时，上桥臂UA(V)的IGBTQ1和下桥臂BA(V)的二极管FWD2均与端子TE(V1)连接，IGBTQ1与二极管FWD2串联连接。另一方面，上桥臂UA(V)的二极管FWD1和下桥臂BA(V)的IGBTQ2均与端子TE(V2)连接，二极管FWD1与IGBTQ2串联连接。而且，端子TE(V1)与SR电机的端子V’连接，且端子TE(V2)与SR电机的端子V连接。即，在逆变器电路INV的端子TE(V1)与端子TE(V2)之间，连接有位于SR电机MT的端子V与端子V’之间的线圈L(V)。
另外，上桥臂UA(W)由IGBTQ1和二极管FWD1结构，且下桥臂BA(W)由IGBTQ2和二极管FWD2构成。此时，上桥臂UA(W)的IGBTQ1和下桥臂BA(W)的二极管FWD2均与端子TE(W1)连接，IGBTQ1与二极管FWD2串联连接。另一方面，上桥臂UA(W)的二极管FWD1和下桥臂BA(W)的IGBTQ2均与端子TE(W2)连接，二极管FWD1与IGBTQ2串联连接。而且，端子TE(W1)与SR电机的端子W’连接，且端子TE(W2)与SR电机的端子W连接。即，在逆变器电路INV的端子TE(W1)与端子TE(W2)之间，连接有位于SR电机MT的端子W与端子W’之间的线圈L(W)。
接着，作为上桥臂UA(U)、上桥臂UA(V)、上桥臂UA(W)各自的结构要素的IGBTQ1的栅电极与栅极控制电路GCC电连接。而且，根据来自该栅极控制电路GCC的栅极控制信号，控制上桥臂UA(U)、上桥臂UA(V)、上桥臂UA(W)各自的IGBTQ1的导通/关断动作(开关动作)。同样地，作为下桥臂BA(U)、下桥臂BA(V)、下桥臂BA(W)各自的结构要素的IGBTQ2的栅电极也与栅极控制电路GCC电连接，根据来自该栅极控制电路GCC的栅极控制信号，控制下桥臂BA(U)、下桥臂BA(V)、下桥臂BA(W)各自的IGBTQ2的导通/关断动作。
此处，例如，作为逆变器电路INV的开关元件，考虑使用功率MOSFET(Metal OxideSemiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)。根据该功率MOSFET，则由于该功率MOSFET是通过施加至栅电极的电压来控制导通/关断动作的电压驱动型，所以能够实现高速开关的优点。另一方面，功率MOSFET随着谋求高耐压化而具有导通电阻变大且发热量变大的性质。这是因为，就功率MOSFET而言，通过使低浓度的外延层(漂移层)的厚度变厚来确保耐压，但是若低浓度的外延层的厚度变厚，则作为副作用，电阻会变大。
与此相对，作为开关元件，还存在能够处理大功率的双极型晶体管，然而，由于双极型晶体管是通过基极电流来控制导通/关断动作的电流驱动型开关元件，所以具有开关速度通常比上述的功率MOSFET慢的性质。
因此，在用于需要大功率且高速开关的电动汽车或混合动力车的电机等的用途时，功率MOSFET或者双极型晶体管很难应对。因此，在上述的需要大功率且高速开关的用途中使用IGBT。该IGBT是由功率MOSFET和双极型晶体管的组合结构，并兼具功率MOSFET的高速开关特性和双极型晶体管的高耐压性的半导体元件。因此，由于采用IGBT能够实现大功率且高速开关，所以称为适于需要大电流且高速开关的用途的半导体元件。以上，在本实施方式1中的逆变器电路INV中采用IGBT作为开关元件。
本实施方式1中的逆变器电路INV中，具有彼此并联连接的第一桥臂组LG1～第三桥臂组LG3，第一桥臂组LG1～第三桥臂组LG3分别具有两个IGBT(IGBTQ1和IGBTQ2)以及两个二极管(二极管FWD1和二极管FWD2)。因此，本实施方式1中的逆变器电路INV由6个IGBT和6个二极管构成。在像这样构成的逆变器电路INV中，能够用栅极控制电路GCC控制3个IGBTQ1及3个IGBTQ2的导通/关断动作(开关动作)，使SR电机MT旋转。以下，针对用于使SR电机MT旋转的逆变器电路INV的动作，一边参照附图一边进行说明。
逆变器电路的动作
图3是说明本实施方式1中的逆变器电路INV的动作的图。图3所示的逆变器电路INV是用于使SR电机MT旋转驱动的电路，并具有第一桥臂组LG1～第三桥臂组LG3。此时，例如，第一桥臂组LG1是对流过设于SR电机MT的端子U与端子U’之间(U-U’间)的线圈L(U)的电流进行控制的电路，第二桥臂组LG2是对流过设于SR电机MT的端子V与端子V’之间(V-V’间)的线圈L(V)的电流进行控制的电路。同样地，第三桥臂组LG3是对流过设于SR电机MT的端子W与端子W’之间(W-W’间)的线圈L(W)的电流进行控制的电路。即，图3所示的逆变器电路INV通过第一桥臂组LG1对流过线圈L(U)的电流进行控制，且通过第二桥臂组LG2对流过线圈L(V)的电流进行控制，且通过第三桥臂组LG3对流过线圈L(W)的电流进行控制。而且，在图3所示的逆变器电路INV中，基于第一桥臂组LG1对线圈L(U)的电流控制、基于第二桥臂组LG2对线圈L(V)的电流控制和基于第三桥臂组LG3对线圈L(W)的电流控制是变换定时而同等地进行的，因此，以下，例如以基于第二桥臂组LG2对线圈L(V)的电流控制为例进行说明。
在图3中，首先，在开始使电流流过SR电机MT的线圈L(V)的情况下，如励磁模式所示，使IGBTQ1导通且使IGBTQ2也导通。此时，电流从直流电源E通过导通的IGBTQ1，并从端子TE(V1)供给至线圈L(V)。然后，电流从线圈L(V)经由端子TE(V2)通过导通的IGBTQ2，并返回到直流电源E。像这样，能够使电流流过线圈L(V)。其结果是，在SR电机MT的定子ST的V-V’间形成电磁铁，由该电磁铁产生的引力施加于转子RT。此后，为了维持由电磁铁产生的引力，维持向SR电机MT的线圈L(V)流通的电流。具体来说，如图3的续流(freewheel)模式所示，保持使IGBTQ1关断且使IGBTQ2导通的状态不变。在这种情况下，如图3的续流模式所示，由线圈L(V)、导通的IGBTQ2和二极管FWD2形成闭合电路，电流在该闭合电路中继续流动。其结果是，维持流过线圈L(V)的电流，继续向转子RT施加来自由线圈L(V)产生的电磁铁的引力。接着，使流过线圈L(V)的电流消失。具体来说，如图3的消磁模式所示，使IGBTQ1关断且使IGBTQ2也关断。在这种情况下，如图3的消磁模式所示，使IGBTQ2关断，由此，在由线圈L(V)、导通的IGBTQ2和二极管FWD2构成的闭合电路内的线圈L(V)的残留电能经由二极管FWD1耗尽。其结果是，流过线圈L(V)的电流减少并停止，因流过线圈L(V)的电流而产生的电磁铁也消失。由此，从因流过线圈L(V)的电流而产生的电磁铁施加至转子RT的引力消失。在第一桥臂组LG1～第三桥臂组LG3改变定时来反复实施上述的动作，由此能够使SR电机MT的转子RT旋转。可知，如以上这样，通过由本实施方式1中的逆变器电路INV进行电流控制，能够使SR电机MT旋转。
与PM电机用的逆变器电路的不同点
接着，针对本实施方式1中的SR电机用的逆变器电路与通常使用的PM电机用的逆变器电路的不同点进行说明。图4是说明PM电机用的逆变器电路与SR电机用的逆变器电路的不同点的图。特别是，图4的(a)是示出PM电机用的逆变器电路的一部分的图，图4的(b)是示出SR电机用的逆变器电路的一部分的图。
在图4的(a)中示出与PM电机的端子U(U相)电连接的逆变器电路的一部分。具体来说，构成上桥臂的IGBTQ1与二极管FWD1反向并联连接，且，构成下桥臂的IGBTQ2与二极管FWD2反向并联连接。而且，在上桥臂与下桥臂之间设有一个端子TE(U)，该端子TE(U)与PM电机的端子U连接。在像这样构成的PM电机用的逆变器电路中，如图4的(a)所示，PM电机的U相线圈、V相线圈与W相线圈被三相连接(例如，星形连接)，以使驱动各线圈的桥臂的元件不上下同时动作的方式进行控制。因此，PM电机用的逆变器电路进行如下的控制，即，以U相+V相→V相+W相→W相+U相这样的方式使两个相成对地驱动。因此，在PM电机用的逆变器电路中，在使IGBT导通使电流流过线圈之后，为了相转换而使IGBT关断时，由此，因残留电而产生的再生电流流过桥臂内的二极管，使残留电消失。因此，在PM电机用的逆变器电路中，需要成对地构成IGBT与二极管。其结果是，在PM电机用的逆变器电路中，如图4的(a)所示，成为在上桥臂与下桥臂之间设有一个端子TE(U)的结构。
另一方面，在图4的(b)中示出与SR电机的端子U及端子U’电连接的逆变器电路的一部分。具体来说，构成上桥臂的IGBTQ1和构成下桥臂的二极管FWD2串联连接，在构成上桥臂的IGBTQ1与构成下桥臂的二极管FWD2之间设有端子TE(U1)。另外，构成上桥臂的二极管FWD1与构成下桥臂的IGBTQ2串联连接，在构成上桥臂的二极管FWD1与构成下桥臂的IGBTQ2之间设有端子TE(U2)。而且，逆变器电路的端子TE(U1)与SR电机的端子U连接，且逆变器电路的端子TE(U2)与SR电机的端子U’连接。在像这样构成的SR电机用的逆变器电路构成闭合电路，该闭合电路由SR电机的各相的线圈和H桥电路构成。因此，例如，如图4的(b)所示，使交叉配置的上桥臂的IGBTQ1与下桥臂的IGBTQ2导通，在使电流流过配置于SR电机的U-U’间的线圈之后(参照图3的励磁模式)，在为了相转换而使IGBTQ1及IGBTQ2关断的情况下，需要在上述的闭合电路内使线圈的残留电消失。在这种情况下，不必利用上述的闭合电路来使线圈的残留电消失，在SR电机用的逆变器电路中，利用除了上述的闭合电路之外其他的闭合电路来使线圈的残留电消失(图3的消磁模式)。即，在SR电机用的逆变器电路中，如图3的消磁模式所示，并非通过作为开关元件的IGBTQ1及IGBTQ2，而是能够通过仅使单向导电的二极管FWD1及二极管FWD2，来构成使线圈的残留电消失的其他闭合电路。如此，在SR电机用的逆变器电路中具有如下的特征：在图3的励磁模式下的闭合电路与在图3的消磁模式下的闭合电路是不同电路，凭借该特征，如图4的(b)所示，SR电机用的逆变器电路具有端子TE(U1)和端子TE(U2)这两个端子。因此，如图4的(b)所示，在SR电机用的逆变器电路中，在上桥臂与下桥臂之间具有端子TE(U1)和端子TE(U2)这两个端子，这一点与如图4的(a)所示，在上桥臂与下桥臂之间具有端子TE(U)这一个端子的PM电机用的逆变器电路不同。
根据以上内容，因为逆变器电路的不同，使得将本实施方式1中的SR电机用的逆变器电路具体化了的电子装置(功率模块)的构成与将PM电机用的逆变器电路具体化了的电子装置(功率模块)的构成不同。此处，在实现了逆变器电路的电子装置中，谋求适用于以往主要使用的PM电机的高性能化和小型化，就出于降低成本的观点而使需求正快速增大的SR电机而言，处于适用于对SR电机进行控制的电子装置的高性能化和小型化几乎毫无进展的现状。因此，在本实施方式1中，着眼于出于降低成本的观点而使得需求正快速增大的SR电机，对于实现该SR电机用的逆变器电路的电子装置及电子装置的构成部件的半导体器件的高性能化和小型化做出了研究。以下，针对做出了研究的本实施方式1中的技术思想进行说明。特别是，本实施方式1中的主要的研究点在于，实现SR电机用的逆变器电路的半导体器件的封装构造(安装构造)及电子装置的布局结构，首先，针对半导体器件中包含的IGBT或二极管进行说明，然后，针对本实施方式1中的特征点进行说明。
IGBT的构造
一边参照附图，一边针对构成本实施方式1中的逆变器电路INV的IGBTQ1和二极管FWD1的构造进行说明。在本实施方式1中的逆变器电路INV中具有IGBTQ1和IGBTQ2，且，具有二极管FWD1和二极管FWD2。但是，由于将IGBTQ1和IGBTQ2设置为同样的结构，且，将二极管FWD1和二极管FWD2设置为同样的结构，所以以IGBTQ1和二极管FWD1为代表例进行说明。
图5是示出形成有IGBTQ1的半导体芯片CHP1的外形形状的俯视图。在图5中示出半导体芯片CHP1的主面(表面)。如图5所示，本实施方式1中的半导体芯片CHP1的平面形状呈具有长边LS1和短边SS1的长方形形状。而且，在呈长方形形状的半导体芯片CHP1的表面形成有呈长方形形状的发射极焊盘EP。而且，沿着半导体芯片CHP1的长边方向形成有多个电极焊盘。具体来说，作为该电极焊盘，从图5的左侧开始配置有栅电极焊盘GP、温度检测用电极焊盘TCP、温度检测用电极焊盘TAP、电流检测用电极焊盘SEP、开尔文检测用电极焊盘KP。如此，在呈长方形形状的半导体芯片CHP1的表面，沿着短边方向配置有发射极焊盘EP和电极焊盘，且，沿着长边方向形成有多个电极焊盘。此时，发射极焊盘EP的尺寸(俯视面积)远大于多个电极焊盘各自的尺寸。
图6是示出半导体芯片CHP1的表面的相反侧的背面的仰视图。如图6所示，可知在半导体芯片CHP1的整个背面范围内，形成有长方形形状的集电极焊盘CP。
接着，针对形成于半导体芯片CHP1的电路结构进行说明。图7是示出形成于半导体芯片CHP1的电路的一例的电路图。如图7所示，在半导体芯片CHP1形成有IGBTQ1、检测用IGBTQS及温度检测用二极管TD。IGBTQ1是主IGBT，其用于进行图2所示的SR电机MT的驱动控制。在该IGBTQ1形成有发射极、集电极及栅电极。而且，IGBTQ1的发射极经由图5所示的发射极焊盘EP与发射极端子ET电连接，IGBTQ1的集电极经由图6所示的集电极焊盘CP与集电极端子CT电连接。另外，IGBTQ1的栅电极经由图5所示的栅电极焊盘GP与栅极端子GT电连接。
IGBTQ1的栅电极与图2所示的栅极控制电路GCC连接。此时，来自栅极控制电路GCC的信号经由栅极端子GT被施加至IGBTQ1的栅电极，能够通过栅极控制电路GCC控制IGBTQ1的开关动作。
检测用IGBTQS是为了检测流过IGBTQ1的集电极-发射极间的过电流而设置的。即，作为逆变器电路INV，为了检测流过IGBTQ1的集电极-发射极间的过电流以保护IGBTQ1不被过电流破坏而设置。在该检测用IGBTQS中，检测用IGBTQS的集电极与IGBTQ1的集电极电连接，且检测用IGBTQS的栅电极与IGBTQ1的栅电极电连接。另外，检测用IGBTQS的发射极经由图5所示的电流检测用电极焊盘SEP与除了IGBTQ1的发射极以外的电流检测用端子SET电连接。该电流检测用端子SET与设于外部的电流检测电路连接。而且，该电流检测电路基于检测用IGBTQS的发射极的输出，检测IGBTQ1的集电极-发射极间电流，在流过过电流时，切断施加至IGBTQ1的栅电极的栅极信号来保护IGBTQ1。
具体来说，检测用IGBTQS用来作为用于不使因负载短路等导致向IGBTQ1流过过电流的电流检测元件。例如，将流过主IGBTQ1的电流与流过检测用IGBTQS的电流的电流比设计为IGBTQ1：检测用IGBTQS＝1000：1。即，在使200A的电流流过主IGBTQ1的情况下，200mA的电流流过检测用IGBTQS。
在实际的应用中，外接与检测用IGBTQS的发射极电连接的感应电阻，将该感应电阻的两端的电压反馈至控制电路。而且，控制电路以在感应电阻的两端的电压达到设定电压以上的情况下切断电源。即，在流过主IGBTQ1的电流成为过电流的情况下，流过检测用IGBTQS的电流也增加。其结果是，由于流过感应电阻的电流也增加，所以感应电阻的两端的电压变大，在该电压达到设定电压以上的情况下，能够掌握到流过主IGBTQ1的电流变为过电流状态。
温度检测用二极管TD是为了检测IGBTQ1的温度(宽泛而言，是半导体芯片CHP1的温度)而设置的。即，温度检测用二极管TD的电压根据IGBTQ1的温度而变化，由此检测IGBTQ1的温度。在该温度检测用二极管TD中，通过向多晶硅导入不同的导电型的杂质来形成pn结，并具有阴极(阴极)及阳极(阳极)。阴极经由温度检测用电极焊盘TCP(参照图5)而与图7所示的温度检测用端子TCT电连接，该温度检测用电极焊盘TCP通过内部布线而形成于半导体芯片CHP1的上表面。同样地，阳极经由温度检测用电极焊盘TAP(参照图5)而与图7所示的温度检测用端子TAT电连接，该温度检测用电极焊盘TAP通过内部布线而形成于半导体芯片CHP1的上表面。
温度检测用端子TCT和温度检测用端子TAT与设于外部的温度检测电路连接。该温度检测电路基于与温度检测用二极管TD的阴极和阳极连接的温度检测用端子TCT和温度检测用端子TAT间的输出，间接地检测IGBTQ1的温度，在检测出的温度达到一定温度以上时，切断被施加于IGBTQ1的栅电极的栅极信号，由此保护IGBTQ1。
如上所述，由pn结二极管构成的温度检测用二极管TD具有当被施加某一定值以上的正向电压时，流过温度检测用二极管TD的正向电流急剧增加的特性。而且，使正向电流开始急剧流过的电压值根据温度而变化，当温度上升时，该电压值降低。因此，在本实施方式1中，利用了温度检测用二极管TD的该特性。即，向温度检测用二极管流通一定的电流，测量温度检测用二极管TD的两端的电压值，从而能够间接地进行温度监测。在实际的应用中，将如此测量出的温度检测二极管TD的电压值(温度信号)反馈至控制电路，以使元件动作温度不超过保证值(例如，150℃～175℃)的方式进行控制。
接着，在图7中，IGBTQ1的发射极与发射极端子ET电连接，并且还与作为除了发射极端子ET以外的端子的开尔文端子KT电连接。该开尔文端子KT通过内部布线与开尔文检测用电极焊盘KP(参照图5)电连接，该开尔文检测用电极焊盘KP形成于半导体芯片CHP1的上表面。因此，IGBTQ1的发射极经由开尔文检测用电极焊盘KP与开尔文端子KT电连接。该开尔文端子KT是作为主IGBTQ1的检查用端子来使用的。即，在进行使大电流流过主IGBTQ1的检查时，在从IGBTQ1的发射极端子ET获得电压感应的情况下，由于大电流流过发射极端子ET，所以无法忽略因布线电阻而引起的电压降，很难测量准确的导通电压。因此，在本实施方式1中，设置开尔文端子KT作为电压感应端子，该电压感应端子与IGBTQ1的发射极端子ET电连接，但并不流过大电流。即，在进行流过大电流的检查时，通过开尔文端子KT测量发射极的电压，由此不受大电流的影响，能够测量IGBTQ1的导通电压。而且，开尔文端子KT也作为栅极驱动输出用的电气独立的基准管脚来使用。
由于以上原因，根据本实施方式1中的半导体芯片CHP1，因为构成为能够与具有电流检测电路及温度检测电路等的控制电路连接，所以能够提高半导体芯片CHP1中包含的IGBTQ1的动作可靠性。
IGBT的器件构造
接着，针对IGBTQ1的器件构造进行说明。图8是示出本实施方式1中的IGBTQ1的器件构造的剖视图。在图8中，IGBTQ1具有形成于半导体芯片的背面的集电极CE(集电极焊盘CP)，在该集电极CE上形成有p+型半导体区域PR1。在p+型半导体区域PR1上形成有n+型半导体区域NR1，在该n+型半导体区域NR1上形成有n﹣型半导体区域NR2。而且，在n﹣型半导体区域NR2上形成有p型半导体区域PR2，贯穿该p型半导体区域PR2而形成有到达n﹣型半导体区域NR2的沟道TR。而且，与沟道TR匹配而形成有作为发射极区域的n+型半导体区域ER。在沟道TR的内部形成有例如由氧化硅膜构成的栅极绝缘膜GOX，且隔着该栅极绝缘膜GOX而形成有栅电极GE。该栅电极GE由例如多晶硅膜形成，并以埋入沟道TR的方式形成。另外，在图8中，示出了沟道栅极构造，但并不仅限定于此，例如，尽管未图示，但也可以是使用了形成于硅基板上的平面栅极构造的IGBT。
在像这样构成的IGBTQ1中，栅电极GE经由图5所示的栅电极焊盘GP与栅极端子GT连接。同样地，作为发射极区域的n+型半导体区域ER经由发射极EE(发射极焊盘EP)而与发射极端子ET电连接。作为集电极区域的p+型半导体区域PR1与形成于半导体芯片的背面的集电极CE电连接。
像这样构成的IGBTQ1兼具功率MOSFET的高速开关特性和电压驱动特性与双极型晶体管的低导通电压特性。
此外，n+型半导体区域NR1被称为缓冲层。该n+型半导体区域NR1是为了防止在IGBTQ1关断时从p型半导体区域PR2向n﹣型半导体区域NR2内生成的耗尽层与形成于n﹣型半导体区域NR2的下层的p+型半导体区域PR1接触这种击穿现象而设置的。另外，为了限制从p+型半导体区域PR1向n﹣型半导体区域NR2的空穴注入量等的目的，设有n+型半导体区域NR1。
IGBT的动作
接着，针对本实施方式1中的IGBTQ1的动作进行说明。首先，针对IGBTQ1导通的动作进行说明。在图8中，在栅电极GE与作为发射极区域的n+型半导体区域ER之间施加足够的正电压，由此使具有沟道栅极构造的MOSFET导通。在这种情况下，构成集电极区域的p+型半导体区域PR1与n﹣型半导体区域NR2之间正向偏置，发生从p+型半导体区域PR1向n﹣型半导体区域NR2的空穴注入。接着，与注入的空穴的正电荷相等的电子聚集于n﹣型半导体区域NR2。由此，发生n﹣型半导体区域NR2的电阻下降(电导调制)，IGBTQ1变为导通状态。
虽对导通电压施加了p+型半导体区域PR1与n﹣型半导体区域NR2的结电压，然而由于n﹣型半导体区域NR2的电阻值因电导调制而下降一个数量级以上，所以在占据导通电阻的大半的高耐压下，与功率MOSFET相比IGBTQ1的导通电压更低。因此，可知IGBTQ1是有效实现高耐压化的器件。即，就功率MOSFET而言，为了谋求高耐压性，而需要增加作为漂移层的外延层的厚度，然而，在这种情况下，导通电阻也会升高。与此相对，在IGBTQ1中，即使为了谋求高耐压性而增加n﹣型半导体区域NR2的厚度，也会在IGBTQ1进行导通动作时发生电导调制。因此，能够使导通电阻比功率MOSFET低。即，根据IGBTQ1，与功率MOSFET比较，即使在谋求高耐压化的情况下，也能够实现低导通电阻的器件。
接着，针对IGBTQ1关断的动作进行说明。当使栅电极GE与作为发射极区域的n+型半导体区域ER之间的电压下降时，具有沟道栅极构造的MOSFET关断。在这种情况下，从p+型半导体区域PR1向n﹣型半导体区域NR2的空穴注入停止，已经注入了的空穴的寿命也因之减少。残留的空穴直接向p+型半导体区域PR1流出(尾电流)，IGBTQ1在流出结束了的时间点变为关断状态。像这样，能够使IGBTQ1进行导通/关断动作。
二极管的构造
接着，图9是示出形成有二极管FWD1的半导体芯片CHP2的外形形状的俯视图。在图9中，示出半导体芯片CHP2的主面(表面)。如图9所示，本实施方式1中的半导体芯片CHP2的平面形状呈具有长边LS2和短边SS2的长方形形状。而且，在呈长方形形状的半导体芯片CHP2的表面形成有呈长方形形状的阳极焊盘ADP。另一方面，尽管未图示，但在半导体芯片CHP2的表面的相反侧的整个背面的范围内，形成有长方形形状的阴极焊盘。
接着，针对二极管FWD1的器件构造进行说明。图10是示出二极管FWD1的器件构造的剖视图。在图10中，在半导体芯片的背面形成有阴极CDE(阴极焊盘CDP)，在该阴极CDE上形成有n+型半导体区域NR3。而且，在n+型半导体区域NR3上形成有n﹣型半导体区域NR4，在n﹣型半导体区域NR4上形成有p型半导体区域PR3。在p型半导体区域PR3和p﹣型半导体区域PR4上形成有阳极ADE(阳极焊盘ADP)。例如，阳极ADE由铝-硅构成。
二极管的动作
根据像这样构成的二极管FWD1，在向阳极ADE施加正电压，向阴极CDE施加负电压时，n﹣型半导体区域NR4与p型半导体区域PR3之间的pn结正向偏置，电流流过该pn结。另一方面，在向阳极ADE施加负电压，向阴极CDE施加正电压时，n﹣型半导体区域NR4与p型半导体区域PR3之间的pn结反向偏置，电流不流过该pn结。像这样，能够使具有整流功能的二极管FWD1动作。
改善的余地
例如，驱动电动汽车或混合动力汽车等的电机一般使用PM电机。为了控制该PM电机，需要有构成逆变器电路的电子装置，在该电子装置中，谋求了适于以往至今主要使用的PM电机的高性能化和小型化。即，针对将PM电机用的逆变器电路具体化了的电子装置和作为该电子装置的构成部件的半导体器件，基于高性能化和小型化的观点的改良被反复进行。
然而，近年来，出于降低成本的观点，对SR电机的需求开始增大，但处于适于对该SR电机进行控制的电子装置的高性能化和小型化毫无进展的现状。例如，由于PM电机用的逆变器电路的结构与SR电机用的逆变器电路的结构不同，所以构成PM电机用的逆变器电路的电子装置与构成SR电机用的逆变器电路的电子装置必然不同，作为构成SR电机用的逆变器电路的电子装置，无法直接利用构成PM电机用的逆变器电路的电子装置。而且，由于着眼于有利于降低成本的SR电机是近年才开始的事情，所以处于构成SR电机用的逆变器电路的电子装置的高性能化和小型化的研究缓慢的现状。
具体来说，例如，构成SR电机用的逆变器电路的以往的电子装置是通过将分别形成有IGBT的6个半导体芯片和分别形成有二极管的6个半导体芯片以裸芯片的形式安装于陶瓷基板上来实现的。根据该裸芯片安装品，电路结构具有能够与基板布局对应的优点，另一方面，从生产性、通用性以及可靠性的观点出发仍有改善的余地。
例如，作为针对生产性改善的余地，能够举出如下的方面：在裸芯片安装品的完成阶段，只要判断出一个半导体芯片不合格，则其他合格品的半导体芯片也会报废，部件的损失很大。另外，作为针对通用性改善的余地，能够举出如下的方面：因尺寸和端子配置被固定，导致安装构成的自由度很小，或者外形尺寸大到需要的程度以上。而且，作为从可靠性的观点出发的改善的余地，能够举出如下的方面：由于半导体芯片没有被由树脂形成的封固体封装，所以半导体芯片容易直接受到损害。
像这样，由于构成SR电机用的逆变器电路的电子装置主要是以上述的裸芯片安装品为主流，所以从生产性、通用性以及可靠性的观点出发还存在改善的余地，而且，从推进电子装置的高性能化和小型化的观点出发也存在进一步改善的余地。因此，在本实施方式1中，特别地，针对使构成SR电机用的逆变器电路的电子装置及构成该电子装置的半导体器件实现高性能化和小型化而做了研究。以下，针对做了该研究的本实施方式1中的技术的思想进行说明。
实施方式1中的半导体器件的安装结构
本实施方式1中的半导体器件与图2所示的逆变器电路INV相关，将作为逆变器电路INV的结构要素的一个IGBT和一个二极管封装在一起。即，使用6个本实施方式1中的半导体器件构成了作为驱动三相电机的三相逆变器电路INV的电子装置(功率模块)。
图11是示出本实施方式1中的半导体器件PAC1的外观结构的图。具体来说，图11的(a)是从本实施方式1中的半导体器件PAC1的表面(上表面)侧观察到的俯视图，图11的(b)是从本实施方式1中的半导体器件PAC1的一个侧面观察到的侧视图，图11的(c)是从本实施方式1中的半导体器件PAC1的背面(下表面)侧观察到的仰视图。
如图11所示，本实施方式1中的半导体器件PAC1具有呈矩形形状、由树脂形成的封固体MR。该封固体MR具有图11的(a)所示的上表面、该上表面的相反侧的图11的(c)所示的下表面、在其厚度方向上位于上表面与下表面之间的第一侧面及与第一侧面相对的第二侧面。在图11的(a)及图11的(c)中示出构成第一侧面的边S1，并示出构成第二侧面的边S2。边S1在x方向上延伸，并且边S2也在x方向上延伸。而且，封固体MR具有与第一侧面及第二侧面交叉的第三侧面(图11的(b))、以及与第一侧面及第二侧面交叉并与第三侧面相对的第四侧面。在图11的(a)及图11的(c)中，示出构成第三侧面的边S3，并且示出构成第四侧面的边S4。即，封固体MR具有在与x方向交叉的y方向上延伸的边S3和与该边S3相对的边S4。
此处，在本实施方式1中的半导体器件PAC1中，如图11所示，多个引线LD1A各自的一部分和多个引线LD1B各自的一部分从第一侧面突出，且多个引线LD2各自的一部分从第二侧面突出。此时，引线LD1A构成发射极端子ET，引线LD1B构成阳极端子AT，引线LD2构成信号端子SGT。而且，在俯视时，引线LD1A和引线LD1B沿着在x方向(第一方向)上延伸的封固体MR的边S1并排配置。此时，构成发射极端子ET的多个引线LD1A各自的宽度比构成信号端子SGT的多个引线LD2各自的宽度大。同样地，构成阳极端子AT的多个引线LD1B各自的宽度比构成信号端子SGT的多个引线LD2各自的宽度大。这是因为，由于大电流流过发射极端子ET及阳极端子AT，所以针对尽可能地减小电阻的需要，考虑只能使微小的电流流入信号端子SGT的缘故。此外，在本实施方式1中的半导体器件PAC1中，如图11的(a)所示，不存在沿着封固体MR的边S3和边S4配置的引线。
在本实施方式1中的半导体器件PAC1中，如图11的(c)所示，芯片搭载部TAB1和芯片搭载部TAB2从封固体MR的背面露出。该芯片搭载部TAB1和芯片搭载部TAB2以被封固体MR从物理上隔离的方式配置，其结果是，芯片搭载部TAB1与芯片搭载部TAB2电隔离。即，本实施方式1中的半导体器件PAC1具有被封固体MR电隔离了的芯片搭载部TAB1和芯片搭载部TAB2，芯片搭载部TAB1的背面及芯片搭载部TAB2的背面从封固体MR的背面露出。
接着，针对本实施方式1中的半导体器件PAC1的内部构造进行说明。图12是示出本实施方式1中的半导体器件PAC1的内部构造的图。具体来说，图12的(a)与俯视图对应，图12的(b)与沿着图12的(a)的A-A线的剖视图对应，图12的(c)与沿着图12的(a)的B-B线的剖视图对应。
首先，在图12的(a)中，作为发射极端子ET的引线LD1A具有由封固体MR封装的部分(第一部分)和从封固体MR露出的部分(第二部分)，引线LD1A的第二部分通过形成有狭缝而被分割为多个。同样地，作为阳极端子AT的引线LD1B具有由封固体MR封装的部分(第三部分)和从封固体MR露出的部分(第四部分)，引线LD1B的第四部分通过形成狭缝而被分割为多个。
接着，在图12的(a)中，在封固体MR的内部配置有矩形形状的芯片搭载部TAB1和矩形形状的芯片搭载部TAB2，芯片搭载部TAB1与芯片搭载部TAB2彼此隔离。上述芯片搭载部TAB1及芯片搭载部TAB2也实现作为用于提高散热效率的散热器的功能，例如，由以热传导率较高的铜作为主成分的材料构成。
此处，在本说明书中言及的“主成分”是指在构成部件的构成材料中含有最多的材料成分，例如，“以铜作为主成分的材料”是指部件的材料含有铜最多的意思。例如，在本说明书中使用“主成分”这个词语的意图是为了表现部件基本上由铜结构，但并不排除含有其他杂质的情况。
在芯片搭载部TAB1上，经由导电性粘合材料ADH1搭载有半导体芯片CHP1，该半导体芯片CHP1形成有IGBT。此时，将搭载有半导体芯片CHP1的面定义为芯片搭载部TAB1的第一上表面，将该第一上表面的相反侧的面定义为第一下表面。在这种情况下，半导体芯片CHP1被搭载于芯片搭载部TAB1的第一上表面上。具体来说，形成有IGBT的半导体芯片CHP1配置为，形成于半导体芯片CHP1的背面的集电极CE(集电极焊盘CP)(参照图6及图8)经由导电性粘合剂ADH1与芯片搭载部TAB1的第一上表面接触。在这种情况下，形成于半导体芯片CHP1的表面的发射极焊盘EP及多个电极焊盘朝上。
另一方面，在芯片搭载部TAB2上，经由导电性粘合材料ADH1搭载有半导体芯片CHP2，该半导体芯片CHP2形成有二极管。此时，将搭载有半导体芯片CHP2的面定义为芯片搭载部TAB2的第二上表面，将该第二上表面的相反侧的面定义为第二下表面。在这种情况下，半导体芯片CHP2搭载在芯片搭载部TAB2的第二上表面上。具体来说，形成有二极管的半导体芯片CHP2配置为，形成于半导体芯片CHP2的背面的阴极焊盘经由导电性粘合剂ADH1与芯片搭载部TAB2的第二上表面接触。在这种情况下，形成于半导体芯片CHP2的表面的阳极焊盘ADP朝上。因此，在本实施方式1中的半导体器件PAC1中，芯片搭载部TAB1与芯片搭载部TAB2电隔离。因此，以与芯片搭载部TAB1的第一上表面接触的方式配置的半导体芯片CHP1的集电极CE(集电极焊盘CP)(参照图6及图8)和以与芯片搭载部TAB2的第二上表面接触的方式配置的半导体芯片CHP2的阳极焊盘电隔离。
此外，在图12的(a)中，芯片搭载部TAB1的俯视面积大于形成有IGBT的半导体芯片CHP1的俯视面积，且芯片搭载部TAB2的俯视面积大于形成有二极管的半导体芯片CHP2的俯视面积。
接着，如图12的(a)所示，在半导体芯片CHP1的发射极焊盘EP上，经由导电性粘合材料配置有作为导电性部件的夹片CLP1。而且，该夹片CLP1经由导电性粘合材料与发射极端子ET连接。因此，半导体芯片CHP1的发射极焊盘EP经由夹片CLP1与发射极端子ET电连接。该夹片CLP1例如由以铜作为主成分的板状部件构成。即，在本实施方式1中，由于大电流从半导体芯片CHP1的发射极焊盘EP向发射极端子ET流过，所以为了能够使大电流流过而使用能够确保很大面积的夹片CLP1。
另外，如图12的(a)所示，在半导体芯片CHP1的表面形成有多个电极焊盘，该多个电极焊盘各自通过作为导电性部件的导线W与信号端子SGT电连接。具体来说，多个电极焊盘具有栅电极焊盘GP、温度检测用电极焊盘TCP、温度检测用电极焊盘TAP、电流检测用电极焊盘SEP、开尔文检测用电极焊盘KP。而且，栅电极焊盘GP与作为信号端子SGT之一的栅极端子GT通过导线W电连接。同样地，温度检测用电极焊盘TCP与作为信号端子SGT之一的温度检测用端子TCT通过导线W电连接，温度检测用电极焊盘TAP与作为信号端子SGT之一的温度检测用端子TAT通过导线W电连接。另外，电流检测用电极焊盘SEP与作为信号端子SGT之一的电流检测用端子SET通过导线W电连接，开尔文检测用电极焊盘KP与开尔文端子KT通过导线W电连接。此时，导线W由例如金、铜或者铝作为主成分的导电部件构成。
另一方面，如图12的(a)所示，在半导体芯片CHP2的阳极焊盘ADP上经由导电性粘合材料配置有作为导电性部件的夹片CLP2。而且，该夹片CLP2经由导电性粘合材料与阳极端子AT连接。因此，半导体芯片CHP2的阳极焊盘ADP经由夹片CLP2与阳极端子AT电连接。该夹片CLP2由例如以铜作为主成分的板状部件构成。即，在本实施方式1中，由于大电流从半导体芯片CHP2的阳极焊盘ADP向阳极端子AT流过，所以为了能够使大电流流过而使用能够确保很大面积的夹片CLP2。
此处，如图12的(a)所示，在俯视时，芯片搭载部TAB2配置于封固体MR的边S1(参照图11的(a))与芯片搭载部TAB1之间。因此，半导体芯片CHP2以位于半导体芯片CHP1与发射极端子ET(及阳极端子AT)之间的方式搭载于芯片搭载部TAB2上，且半导体芯片CHP1以位于半导体芯片CHP2与信号端子SGT之间的方式搭载于芯片搭载部TAB1上。
换言之，发射极端子ET及阳极端子AT、半导体芯片CHP2、半导体芯片CHP1及信号端子SGT沿着y方向配置。具体来说，在俯视时，半导体芯片CHP2以比半导体芯片CHP1更靠近发射极端子ET及阳极端子AT的方式搭载于芯片搭载部TAB2上，且半导体芯片CHP1以比半导体芯片CHP2更靠近信号端子SGT的方式搭载于芯片搭载部TAB1上。
在俯视时，半导体芯片CHP1以使栅电极焊盘GP比发射极焊盘EP更靠近信号端子SGT的方式搭载于芯片搭载部TAB1上。进一步来讲，在俯视时，半导体芯片CHP1以使包括栅电极焊盘GP、温度检测用电极焊盘TCP、温度检测用电极焊盘TAP、电流检测用电极焊盘SEP、开尔文检测用电极焊盘KP在内的多个电极焊盘比发射极焊盘EP更靠近信号端子SGT的方式搭载于芯片搭载部TAB1上。换言之，也可以说是半导体芯片CHP1的多个电极焊盘在俯视时，沿着半导体芯片CHP1的边中的离信号端子SGT最近的边配置。此时，如图12的(a)所示，在俯视时，夹片CLP1配置为与包含栅电极焊盘GP在内的多个电极焊盘及多个导线W均不重叠。
而且，在图12的(a)中，夹片CLP1与夹片CLP2电隔离。因此，若考虑到芯片搭载部TAB1与芯片搭载部TAB2电隔离，且夹片CLP1与夹片CLP2电隔离，则在本实施方式1中的半导体器件PAC1中，发射极端子ET与阳极端子AT电隔离。
在俯视时，夹片CLP1配置为与半导体芯片CHP2重叠。具体来说，如图12的(a)所示，在俯视时，半导体芯片CHP的阳极焊盘ADP以其一部分与夹片CLP1重叠的方式形成于半导体芯片CHP2的表面上，且夹片CLP2以覆盖阳极焊盘ADP的方式与阳极焊盘ADP电连接。由此，夹片CLP1配置为与位于阳极焊盘ADP上的夹片CLP2的一部分重叠。
在以上述方式构成内部的半导体器件PAC1中，利用封固体MR封固了半导体芯片CHP1、半导体芯片CHP2、芯片搭载部TAB1的一部分、芯片搭载部TAB2的一部分、引线LD1A的一部分、引线LD1B的一部分、多个信号端子SGT各自的一部分、夹片CLP1、夹片CLP2及导线W。
接着，如图12的(b)及图12的(c)所示，在芯片搭载部TAB1上经由导电性粘合材料ADH1搭载有半导体芯片CHP1，该半导体芯片CHP1形成有IGBT，在芯片搭载部TAB2上经由导电性粘合材料ADH1搭载有半导体芯片CHP2，该半导体芯片CHP2形成有二极管。
而且，如图12的(b)所示，在半导体芯片CHP1的表面上经由导电性粘合材料ADH2配置有夹片CLP1。该夹片CLP1一边通过半导体芯片CHP2的上方一边延伸，并与发射极端子ET通过导电性粘合材料ADH2连接。发射极端子ET的一部分从封固体MR露出。另外，半导体芯片CHP1与配置于发射极端子ET的相反侧的信号端子SGT通过导线W连接，信号端子SGT的一部分也从封固体MR露出。
图13是放大示出图12的(b)的区域AR1的图。如图13所示，可知夹片CLP1在经由导电性粘合材料ADH2搭载于半导体芯片CHP2上的夹片CLP2的上方延伸。即，如图13所示，可知夹片CLP1与夹片CLP2分离，并且跨过夹片CLP2的一部分。因此，可知夹片CLP1与夹片CLP2在物理上隔离，其结果是，夹片CLP1与夹片CLP2被配置为电隔离。
另外，如图12的(c)所示，在半导体芯片CHP2的表面上，经由导电性粘合材料ADH2配置有夹片CLP2。该夹片CLP2与阳极端子AT通过导电性粘合材料ADH2连接，阳极端子AT的一部分从封固体MR露出。
此处，如图12的(b)及图12的(c)所示，芯片搭载部TAB1的下表面从封固体MR的下表面露出，该露出的芯片搭载部TAB1的下表面成为集电极端子。而且，芯片搭载部TAB1的下表面在将半导体器件PAC1安装于安装基板时成为能够与形成于安装基板上的布线焊接的面。
同样地，芯片搭载部TAB2的下表面从封固体MR的下表面露出，该露出的芯片搭载部TAB2的下表面成为阴极端子。而且，芯片搭载部TAB2的下表面在将半导体器件PAC1安装于安装基板时成为能够与形成于安装基板上的布线焊接的面。
此时，如图12的(b)及图12的(c)所示，由于芯片搭载部TAB1与芯片搭载部TAB2电隔离，所以芯片搭载部TAB1的下表面即集电极端子与芯片搭载部TAB2的下表面即阴极端子电隔离。
此外，如图12的(b)及图12的(c)所示，芯片搭载部TAB1的厚度和芯片搭载部TAB2的厚度比发射极端子ET的厚度、阳极端子AT的厚度和信号端子SGT的厚度更厚。
在本实施方式1的半导体器件PAC1中，导电性粘合材料ADH1及导电性粘合材料ADH2例如能够以环氧树脂等的材料作为接合剂，使用含有银填料(Ag填料)的银膏。由于该银膏是成分中不含铅的无铅材料，所以具有不破坏环境的优点。另外，银膏的温度周期性和功率周期性优良，具有能够提高半导体器件PAC1的可靠性的优点。而且在使用银膏的情况下，例如与在焊锡的回流焊处理中使用的真空回流装置相对，能够使用成本低廉的烘烤炉进行银膏的热处理，因此还能够具备半导体器件PAC1的组装设备低价的优点。
但是，导电性粘合材料ADH1及导电性粘合材料ADH2不限于银膏，例如，也能够使用焊锡。在使用焊锡作为导电性粘合材料ADH1及导电性粘合材料ADH2的情况下，由于焊锡的电导率较高，所以具有能够降低半导体器件PAC1的导通电阻的优点。即，通过使用焊锡，例如能够谋求提高在需要降低导通电阻的逆变器中使用的半导体器件PAC1的性能。
此处，在将本实施方式1中的半导体器件PAC1作为产品完成之后，将其安装于电路基板(安装基板)。在这种情况下，使用焊锡来连接半导体器件PAC1与安装基板。在采用焊锡进行连接的情况下，由于使焊锡熔化来连接，所以需要进行加热处理(回流焊)。
因此，在用于连接半导体器件PAC1与安装基板的焊锡与在上述的半导体器件PAC1的内部使用的焊锡是相同材料的情况下，通过在半导体器件PAC1与安装基板连接时施加的热处理(回流焊)，在半导体器件PAC1的内部使用的焊锡也会熔化。在这种情况下，因由焊锡的熔化引起的体积膨胀，导致发生封装半导体器件PAC1的树脂产生裂纹，或者熔化了的焊锡向外部漏出的缺陷。
因此，在半导体器件PAC1的内部使用高熔点焊锡。在这种情况下，不会因半导体器件PAC1与安装基板连接时施加的热处理(回流焊)，导致在半导体器件PAC1的内部使用的高熔点焊锡熔化。其结果是，能够防止因由高熔点焊锡的熔化引起的体积膨胀，导致发生封装半导体器件PAC1的树脂产生裂纹，或者熔化了的焊锡向外部漏出的缺陷。
用于连接半导体器件PAC1与安装基板的焊锡使用例如以Sn(锡)-银(Ag)-铜(Cu)为代表的熔点在220℃左右的焊锡，在回流焊时，半导体器件PAC1被加热到260℃左右。因此，例如，本说明书中所讲的高熔点焊锡是指加热到260℃左右也不会熔化的焊锡。若举出代表性的例子来说，例如是熔点在300℃以上而回流焊温度在350℃左右的、含有90重量％以上的Pb(铅)的焊锡。
基本上，在本实施方式1中的半导体器件PAC1中，设定导电性粘合材料ADH1与导电性粘合材料ADH2是相同材料成分。但并不限于此，例如，构成导电性粘合材料ADH1的材料和构成导电性粘合材料ADH2的材料也能够是不同的材料成分。
如以上这样，安装构成本实施方式1中的半导体器件PAC1。
实施方式1中的半导体器件的特征
接着，针对本实施方式1中的半导体器件PAC1的特征点进行说明。如图12的(a)所示，本实施方式1中的第一特征点在于，作为SR电机用的逆变器电路的结构要素的半导体器件，实现了将形成有IGBT的一个半导体芯片CHP1和形成有二极管的一个半导体芯片CHP2封装在一起的半导体器件PAC1(封装品)。
例如，构成SR电机用的逆变器电路的以往的电子装置是通过将分别形成有IGBT的6个半导体芯片和分别形成有二极管的6个半导体芯片以裸芯片的形式安装在陶瓷基板上来实现的。根据该裸芯片安装品，则电路结构具有能够由基板布局实现的优点，另一方面，从生产性和通用性的观点来看仍有改善的余地。
具体来说，作为裸芯片安装品的缺点，能够举出如下的方面：在裸芯片安装品的完成阶段，只要判断出一个半导体芯片不合格，则其他合格品的半导体芯片也会报废，部件的损失很大。另外，在裸芯片安装品中，还存在因尺寸和端子配置被固定而导致安装构成的自由度很小的缺点、以及外形尺寸大到需要的程度以上的缺点。而且，还存在由于半导体芯片没有被由树脂形成的封固体封装，所以半导体芯片容易直接受到损害的缺点。
像这样，由于构成SR电机用的逆变器电路的以往的电子装置是裸芯片安装品，从裸芯片安装品特有的生产性、通用性以及可靠性的观点出发仍有改善的余地，处于尚未充分讨论构成SR电机用的逆变器电路的电子装置的高性能化和小型化的实际情况。即，在构成SR电机用的逆变器电路的以往的电子装置中，以裸芯片安装品作为该电子装置的结构要素成为了前提，欠缺采用除了裸芯片安装品以外的结构要素的观点。即，完全不存在使用封装了的半导体器件来构成SR电机用的逆变器电路的电子装置的结构要素的思想。
关于这一点，本实施方式1的基本思想是使用封装了的半导体器件作为构成SR电机用的逆变器电路的电子装置的结构要素的思想。具体来说，在本实施方式1中，作为SR电机用的逆变器电路的结构要素的半导体器件，实现了将形成有IGBT的一个半导体芯片CHP1和形成有二极管的一个半导体芯片CHP2封装在一起的半导体器件PAC1。而且，根据本实施方式1，通过使用多个已经被判断为合格品的封装品(半导体器件PAC1)构成了作为SR电机用的逆变器电路的电子装置。因此，在本实施方式1中，例如，即使在多个封装品中的一部分中混入有不合格品，也能够容易地更换该不合格品本身。即，根据本实施方式1，由于由多个封装品构成作为SR电机用的逆变器电路的电子装置，所以能够容易地更换不合格品的封装品本身，由此，能够防止浪费其他合格品的封装品。其结果是，根据本实施方式1，能够大幅度地减少部件的损失，能够谋求降低制造成本。
即，在裸芯片安装品的情况下，构成为，将多个半导体芯片以裸芯片的形式安装于陶瓷基板上，通过导线连接各个半导体芯片的焊盘与陶瓷基板的端子。在这种情况下，即使判断多个半导体芯片中的一部分半导体芯片是不合格品，也无法容易地更换不合格品的半导体芯片本身。这是因为考虑到，不合格品的半导体芯片本身通过导线与陶瓷基板连接，即使将该不合格品的半导体芯片拆除，更换新的合格品的半导体芯片，将该更换了的半导体芯片与陶瓷基板导线接合也是很困难的。
与此相对，在本实施方式1中，由于通过多个封装品构成作为SR电机用的逆变器电路的电子装置，所以能够容易地更换不合格品的封装品本身。这是因为，在拆除了不合格品的封装品之后，安装新的合格品的封装品时，不必如裸芯片安装品那样进行导线接合，只要用焊锡或银膏将从封装品突出的端子接合到安装基板上即可。即，封装品的更换工作与裸芯片安装品的更换工作相比非常简单，其结果是，能够防止其他合格品被浪费。
而且，在本实施方式1中的封装品中，还具有如下的优点：与裸芯片安装品相比，能够加大尺寸和端子配置的自由度，通过利用该自由度，能够谋求外形尺寸的小型化。另外，由于将半导体芯片构成为通过由树脂形成的封固体来封装的多个封装品，所以还具有与裸芯片安装品相比，能够减轻对半导体芯片的直接损害的优点。由于以上原因，根据SR电机用的逆变器电路的电子装置的结构要素采用封装品(半导体器件PAC1)这个本实施方式1中的第一特征点，具有能够促进电子装置的成本降低、小型化、高可靠性的优越性。
接着，本实施方式1中的第二特征点在于，为了使封装在一起的半导体器件PAC1实现SR电机专用的结构而做出了研究。以下，针对本实施方式1中的第二特征点的具体的结构进行说明。
例如图4的(a)所示，在PM电机用的逆变器电路中，上桥臂由IGBTQ1和二极管FWD1构成，下桥臂由IGBTQ2和二极管FWD2构成，位于上桥臂与下桥臂之间的端子TE(U)与PM电机的U相连接。即，在PM电机用的逆变器电路中，一个端子TE(U)与PM电机的U相连接。
与此相对，如图4的(b)所示，在SR电机用的逆变器电路中也同样，上桥臂由IGBTQ1和二极管FWD1构成，下桥臂由IGBTQ2和二极管FWD2构成，然而在上桥臂与下桥臂之间设有两个端子TE(U1)和端子TE(U2)。而且，这两个端子TE(U1)和端子TE(U2)与SR电机连接。即，在SR电机用的逆变器电路中，在上桥臂与下桥臂之间设有彼此隔离了的端子TE(U1)和端子TE(U2)这一点上，与在上桥臂与下桥臂之间仅设有一个端子TE(U)的PM电机用的逆变器电路不同。
因此，当着眼于SR电机用的逆变器电路的上桥臂时，IGBTQ1的发射极与端子TE(U1)连接，二极管FWD1的阳极与端子TE(U2)连接。这意味着在考虑到端子TE(U1)与端子TE(U2)彼此隔离时，IGBTQ1的发射极与二极管FWD1的阳极彼此隔离。另一方面，当着眼于SR电机用的逆变器电路的下桥臂时，IGBTQ2的集电极与端子TE(U2)连接，二极管FWD2的阴极与端子TE(U1)连接。这意味着在考虑到端子TE(U1)与端子TE(U2)彼此隔离时，IGBTQ2的集电极与二极管FWD2的阴极彼此隔离。因此，为了使封装在一起的半导体器件PAC1实现SR电机专用的结构，且能够应用于上桥臂和下桥臂这两者，需要以使IGBT的发射极与二极管的阳极彼此隔离，并且使IGBT的集电极与二极管的阴极彼此隔离的方式，来安装构成半导体器件PAC1。实际上，本实施方式1中的半导体器件PAC1实现IGBT的发射极与二极管的阳极彼此隔离，且，IGBT的集电极与二极管的阴极彼此隔离的安装结构，该安装结构是本实施方式1中的第二特征点。
具体来说，在图12的(a)中，搭载了形成有IGBT的半导体芯片CHP1的芯片搭载部TAB1与搭载了形成有二极管的半导体芯片CHP2的芯片搭载部TAB2电隔离。在考虑到形成有IGBT的半导体芯片CHP1的背面发挥集电极的功能、且形成有二极管的半导体芯片CHP2的背面发挥阴极的功能时，芯片搭载部TAB1与芯片搭载部TAB2电隔离意味着IGBT的集电极与二极管的阴极电隔离。由此，在本实施方式1中的半导体器件PAC1中，利用将芯片搭载部TAB1与芯片搭载部TAB2电隔离的结构，实现了IGBT的集电极与二极管的阴极电隔离的构成。
接着，如图12的(a)所示，形成于半导体芯片CHP1的表面的发射极焊盘EP与夹片CLP1电连接，且该夹片CLP1与发射极端子ET电连接。另一方面，形成于半导体芯片CHP2的表面的阳极焊盘ADP与夹片CLP2电连接，且该夹片CLP2与阳极端子AT电连接。此时，在本实施方式1中的半导体器件PAC1中，夹片CLP1与夹片CLP2电隔离。这意味着发射极焊盘EP与阳极焊盘ADP电隔离。换言之，发射极端子ET与阳极端子AT电隔离。由此，在本实施方式1中的半导体器件PAC1中，利用将夹片CLP1与夹片CLP2电隔离的结构，实现了IGBT的集电极与二极管的阴极电隔离的构成。
由于以上原因，在本实施方式1中的半导体器件PAC1中，根据芯片搭载部TAB1与芯片搭载部TAB2电隔离，且夹片CLP1与夹片CLP2电隔离的第二特征点，IGBT的发射极与二极管的阳极彼此隔离，且，IGBT的集电极与二极管的阴极彼此隔离。其结果是，根据本实施方式1中的半导体器件PAC1，使得封装在一起的半导体器件PAC1能够实现SR电机专用的安装结构，且能够实现可应用于上桥臂和下桥臂这两者的结构。
此外，在本实施方式1中的半导体器件PAC1中，优选芯片搭载部TAB1与芯片搭载部TAB2电隔离，且，夹片CLP1与夹片CLP2电隔离。这是因为，根据这种结构的半导体器件PAC1，能够用于需要将IGBT的发射极与二极管的阳极电隔离的上桥臂，并且也能够用于需要将IGBT的集电极与二极管的阴极电隔离的下桥臂。即，根据本实施方式1中的第二特征点，由于利用同一构造实现上桥臂和下桥臂这两者，所以具有能够实现部件通用的优点。
在此，在本实施方式1中的半导体器件PAC1中，只要至少将芯片搭载部TAB1与芯片搭载部TAB2电隔离，或者将夹片CLP1与夹片CLP2电隔离即可。例如，只要实现了芯片搭载部TAB1与芯片搭载部TAB2电隔离的结构，则也可以将夹片CLP1与夹片CLP2一体化地电连接。在这种情况下，由于发射极端子ET与阳极端子AT电连接，所以无法用于上桥臂，但由于实现了IGBT的集电极与二极管的阴极电隔离的结构，所以能够用于下桥臂。另一方面，例如，只要实现了夹片CLP1与夹片CLP2电隔离的结构，则也可以将芯片搭载部TAB1与芯片搭载部TAB2一体化地电连接。在这种情况下，由于IGBT的集电极与二极管的阴极电连接，所以无法用于下桥臂，但由于实现了IGBT的发射极与二极管的阳极电隔离的结构，所以能够用于上桥臂。
即，本实施方式1中的半导体器件PAC1从用于上桥臂和下桥臂这两者的观点出发，最好是具有本实施方式1中的第二特征点，在可以分开构成上桥臂专用的部件和下桥臂专用的部件的情况下，只要至少使芯片搭载部TAB1和芯片搭载部TAB2电隔离，或者夹片CLP1与夹片CLP2电隔离即可。
接着，例如图12的(a)所示，本实施方式1中的第三特征点在于，在俯视时，将形成有二极管的半导体芯片CHP2以位于发射极端子ET及阳极端子AT与形成有IGBT的半导体芯片CHP1之间的方式，搭载于芯片搭载部TAB2上。换言之，本实施方式1中的第三特征点也可以说成是，以比形成有IGBT的半导体芯片CHP1更靠近发射极端子ET及阳极端子AT的方式配置形成有二极管的半导体芯片CHP2。
由此，能够得到以下示出的优点。例如，根据本实施方式1中的第三特征点，能够缩短将形成有二极管的半导体芯片CHP2的阳极焊盘ADP与阳极端子AT连接的夹片CLP2的长度。这意味着能够缩小夹片CLP2的寄生电阻，其结果是，能够降低二极管的热损耗。尤其是，在SR电机用的逆变器电路中，由于二极管的热损耗的比例变大，所以从降低二极管的热损耗的比例的观点出发，本实施方式1中的第三特征点很有用。
以下，针对该第三特征点具体地进行说明。图14是用于说明在SR电机和PM电机中，IGBT的热损耗与二极管的热损耗的比例不同的机理的图。在图14中，首先，着眼于PM电机进行说明。
在PM电机中，作为PM电机的结构要素的U相线圈、V相线圈、W相线圈被星形连接，像U相线圈+V相线圈→V相线圈+W相线圈→W相线圈+U相线圈这样以2相为单位切换电流。具体来说，如图14的右图所示，在PM电机用的逆变器电路中，与U相线圈对应地设有由IGBTQ1(U)和二极管FWD1(U)构成的上桥臂以及由IGBTQ2(U)和二极管FWD2(U)构成的下桥臂。同样地，在PM电机用的逆变器电路中，与V相线圈对应地设有由IGBTQ1(V)和二极管FWD1(V)构成的上桥臂和由IGBTQ2(V)和二极管FWD2(V)构成的下桥臂。此时，首先，电流I1A流过IGBTQ1(U)→U相线圈→V相线圈→IGBTQ2(V)的路径。这是流过IGBT的主电流。然后，当发生U相线圈+V相线圈→(向)V相线圈+W相线圈的切换时，电流I1B流过W相线圈→V相线圈→IGBTQ2(V)的路径。此时，由于U相线圈被切断，主电流不流过U相线圈，所以在U相线圈中存储的能量作为再生电流I2而被释放。在像这样进行动作的PM电机用的逆变器电路中，主电流在U相线圈和V相线圈这2相流动，另一方面，再生电流从单一相(U相)流出。因此，PM电机用的逆变器电路具有驱动2相的主电流比从单一相(U相)产生的再生电流大的特征。其结果是，流过IGBT的主电流比流过二极管的再生电流大，由此，在PM电机用的逆变器电路中的热损耗的比例例如是IGBT：二极管＝8：2。这意味着在PM电机用的逆变器电路中，因再生电流流过二极管而导致的热损耗的影响比较少。
与此相对，在SR电机中，与作为SR电机的结构要素的U相线圈对应地设有上桥臂和下桥臂。具体来说，如图14的左图所示，在SR电机用的逆变器电路中，与U相线圈对应地设有由IGBTQ1和二极管FWD1构成的上桥臂和由IGBTQ2和二极管FWD2构成的下桥臂。此时，首先，电流I1流过IGBTQ1→U相线圈→IGBTQ2的路径。电流I1是流过IGBT的主电流。然后，当发生从U相线圈向V相线圈的切换时，由于U相线圈被切断，主电流不流过U相线圈，所以在U相线圈中存储的能量作为再生电流I2而被释放。在像这样进行动作的SR电机用的逆变器电路中，具有流过IGBT的主电流和流过二极管的再生电流是同一电流值的特征。其结果是，流过IGBT的主电流与流过二极管的再生电流相等，由此，在SR电机用的逆变器电路中的热损耗的比例例如是IGBT：二极管＝5：5。这意味着在SR电机用的逆变器电路中，与PM电机用的逆变器电路相比，再生电流流过二极管而导致的热损耗的影响更大。因此，在SR电机用的逆变器电路中，与PM电机用的逆变器电路相比，降低二极管中的热损耗的必要性更高。
关于这一点，本实施方式1中的半导体器件PAC1具有以比形成有IGBT的半导体芯片CHP1更靠近发射极端子ET及阳极端子AT的方式配置形成有二极管的半导体芯片CHP2的第三特征点。根据该第三特征点，能够缩短将形成有二极管的半导体芯片CHP2的阳极焊盘ADP与阳极端子AT连接的夹片CLP2的长度。这意味着能够减小夹片CLP2的寄生电阻，其结果是，能够降低在二极管中的热损耗。因此，在SR电机用的逆变器电路中，如图14所示可知，由于在二极管中的热损耗的比例较大，所以从降低在二极管中的热损耗的比例的观点出发，本实施方式1中的第三特征点很有用。
而且，根据本实施方式1中的第三特征点，还能够得到以下所示的优点。即，在本实施方式1中，二极管具有为了释放在负载所包含的电感中蓄积的电磁能量而使续流电流(再生电流)流过的功能。此时，来自负载的再生电流流过形成于半导体芯片CHP2的二极管。在这种情况下，例如，若阳极端子AT与形成有二极管的半导体芯片CHP2之间的距离变长，则连结阳极端子AT与二极管之间的布线(夹片CLP2)的寄生电感变大。其结果是，因该夹片CLP2的寄生电感，导致再生电流从阳极端子AT向二极管的流入受到阻碍。即，由于寄生电感具有尽可能不易使电流发生变化的功能，所以会阻碍例如再生电流从阳极端子AT开始流向二极管。因此，若连结阳极端子AT与二极管之间的夹片CLP2的寄生电感变大，则再生电流难以流入二极管。
因此，即使为了流过再生电流而设置二极管，若连结阳极端子AT与二极管的夹片CLP2的寄生电感变大，则也不能充分发挥使再生电流流过这一二极管的功能。因此，优选尽量缩短连结阳极端子AT与二极管的夹片CLP2的长度，来降低夹片CLP2的寄生电感。
关于这一点，在本实施方式1中，根据上述的第三特征点，形成有二极管的半导体芯片CHP2以靠近阳极端子AT的方式配置。因此，连结阳极端子AT与二极管的夹片CLP2的长度变短，由此，能够降低夹片CLP2的寄生电感。由此，根据本实施方式1，再生电流易于从阳极端子AT流入二极管，能够充分发挥使再生电流流过的二极管的功能。
接着，本实施方式1中的半导体器件PAC1具有上述的第三特征点，因此，例如图12的(a)所示，将形成有IGBT的半导体芯片CHP1的发射极焊盘EP与发射极端子ET电连接的夹片CLP1配置成跨过形成有二极管的半导体芯片CHP2。以此为前提，本实施方式1中的第四特征点在于，配置成在俯视时该夹片CLP1与夹片CLP2的一部分重叠，该夹片CLP2将半导体芯片CHP2与阳极端子AT电连接。即，在本实施方式1中具有上述的第三特征点的结果为，夹片CLP1必然跨过半导体芯片CHP2的上方，然而使夹片CLP2延伸到与该夹片CLP1在平面内重叠的区域为止这一点为本实施方式1中的第四特征点。根据该第四特征点，能够使半导体芯片CHP2与夹片CLP2的接触面积增大。这意味着能够降低夹片CLP2的寄生电阻，通过上述的第三特征点产生的夹片CLP2的寄生电阻的降低效果和第四特征点产生的夹片CLP2的寄生电阻的降低效果的相乘效应，根据本实施方式1，尤其能够大幅度地降低在SR电机用的逆变器电路中容易变得显著的二极管的热损耗。
接着，例如图12的(a)所示，本实施方式1中的第五特征点在于，发射极端子ET及阳极端子AT从封固体MR的边S1突出，且，信号端子SGT从封固体MR的边S2突出。即，本实施方式1中的第五特征点在于，发射极端子ET及阳极端子AT突出的封固体MR的边与信号端子SGT突出的封固体MR的边不同。进一步详细来讲，信号端子SGT从与发射极端子ET及阳极端子AT突出的封固体MR的边相对的边突出。
在这种情况下，能够得到例如以下所示的优点。首先，如图12的(a)所示，第一优点是：能够将发射极端子ET及阳极端子AT配置于封固体MR的边S1的整个范围。即，设定本实施方式1中的半导体器件PAC1应用于流过几百A的大电流的逆变器电路。因此，需要充分确保大电流所流过的发射极端子ET及阳极端子AT中的电流路径。关于这一点，在本实施方式1中，能够将发射极端子ET及阳极端子AT配置于封固体MR的一边即边S1的整个范围。这意味着能够充分确保发射极端子ET及阳极端子AT中的电流路径。其结果是，根据本实施方式1，能够充分确保作为电流路径的发射极端子ET及阳极端子AT，因此能够应用于流过几百A的大电流的逆变器电路，并且也能够降低发射极端子ET及阳极端子AT的电阻。即，在本实施方式1中，由于发射极端子ET及阳极端子AT突出的封固体MR的边与信号端子SGT突出的封固体MR的边不同，所以不必考虑信号端子SGT的占有空间，就能够加宽发射极端子ET的宽度及阳极端子AT的宽度。因此，根据本实施方式1，由于能够充分确保发射极端子ET及阳极端子AT的占有面积，所以能够提供可应付大电流、且还有助于通过电阻降低达到功耗的削减的高性能的半导体器件PAC1。
接着，第二优点是，如图12的(a)所示，由于发射极端子ET及阳极端子AT与信号端子SGT配置于彼此相对的边，所以能够不受夹片CLP1及夹片CLP2的配置位置限制地配置导线W。例如，在图12的(a)中，形成有二极管的半导体芯片CHP2的表面的阳极焊盘ADP与配置于封固体MR的边S1侧的阳极端子AT通过夹片CLP2电连接，且形成有IGBT的半导体芯片CHP1的发射极焊盘EP与配置于封固体MR的边S1侧的发射极端子ET通过夹片CLP1电连接。
另一方面，形成于半导体芯片CHP1的表面的多个电极焊盘与配置于封固体MR的边S2侧的信号端子SGT通过导线W电连接。因此，由于发射极端子ET及阳极端子AT配置于边S1侧、且信号端子SGT配置于边S2侧，所以在与发射极端子ET连接的夹片CLP1、与阳极端子AT连接的夹片CLP2、和与信号端子SGT连接的导线W能够彼此不受限制地配置。
尤其是，在半导体芯片CHP1中，根据以将发射极焊盘EP配置于边S1侧且将多个电极焊盘配置于边S2侧的方式对发射极焊盘EP与多个电极焊盘进行布局构成的相乘效应，如图12的(a)所示，夹片CLP1与导线W能够彼此不受限制地配置。这意味着，例如能够以缩小信号端子SGT与多个电极焊盘的距离的方式来缩短导线W的长度。其结果是，能够缩小导线W所具有的寄生电感，由此，能够提高电路动作的稳定性。
而且，第三优点是，如图12的(b)及图12的(c)所示，引线从封固体MR的两侧突出，在将半导体器件PAC1安装于布线基板时的安装稳定性得到提高。详细来说，就本实施方式1中的半导体器件PAC1而言，将从封固体MR突出的引线加工成鸥翼(gull wing)形状，通过该加工成的引线与布线基板的端子电连接。因此，在为引线从封固体MR的两侧突出的构造的情况下，平衡性良好，能够提高半导体器件PAC1向布线基板的安装稳定性，由此，能够提高半导体器件PAC1安装时的位置精度及焊锡连接可靠性。
接着，第四优点是，尤其在几百A的大电流用途中非常显著。例如，在图12的(a)及图12的(b)中，在本实施方式1中的半导体器件PAC1中，大电流从芯片搭载部TAB1的下表面即集电极端子流过形成于半导体芯片CHP1的内部的IGBT→形成于半导体芯片CHP1的表面的发射极焊盘EP→夹片CLP1→发射极端子ET的电流路径。此处，根据安培定律，当电流流过时，必然会在电流的周围产生磁场。电流的大小越大，该磁场的强度越大。因此，越是有大电流流过，产生的磁场越大。此时，在信号端子SGT位于大电流所流过的发射极端子ET附近的情况下，磁场会影响到信号端子SGT。具体来说，因产生的磁场而引起的电磁感应噪声被施加至信号端子SGT。在这种情况下，尤其是，当电磁感应噪声施加于信号端子SGT中的栅极端子GT时，例如，发生设定值以上的电压被施加至IGBT的栅电极的状况，由此，存在IGBT被破坏的危险。另外，在除了栅极端子GT以外的信号端子SGT中，也存在因噪声叠加而引起电流检测电路和温度检测电路等的误动作的危险。即，当将信号端子SGT配置于流过大电流的发射极端子ET附近时，因由大电流引起的大磁场导致电磁感应噪声也较大，不良影响会波及信号端子SGT。即，由于信号端子SGT是微弱的电流信号或者电压信号传递的路径，所以需要极力抑制在大电流下的强磁场导致的电磁感应噪声的影响。
关于这一点，在本实施方式1中的半导体器件PAC1中，根据上述的第五特征点，流过大电流的发射极端子ET与传递微弱的信号的信号端子SGT配置于彼此相对的边，并且以相距最远的方式配置。因此，根据本实施方式1，能够抑制大电流流过发射极端子ET造成的、由该大电流产生的大磁场导致的电磁感应噪声的不良影响波及信号端子SGT。这意味着根据本实施方式1，即使在以大电流作为处理对象的情况下，也能够提高半导体器件PAC1的可靠性。这一点是由第五特征点产生的第四优点。
而且，第五优点在于，信号端子SGT也能够在封固体MR的边S2的整个范围内配置。例如，在本实施方式1中的半导体器件PAC1中，使用栅极端子GT、温度检测用端子TCT、温度检测用端子TAT、电流检测用端子SET及开尔文端子KT作为信号端子SGT，但进一步追加信号端子SGT也很容易。即，根据本实施方式1中的第五特征点，从进一步地提高性能和提高可靠性的观点出发，还易于通过信号端子SGT的追加来实现多功能化。
接着，例如图12的(a)所示，本实施方式1中的第六特征点在于，形成有IGBT的半导体芯片CHP1和形成有二极管的半导体芯片CHP2呈长方形形状，半导体芯片CHP1及半导体芯片CHP2配置成长方形形状的长边与在x方向上延伸的封固体MR的边S1和边S2平行。由此，能够增大夹片CLP1和夹片CLP2的x方向的宽度，能够应对大电流。而且，通过增大夹片CLP1和夹片CLP2的x方向的宽度，能够降低夹片CLP1和夹片CLP2的电阻，由此，也能够降低发射极端子ET与半导体芯片CHP1的连接电阻和阳极端子AT与半导体芯片CHP2的连接电阻。
即，在本实施方式1中，将半导体芯片CHP1及半导体芯片CHP2的平面形状设置为长方形形状，由此半导体芯片CHP1和半导体芯片CHP2具有长度较长的长边。而且，在本实施方式1中，以使长度较长的长边与发射极端子ET和阳极端子AT的突出方向(y方向)交叉的方式，配置半导体芯片CHP1及半导体芯片CHP2。由此，在以沿着发射极端子ET和阳极端子AT的突出方向(y方向)的方式配置夹片CLP1和夹片CLP2的情况下，能够将夹片CLP1和夹片CLP2的x方向上的宽度增大到与长度较长的长边相当的程度。这意味着，根据本实施方式1，不仅是能够增大配置于封固体MR的边S1的整个范围内的发射极端子ET和阳极端子AT在x方向上的宽度，还能够增大夹片CLP1和夹片CLP2在x方向上的宽度。其结果是，根据本实施方式1，能够确保从夹片CLP1到发射极端子E的较宽的电流路径。由此，本实施方式1中的半导体器件PAC1能够应付大电流，并且能够降低导通电阻。
而且，在本实施方式1中，以呈长方形形状的半导体芯片CHP1及半导体芯片CHP2的短边与发射极端子ET及阳极端子AT的突出方向(y方向)平行的方式，配置半导体芯片CHP1及半导体芯片CHP2。其结果是，根据本实施方式1，能够缩短形成有IGBT的半导体芯片CHP1与发射极端子ET之间的y方向上的距离。换言之，能够缩短将形成有IGBT的半导体芯片CHP1与发射极端子ET连接的夹片CLP1的y方向上的长度。因此，根据本实施方式1，由于能够缩小形成有IGBT的半导体芯片CHP1与发射极端子ET之间的距离，所以能够降低半导体器件PAC1的导通电阻。
由于以上原因，在本实施方式1中的第六特征点中，以将半导体芯片CHP1及半导体芯片CHP2的平面形状设置为长方形形状作为前提。而且，将长方形的长边沿着与电流流过的方向即y方向正交的x方向配置，由此能够加宽夹片CLP1及夹片CLP2的x方向上的宽度(与电流流过的方向正交的方向)。另一方面，由于长方形的短边沿着电流流过的方向即y方向配置，所以能够缩短夹片CLP1及夹片CLP2的y方向上的长度(电流流过的方向上的长度)。即，根据本实施方式1中的第六特征点，能够加宽夹片CLP1及夹片CLP2的与电流流过的方向正交的x方向上的宽度，且能够缩短电流流过的方向即y方向的长度，所以能够将半导体器件PAC1的导通电阻降到足够低。
接着，本实施方式1中的第七特征点在于，例如图12的(b)及图12的(c)所示，芯片搭载部TAB1的厚度和芯片搭载部TAB2的厚度比构成发射极端子ET、阳极端子和信号端子SGT的引线的厚度厚，且芯片搭载部TAB1的下表面与芯片搭载部TAB2的下表面从封固体MR露出。由此，首先，由于芯片搭载部TAB1的下表面与芯片搭载部TAB2的下表面从封固体MR露出，因此能够提高半导体器件PAC1的散热效率。而且，根据本实施方式1，由于芯片搭载部TAB1的厚度和芯片搭载部TAB2的厚度变厚，所以根据这一点，也能够提高半导体器件PAC1的散热效率。另外，芯片搭载部TAB1的厚度和芯片搭载部TAB2的厚度变厚意味着芯片搭载部TAB1的体积和芯片搭载部TAB2的体积变大，由此，意味着芯片搭载部TAB1和芯片搭载部TAB2的热容量变大。由此，能够抑制半导体器件PAC1的温度上升。即，本实施方式1中的半导体器件PAC1通过芯片搭载部TAB1和芯片搭载部TAB2从封固体MR露出这一点，与芯片搭载部TAB1的厚度和芯片搭载部TAB2的厚度变厚这一点的相乘效应，能够实现散热效率的提高和热容量的增大。
因此，根据本实施方式1中的半导体器件PAC1，通过散热效率的提高和热容量的增大，能够抑制因发热导致的温度上升。其结果是，根据本实施方式1中的半导体器件PAC1，能够抑制因内部温度的上升导致的元件损坏，由此，能够提高半导体器件PAC1的可靠性。
此外，在本实施方式1中的半导体器件PAC1中，芯片搭载部TAB1的下表面从封固体MR露出，该露出面也发挥集电极端子的功能。同样地，芯片搭载部TAB2的下表面从封固体MR露出，该露出面也发挥阴极端子的功能。如此，在本实施方式1中，芯片搭载部TAB1不仅具有安装半导体芯片CHP1的功能，除此之外，还具有作为提高散热效率的散热器的功能和作为集电极端子的功能。同样地，芯片搭载部TAB2不仅具有安装半导体芯片CHP2的功能，除此之外，还具有作为提高散热效率的散热器的功能和作为阴极端子的功能。
实施方式1中的半导体器件的组合例
以下，针对将本实施方式1中的半导体器件PAC1组合而将逆变器电路具体化了的安装结构例进行说明。
图15是示出例如实现了图4的(b)所示的SR电机用的逆变器电路的一部分的安装结构例的图。在图15中，配置于上侧的半导体器件PAC1构成上桥臂，配置于下侧的半导体器件PAC1构成下桥臂。如图15所示，构成上桥臂的半导体器件PAC1与被供给电源电压的布线WL(P)电连接。具体来说，布线WL(P)与从构成上桥臂的半导体器件PAC1的封固体MR的下表面露出的芯片搭载部TAB1的下表面和芯片搭载部TAB2的下表面这两者电连接。
此时，由于芯片搭载部TAB1的下表面发挥集电极端子的功能，芯片搭载部TAB2的下表面发挥阴极端子的功能，所以在构成上桥臂的半导体器件PAC1中，集电极端子与阴极端子通过布线WL(p)电连接。该构造对应于图4的(b)所示的IGBTQ1的集电极与二极管FWD1的阴极电连接的构造。
而且，构成上桥臂的半导体器件PAC1的发射极端子ET与布线WL(U’)电连接，构成上桥臂的半导体器件PAC1的阳极端子AT与布线WL(U)电连接。另一方面，布线WL(U’)与从构成下桥臂的半导体器件PAC1的封固体MR的下表面露出的芯片搭载部TAB2的下表面电连接。另外，布线WL(U)与从构成下桥臂的半导体器件PAC1的封固体MR的下表面露出的芯片搭载部TAB1的下表面电连接。由此，构成上桥臂的半导体器件PAC1的发射极端子ET与构成下桥臂的半导体器件PAC1的芯片搭载部TAB2经由布线WL(U’)电连接。同样地，构成上桥臂的半导体器件PAC1的阳极端子AT与构成下桥臂的半导体器件PAC1的芯片搭载部TAB1经由布线WL(U)电连接。因此，当考虑到芯片搭载部TAB1的下表面发挥集电极端子的功能，芯片搭载部TAB2的下表面发挥阴极端子的功能时，构成上桥臂的半导体器件PAC1的发射极端子ET与构成下桥臂的半导体器件PAC1的阴极端子电连接，构成上桥臂的半导体器件PAC1的阳极端子AT与构成下桥臂的半导体器件PAC1的集电极端子电连接。该构造对应于图4的(b)所示的IGBTQ1的发射极与二极管FWD2的阴极电连接的构造，且，对应于图4的(b)所示的IGBTQ2的集电极与二极管FWD1的阳极电连接的构造。
而且，构成下桥臂的半导体器件PAC1的发射极端子ET和阳极端子AT均与被供给基准电位(例如，接地电位)的布线WL(N)电连接。该构造对应于图4的(b)所示的IGBTQ2的发射极与二极管FWD2的阳极电连接的构造。
如以上这样，可知通过将本实施方式1中的半导体器件PAC1组合，来实现例如图4的(b)所示的SR电机用的逆变器电路的一部分。此处，针对使用本实施方式1中的半导体器件PAC1来将SR电机用的逆变器电路的一部分具体化了的一例进行了说明，然而，最后，本实施方式1中的半导体器件PAC1是包含SR电机用的逆变器电路在内的电子装置的结构要素。针对该电子装置的安装结构例在后文说明。
实施方式1中的半导体器件的制造方法
本实施方式1中的半导体器件以上述方式构成，以下，参照附图，对其制造方法进行说明。
1.芯片搭载部准备工序
首先，如图16所示，准备彼此隔离的芯片搭载部TAB1和芯片搭载部TAB2。这些芯片搭载部TAB1及芯片搭载部TAB2由例如同一尺寸的矩形形状构成。此处，芯片搭载部TAB1的尺寸和芯片搭载部TAB2的尺寸不一定是同一尺寸，也可以是不同的尺寸。但是，在SR电机用的半导体器件中，也如用图14说明了的那样，由于IGBT的热损耗和二极管的热损耗同等，所以认为优选使从形成有IGBT的半导体芯片散热的散热效率与从形成有二极管的半导体芯片散热的散热效率同等。因此，可以说，从提高半导体器件整体的散热效率的观点出发，优选使搭载了形成有IGBT的半导体芯片的芯片搭载部TAB1的尺寸与搭载了形成有二极管的半导体芯片的芯片搭载部TAB2的尺寸相同，使得散热效率同等。
2.芯片安装工序
接着，如图17所示，向芯片搭载部TAB1上供给导电性粘合材料ADH1，并且也向芯片搭载部TAB2上供给导电性粘合材料ADH1。作为导电性粘合材料ADH1，例如能够使用银膏或者高熔点焊锡。
接着，如图18所示，将形成有IGBT的半导体芯片CHP1搭载在芯片搭载部TAB1上，将形成有二极管的半导体芯片CHP2搭载在芯片搭载部TAB2上。具体来说，将具有IGBT的半导体芯片CHP1搭载在芯片搭载部TAB1上，该半导体芯片CHP1具有形成有发射极焊盘EP的第一表面和形成有集电极且为该第一表面的相反侧的面的第一背面，将芯片搭载部TAB1与半导体芯片CHP1的第一背面电连接。同样地，将具有二极管的半导体芯片CHP2搭载在芯片搭载部TAB2上，该半导体芯片CHP2具有形成有阳极焊盘ADP的第二表面和形成有阴极且为该第二表面的相反侧的面的第二背面，将芯片搭载部TAB2与半导体芯片CHP2的第二背面电连接。
由此，在形成有二极管的半导体芯片CHP2中，形成于半导体芯片CHP2的背面的阴极焊盘经由导电性粘合材料ADH1与芯片搭载部TAB2接触。其结果是，形成于半导体芯片CHP2的表面的阳极焊盘ADP朝上。
另一方面，在形成有IGBT的半导体芯片CHP1中，形成于半导体芯片CHP1的背面的集电极焊盘经由导电性粘合材料ADH1与芯片搭载部TAB1接触。
另外，形成于半导体芯片CHP1的表面的发射极焊盘EP及作为多个电极焊盘的栅电极焊盘GP、温度检测用电极焊盘TCP、温度检测用电极焊盘TAP、电流检测用电极焊盘SEP、开尔文检测用电极焊盘KP朝上。
此外，形成有IGBT的半导体芯片CHP1和形成有二极管的半导体芯片CHP2的安装顺序可以是半导体芯片CHP1在前，半导体芯片CHP2在后；也可以是半导体芯片CHP2在前，半导体芯片CHP1在后。
然后，对搭载有半导体芯片CHP1的芯片搭载部TAB1和搭载有半导体芯片CHP2的芯片搭载部TAB2实施加热处理。
3.基材(引线框)准备工序
接着，如图19所示，准备具有引线LD1A、引线LD1B和引线LD2的引线框LF。此时，以芯片搭载部TAB2位于引线LD1A与芯片搭载部TAB1之间且位于引线LD1B与芯片搭载部TAB1之间的方式，来配置芯片搭载部TAB1及芯片搭载部TAB2、引线框LF。由此，形成有IGBT的半导体芯片CHP1配置于靠近引线LD2的位置，形成有二极管的半导体芯片CHP2配置于靠近引线LD1A及引线LD1B的位置。换言之，在俯视时，以使半导体芯片CHP2夹设于引线LD1A及引线LD1B与半导体芯片CHP1之间的方式搭载半导体芯片CHP2，以使半导体芯片CHP1夹设于引线LD2与半导体芯片CHP2之间的方式配置半导体芯片CHP1。此外，芯片搭载部TAB1的厚度与芯片搭载部TAB2的厚度比引线框LF的厚度厚。
4.电连接工序
接着，如图20所示，向半导体芯片CHP2的阳极焊盘ADP上供给导电性粘合材料ADH2，向半导体芯片CHP1的发射极焊盘EP上也供给导电性粘合材料ADH2。而且，向引线LD1A的一部区域上和引线LD1B的一部区域上也供给导电性粘合材料ADH2。
该导电性粘合材料ADH2例如也能够使用银膏或者高熔点焊锡。该导电性粘合材料ADH2可以是与上述的导电性粘合材料ADH1相同材料成分，也可以是不同的材料成分。
然后，将引线LD1A与半导体芯片CHP1电连接，将引线LD1B与半导体芯片CHP2电连接。具体来说，首先，如图21所示，在半导体芯片CHP2的阳极焊盘ADP和引线LD1B上搭载夹片CLP2，由此将阳极焊盘ADP与引线LD1B电连接。然后，如图22所示，在半导体芯片CHP1的发射极焊盘EP和引线LD1A上搭载夹片CLP1，由此将发射极焊盘EP与引线LD1A电连接。此时，如图22所示，以使夹片CLP1跨过夹片CLP2的一部分的方式搭载夹片CLP1。经过该工序，使引线框LF、芯片搭载部TAB1和芯片搭载部TAB2成为一体。然后，对一体化后的引线框LF、芯片搭载部TAB1和芯片搭载部TAB2实施加热处理。
接着，如图23所示，实施导线接合工序。例如，如图23所示，引线LD2与栅电极焊盘GP通过导线W电连接，引线LD2与温度检测用电极焊盘通过导线W电连接。另外，引线LD2与温度检测用电极焊盘通过导线W电连接，引线LD2与电流检测用电极焊盘通过导线W电连接。而且，引线LD2与开尔文检测用电极焊盘KP通过导线W电连接。此处，在本实施方式1中，由于引线LD2配置于与连接有夹片CLP1的引线LD1A和连接有夹片CLP2的引线LD1B的相反侧，所以不必考虑导线W与夹片CLP1和夹片CLP2干扰，能够实施导线接合工序。
5.封固(模塑)工序
接着，如图24所示，将半导体芯片CHP1、半导体芯片CHP2、芯片搭载部TAB1的一部分、芯片搭载部TAB2的一部分、引线LD1A的一部分、引线LD1B的一部分、多个引线LD2各自的一部分、夹片CLP1、夹片CLP2及导线W封固而形成封固体MR。
此时，封固体MR具有上表面、位于上表面的相反侧的下表面、在其厚度方向上位于上表面与下表面之间的第一侧面及与第一侧面相对的第二侧面。在图24中图示了第一侧面的边S1和第二侧面的边S2。而且，在封固体MR中，引线LD1A及引线LD1B从封固体MR的第一侧面(边S1)突出，且多个引线LD2从封固体MR的第二侧面(边S2)突出。
此外，在图24中虽未图示，但芯片搭载部TAB1的下表面和芯片搭载部TAB2的下表面从上述的封固体MR的下表面露出。
6.外部镀敷工序
然后，如图25所示，切断设于引线框LF的连筋(tiebar)。然后，如图26所示，在从封固体MR的下表面露出的芯片搭载部TAB1、芯片搭载部TAB2、引线LD1A的一部分的表面、引线LD1B的一部分的表面及引线LD2的一部分的表面，形成作为导体膜的镀层(锡膜)。即，在引线LD1A和引线LD1B的从封固体MR露出的部分、多个引线LD2的从封固体MR露出的部分及芯片搭载部TAB1的下表面和芯片搭载部TAB2的下表面形成镀层。
7.打标(marking)工序
然后，在由树脂构成的封固体MR的表面形成产品名、型号等信息(标志)。此外，作为标志的形成方法，能够采用通过印刷方式来刻字的方法或者通过向封固体的表面照射激光来刻印的方法。
8.切片工序
接着，将引线LD1A的一部分、引线LD1B的一部分及多个引线LD2各自的一部分切断，由此将引线LD1A、引线LD1B及多个引线LD2从引线框LF分离。由此，能够制造本实施方式1中的半导体器件PAC1。然后，使引线LD1A、引线LD1B及多个第二引线LD2各自成形。然后，例如在实施了测试电学特性的测试工序之后，将被判断为合格品的半导体器件PAC1出货。
＜变形例1＞
接着，针对本实施方式1中的半导体器件PAC1的变形例1进行说明。图27是示出本变形例1中的半导体器件PAC2的内部构造的图。具体来说，图27的(a)是示出本变形例1中的半导体器件PAC2的内部构造的俯视图，图27的(b)是沿着图27的(a)的A-A线进行剖切而得到的剖视图，图27的(c)是沿着图27的(a)的B-B线进行剖切而得到的剖视图。
在图27的(a)中，本变形例1中的半导体器件PAC2的特征点在于，半导体器件PAC2的夹片CLP1的宽度比图12的(a)所示的半导体器件PAC1的夹片CLP1的宽度更宽。即，半导体器件PAC2的夹片CLP1的尺寸比图12的(a)所示的半导体器件PAC1的夹片CLP1的尺寸更大。其结果是，在本变形例1中，以在俯视时半导体芯片CHP2的阳极焊盘ADP具有与夹片CLP1重叠的第一区域和与不夹片CLP1重叠的第二区域为前提，随着夹片CLP1的宽度变宽，阳极焊盘ADP的第一区域的面积变得比阳极焊盘ADP的第二区域的面积大。
根据本变形例1中的夹片CLP1，通过使宽度变宽，能够降低半导体芯片CHP1的发射极焊盘EP与发射极端子ET之间的寄生电阻及寄生电感。即，在本变形例1中的半导体器件PAC2中，在发射极端子ET与半导体芯片CHP2之间也配置有半导体芯片CHP1。因此，连接发射极端子ET与半导体芯片CHP2的夹片CLP1的长度变长，夹片CLP1的寄生电阻和寄生电感容易变大，但在本变形例1中，由于实现了夹片CLP1的宽度变宽，所以能够降低夹片CLP1的寄生电阻及寄生电感，由此，能够实现半导体器件PAC2的性能提高。
此外，本变形例1中的半导体器件PAC2能够应用于逆变器电路的上桥臂和下桥臂中的任一者。
＜变形例2＞
接着，针对本实施方式1中的半导体器件PAC1的变形例2进行说明。图28是示出本变形例2中的半导体器件PAC3的外观结构的图。特别是，图28的(a)是从本变形例2中的半导体器件PAC3的表面(上表面)侧观察到的俯视图，图28的(b)是从本变形例2中的半导体器件PAC3的一个侧面观察到的侧视图，图28的(c)是从本变形例2中的半导体器件PAC3的背面(下表面)侧观察到的仰视图。另外，图29是示出本变形例2中的半导体器件PAC3的内部构造的图。特别是，图29的(a)是示出本变形例2中的半导体器件PAC3的内部构造的俯视图，图29的(b)是沿着图29的(a)的A-A线进行剖切而得到的剖视图，图29的(c)是沿着图29的(a)的B-B线进行剖切而得到的剖视图。
在图28的(a)及图28的(c)中，本变形例2中的半导体器件PAC3的特征点在于，发射极端子ET与阳极端子AT之间的距离L变大。具体来说，如图29的(a)所示，作为发射极端子ET的引线LD1A具有由封固体MR封固的第一部分和从封固体MR露出的第二部分。同样地，作为阳极端子AT的引线LD1B具有由封固体MR封固的第三部分和从封固体MR露出的第四部分。此时，在俯视时，引线LD1A的第二部分与引线LD1B的第四部分之间相距最远的部分之间的距离L大于引线LD1A的第一部分与引线LD1B的第三部分之间相距最近的部分之间的距离。
由此，根据本变形例2中的半导体器件PAC3，能够提高发射极端子ET与阳极端子AT之间的绝缘耐压能力。
特别是，在使用本变形例2中的半导体器件PAC3作为逆变器电路的结构要素的情况下，在将本变形例2中的半导体器件PAC3应用于上桥臂时能够获得效果。这是因为，例如图15所示，在构成上桥臂的半导体器件中，发射极端子ET和阳极端子AT与各自的布线连接，在发射极端子ET与阳极端子AT之间产生电位差的缘故。
另一方面，在使用本变形例2中的半导体器件PAC3作为逆变器电路的结构要素的情况下，在将本变形例2中的半导体器件PAC3应用于下桥臂时，在技术上没有意义。这是因为，例如图15所示，在构成下桥臂的半导体器件中，发射极端子ET和阳极端子AT与相同布线WL(N)连接，在发射极端子ET与阳极端子AT之间不产生电位差的缘故。
＜变形例3＞
接着，针对本实施方式1中的半导体器件PAC1的变形例3进行说明。图30是示出本变形例3中的半导体器件PAC4的外观结构的图。特别是，图30的(a)是从本变形例3中的半导体器件PAC4的表面(上表面)侧观察到的俯视图，图30的(b)是从本变形例3中的半导体器件PAC4的一个侧面观察到的侧视图，图30的(c)是从本变形例3中的半导体器件PAC4的背面(下表面)侧观察到的俯视图。另外，图31是示出本变形例3中的半导体器件PAC4的内部构造的图。特别地，图31的(a)是示出本变形例3中的半导体器件PAC4的内部构造的俯视图，图31的(b)是沿着图31的(a)的A-A线进行剖切而得到的剖视图，图31的(c)是沿着图31的(a)的B-B线进行剖切而得到的剖视图。
在图30的(a)及图30的(c)中，本变形例3中的半导体器件PAC4的特征点在于，通过省去成为发射极端子ET的引线LD1A的狭缝而一体形成，来实现宽度变宽，且通过省去成为阳极端子AT的引线LD1B的狭缝而一体形成，来实现宽度变宽。此时，如图31的(a)所示，在引线LD1A和引线LD1B各自上形成有开口部OP1，在该开口部OP1填充有封固体MR的一部分。
根据像这样构成的本变形例3中的半导体器件PAC4，通过使成为发射极端子ET的引线LD1A的宽度变宽和成为阳极端子AT的引线LD1B的宽度变宽，能够增大引线LD1A及引线LD1B的电流容量的允许值，能够提供应付了大电流的半导体器件PAC4。
此外，本变形例3中的半导体器件PAC4能够应用于逆变器电路的上桥臂和下桥臂中的任一个。
＜变形例4＞
接着，针对本实施方式1中的半导体器件PAC1的变形例4进行说明。图32是示出本变形例4中的半导体器件PAC5的外观结构的图。特别地，图32的(a)是从本变形例4中的半导体器件PAC5的表面(上表面)侧观察到的俯视图，图32的(b)是从本变形例4中的半导体器件PAC5的一个侧面观察到的侧视图，图32的(c)是从本变形例4中的半导体器件PAC5的背面(下表面)侧观察到的仰视图。另外，图33是示出本变形例4中的半导体器件PAC5的内部构造的图。特别是，图33的(a)是示出本变形例4中的半导体器件PAC5的内部构造的俯视图，图33的(b)是沿着图33的(a)的A-A线进行剖切而得到的剖视图，图33的(c)是沿着图33的(a)的B-B线进行剖切而得到的剖视图。
如图32的(c)及图33的(a)～(c)所示，本变形例4中的半导体器件PAC5的特征点是，芯片搭载部TAB一体形成，在该一个芯片搭载部TAB上搭载有形成有IGBT的半导体芯片CHP1和形成有二极管的半导体芯片CHP2。在这种情况下，半导体芯片CHP1的背面与半导体芯片CHP2的背面通过一个芯片搭载部TAB电连接。因此，形成于半导体芯片CHP1的背面的集电极焊盘与形成于半导体芯片CHP2的背面的阴极焊盘电连接。另一方面，如图33的(a)所示，在本变形例4中的半导体器件PAC5中也同样，由于夹片CLP1与夹片CLP2电隔离，所以，与夹片CLP1连接的发射极端子ET以及与夹片CLP2连接的阳极端子AT被电隔离。
像这样构成的本变形例4中的半导体器件PAC5与实施方式1中的半导体器件PAC1组合，由此能够将逆变器电路具体化。图34是示出例如将本变形例4中的半导体器件PAC5与实施方式1中的半导体器件PAC1组合，由此将图4的(b)所示的SR电机用的逆变器电路的一部分具体化了的安装结构例的图。在图34中，配置于上侧的半导体器件PAC5构成上桥臂，配置于下侧的半导体器件PAC1构成下桥臂。即，在上桥臂，例如图15所示，芯片搭载部TAB1及芯片搭载部TAB2与相同布线WL(P)电连接，因此，不必将芯片搭载部TAB1与芯片搭载部TAB2隔离，如图34所示，能够更换为具有一个芯片搭载部TAB的本变形例4中的半导体器件PAC5。
在此，如图34所示，在下桥臂，由于需要使芯片搭载部TAB1与芯片搭载部TAB2电隔离，所以无法使用本变形例4中的半导体器件PAC5。因此，在使用本变形例4中的半导体器件PAC5将如图4的(b)所示的SR电机用的逆变器电路的一部分具体化的情况下，如图34所示，需要在上桥臂中使用本变形例4中的半导体器件PAC5，且在下桥臂中使用实施方式1中的半导体器件PAC1。
由于以上原因，作为将图4的(b)所示的SR电机用的逆变器电路的一部分具体化的安装结构例，例如图15所示，在上桥臂和下桥臂中的任一者都使用实施方式1中的半导体器件PAC1的结构，或者如图34所示，能够采用在上桥臂中使用本变形例4中的半导体器件PAC5，在下桥臂中使用实施方式1中的半导体器件PAC1的构成。
此处，如图15所示，在上桥臂和下桥臂都使用实施方式1中的半导体器件PAC1的结构的情况下，由于能够在上桥臂和下桥臂中使用相同半导体器件PAC1，所以能够取得实现部件的通用化的优点。因此，从实现部件的通用化的观点出发，如图15所示，优选上桥臂和下桥臂都使用实施方式1中的半导体器件PAC1的结构，但将图4的(b)所示的SR电机用的逆变器电路的一部分具体化的安装结构例并不限于此，也能够采用图34所示的安装结构例。
＜变形例5＞
接着，针对本实施方式1中的半导体器件PAC1的变形例5进行说明。图35是示出本变形例5中的半导体器件PAC6的外观结构的图。特别是，图35的(a)是从本变形例5中的半导体器件PAC6的表面(上表面)侧观察到的俯视图，图35的(b)是从本变形例5中的半导体器件PAC6的一个侧面观察到的侧视图，图35的(c)是从本变形例5中的半导体器件PAC6的背面(下表面)侧观察到的仰视图。另外，图36是示出本变形例5中的半导体器件PAC6的内部构造的图。特别是，图36的(a)是示出本变形例5中的半导体器件PAC6的内部构造的俯视图，图36的(b)是沿着图36的(a)的A-A线进行剖切而得到的剖视图，图36的(c)是沿着图36的(a)的B-B线进行剖切而得到的剖视图。
如图35的(c)及图36的(a)所示，本变形例5中的半导体器件PAC6的特征点在于，在芯片搭载部TAB1设有开口部OP2，并且在芯片搭载部TAB2设有开口部OP2，在该开口部OP2中填充有封固体MR的一部分。即，在俯视时，在芯片搭载部TAB1的未与半导体芯片CHP1重叠的部分和芯片搭载部TAB2的未与半导体芯片CHP2重叠的部分分别形成开口部OP2，在这些开口部OP2中填充有封固体MR的一部分。
由此，根据本变形例5中的半导体器件PAC6，通过在设于芯片搭载部TAB1的开口部OP2中填充封固体MR的一部分而产生的锚固(anchor)效应，能够提高芯片搭载部TAB1与封固体MR的密封性。同样地，根据本变形例5中的半导体器件PAC6，通过在设于芯片搭载部TAB2的开口部OP2中填充封固体MR的一部分而产生的锚固效应，能够提高芯片搭载部TAB2与封固体MR的密封性。
其结果是，根据本变形例5中的半导体器件PAC6，由于能够提高耐湿性和温度周期性，所以能够提高半导体器件PAC6的可靠性。
此外，本变形例5中的半导体器件PAC6在逆变器电路的上桥臂和下桥臂都能够应用。
＜变形例6＞
接着，针对本实施方式1中的半导体器件PAC1的变形例6进行说明。图37是示出本变形例6中的半导体器件PAC7的外观结构的图。特别是，图37的(a)是从本变形例6中的半导体器件PAC7的表面(上表面)侧观察到的俯视图，图37的(b)是从本变形例6中的半导体器件PAC7的一个侧面观察到的侧视图，图37的(c)是从本变形例6中的半导体器件PAC7的背面(下表面)侧观察到的仰视图。另外，图38是示出本变形例6中的半导体器件PAC7的内部构造的图。特别是，图38的(a)是示出本变形例6中的半导体器件PAC7的内部构造的俯视图，图38的(b)是沿着图38的(a)的A-A线进行剖切而得到的剖视图，图38的(c)是沿着图38的(a)的B-B线进行剖切而得到的剖视图。
此处，如图37的(a)及图37的(c)所示，本变形例6中的半导体器件PAC7的特征点在于，芯片搭载部TAB1的下表面和芯片搭载部TAB2的下表面从封固体MR的下表面露出，并且芯片搭载部TAB1的一部分及芯片搭载部TAB2的一部分从封固体MR的侧面突出。
由此，根据本变形例6，能够使芯片搭载部TAB1的露出面积和芯片搭载部TAB2的露出面积增加，因此，能够提高散热效率。
另外，根据本变形例6，例如在测量大电流的测试工序等中，由于能够使测试端子与从封固体MR的侧面露出的芯片搭载部TAB1的一部分和芯片搭载部TAB2的一部分接触，所以能够提高测试工序的接触性。
而且，在本变形例6中的半导体器件PAC7中，由于使芯片搭载部TAB1的一部分和芯片搭载部TAB2的一部分从封固体MR突出，所以封固体MR本身的尺寸减小。这意味着本变形例6中的半导体器件PAC7的封装尺寸(封固体MR的尺寸)减小，由此，能够减小半导体器件PAC7的安装面积。
另外，在本变形例6中，由于芯片搭载部TAB1的一部分和芯片搭载部TAB2的一部分从封固体MR的侧面突出且露出，所以能够在该部分形成焊锡圆角。即，根据本变形例6中的半导体器件PAC7，不仅是发射极端子ET、阳极端子AT和信号端子SGT，芯片搭载部TAB1的突出的部分和芯片搭载部TAB2的突出的部分也能够通过焊锡与安装基板连接。因此，能够提高半导体器件PAC7向安装基板的安装可靠性。关于这一点，根据本变形例6，还易于确认焊锡的润湿扩散，也能够提高安装半导体器件PAC7时的焊接的可靠性。
此外，本变形例6中的半导体器件PAC7在逆变器电路的上桥臂和下桥臂中均能够应用。
实施方式1中的电子装置的***结构
本实施方式1中的半导体器件PAC1将成为图2所示的SR电机用的逆变器电路INV的结构要素的一个IGBT和一个二极管封装在一起。因此，使用6个本实施方式1中的半导体器件PAC1来构成具有三相的逆变器电路INV的电子装置(功率模块)。
以下，首先，针对本实施方式1中的电子装置EA1的***结构进行说明。图39是示出本实施方式1中的电子装置EA1的***结构的框图。在图39中，本实施方式1中的电子装置EA1具有控制基板CWB1、控制基板CWB2、逆变器电路INV、电流传感器CRS和SR电机MT。
SR电机MT具有U相电机线圈、V相电机线圈和W相电机线圈，SR电机MT通过依次切换到这些线圈并流过电流来实现旋转。另外，在SR电机MT中设有检测SR电机的旋转角度的角度传感器(resolver)。
而且，逆变器电路INV具有依次切换到构成SR电机MT的U相电机线圈、V相电机线圈和W相电机线圈并流过电流的功能，该逆变器电路INV由6个IGBT和6个二极管(FWD)构成。具体来说，在本实施方式1中，使用6个将一个IGBT和一个二极管封装在一起的半导体器件PAC1，由此构成图2所示的逆变器电路INV。
接着，在控制基板CWB2搭载有外部电源和驱动器IC。外部电源例如是具有从车载电池(12V)生成驱动器IC的驱动电压的功能的电路(DC/DC变换器)。而且，驱动器IC具有对构成逆变器电路INV的IGBT进行控制的功能，与例如图2所示的逆变器电路INV中的栅极控制电路GCC对应。具体来说，驱动器IC具有对构成逆变器电路INV的IGBT的导通/关断(开关)进行控制的功能，并且具有IGBT的短路保护和温度检测(温度监视)的功能。
接着，控制基板CWB1是搭载有微型计算机的基板。具体来说，在控制基板CWB1，安装有电源IC、MCU(Micro Controller Unit：微控制器)、角度传感器(角度)控制IC、CAN(Controller Area Network：控制器局域网)收发器I/F用IC。
电源IC例如是具有从车载电池(12V)生成MCU的驱动电压的功能的电路，并具有与搭载于控制基板CWB2的外部电源(例如DC/DC变换器)同样的功能。
MCU具有例如对SR电机的电机相(U相、V相、W相)进行控制的功能。具体来说，MCU具有通过对正弦波所代表的波形进行控制等来生成用于使SR电机旋转的的控制信号的功能。另外，MCU还具有基于来自电流传感器CRS的输出信号来进行电机电流检测(电机电流监视)的功能，并且还具有基于来自机壳温度传感器的输出信号来进行壳体(机壳)的温度检测(温度监视)的功能。
CAN收发器I/F用IC具有构建角度传感器、电流传感器CRS与MCU的接口的功能。另外，角度传感器控制IC经由CAN收发器I/F用IC输入与从角度传感器输出的SR电机的旋转角度有关的旋转角度信号，并处理该旋转角度信号。
MCU基于经角度传感器控制IC处理过的旋转角度信号，在恰当的定时，向搭载于控制基板CWB2的驱动器IC输出对SR电机的各个电机相(U相、V相、W相)进行控制的控制信号，驱动器IC基于从MCU输出的控制信号来驱动逆变器电路INV。
如以上这样，本实施方式1中的电子装置EA1以***的形式构成。以下，针对像这样以***的形式构成的本实施方式1中的电子装置EA1的安装结构进行说明。
实施方式1中的电子装置的安装结构
图40是示出本实施方式1中的电子装置EA1的安装结构的图。特别是，图40的(a)是示出本实施方式1中的电子装置EA1的构成的俯视图，图40的(b)是从图40的(a)的纸面下侧观察到的侧视图，图40的(c)是从图40的(b)的纸面右侧观察到的侧视图。
首先，针对本实施方式1中的电子装置EA1中包含的逆变器电路的安装结构进行说明。
如图40的(a)所示，本实施方式1中的电子装置EA1具有被壳体CS包围的布线基板WB，在该布线基板WB上安装有6个半导体器件PAC1(U1)、PAC1(U2)、PAC1(V1)、PAC1(V2)、PAC1(W1)、PAC1(W2)。此外，在不需要特别地区分6个半导体器件PAC1(U1)、PAC1(U2)、PAC1(V1)、PAC1(V2)、PAC1(W1)、PAC1(W2)时，统一地简称为“半导体器件PAC1”。
在图40的(a)中，在壳体CS的右边(右侧面)，设有能够从外部供给电源电位的电源端子PT和能够从外部供给基准电位(例如接地电位)的基准端子(接地端子)NT。另外，在壳体CS的上边(上侧面)，设有与SR电机连接的U端子UT、U’端子U’T、V端子VT、V’端子V’T、W端子WT和W’端子W’T。
而且，在配置于壳体CS的下表面的布线基板WB的主面，形成有电源布线WL(P)、基准布线WL(N)、布线WL(U)、布线WL(U’)、布线WL(V)、布线WL(V’)、布线WL(W)、布线WL(W’)和多个布线WL(S)。此外，在不需要特别地区分电源布线WL(P)、基准布线WL(N)、布线WL(U)、布线WL(U’)、布线WL(V)、布线WL(V’)、布线WL(W)、布线WL(W’)、布线WL(S)时，统一地简称为“布线WL”。
此时，电源布线WL(P)与电源端子PT电连接，基准布线WL(N)与基准端子NT电连接。而且，布线WL(U)经由母线BB(U)与U端子UT电连接，布线WL(U’)经由母线BB(U’)与U’端子U’T电连接。
另外，布线WL(V)经由母线BB(V)与V端子VT电连接，布线WL(V’)经由母线BB(V’)与V’端子V’T电连接。
同样地，布线WL(W)经由母线BB(W)与W端子WT电连接，布线WL(W’)经由母线BB(W’)与W’端子W’T电连接。此外，在不需要特别地区分母线BB(U)、母线BB(U’)、母线BB(V)、母线BB(V’)、母线BB(W)、母线BB(W’)时，统一简称为“母线BB”。此处，在俯视时，母线BB配置为跨过电源布线WL(P)。
布线WL(S)经由连接端子CNT与配置于控制基板CWB2上的驱动器IC10电连接。
布线基板WB由例如绝缘金属基板(IMS：Insulated Metal Substrate)构成。该绝缘金属基板在例如由铝形成的Al基底上形成树脂绝缘层，在该树脂绝缘层上具有构成布线WL的铜箔。而且，6个半导体器件PAC1通过焊锡与形成于绝缘金属基板的表面的由铜箔构成的布线WL连接。
在本实施方式1中，使用绝缘金属基板作为布线基板WB，由此能够降低热电阻。这是因为，由于采用绝缘金属基板，树脂绝缘层较薄，且热传导率较高的Al基底较厚，所以能够实现散热效率的提高的缘故。其结果是，能够抑制本实施方式1中的电子装置EA1的温度上升，由此，能够提高电子装置EA1的可靠性。另外，在本实施方式1中，使用绝缘金属基板作为布线基板WB，但并不限于此，例如，也能够使用陶瓷基板。但是，在本实施方式1中，通过使用比陶瓷基板廉价的绝缘金属基板作为布线基板WB，还能够降低部件成本。
在图40的(a)中，在布线基板WB的主面上搭载有6个半导体器件PAC1。此时，根据图15及图40的(a)的组合可知，半导体器件PAC1(U1)的发射极端子ET与布线WL(U’)电连接，且半导体器件PAC1(U2)的芯片搭载部TAB2与布线WL(U’)电连接。其结果是，半导体器件PAC1(U1)的发射极端子ET与半导体器件PAC1(U2)的芯片搭载部TAB2(阴极端子)经由布线WL(U’)电连接。
另一方面，半导体器件PAC1(U1)的阳极端子AT与布线WL(U)电连接，且半导体器件PAC1(U2)的芯片搭载部TAB1与布线WL(U)电连接。其结果是，半导体器件PAC1(U1)的阳极端子AT与半导体器件PAC1(U2)的芯片搭载部TAB1(集电极端子)经由布线WL(U)电连接。
而且，根据图15及图40的(a)的组合可知，从半导体器件PAC1(U1)的下表面露出的芯片搭载部TAB1(集电极端子)及芯片搭载部TAB2(阴极端子)与电源布线WL(P)电连接。另一方面，半导体器件PAC1(U2)的发射极端子ET和阳极端子AT这两者都与基准布线WL(N)电连接。因此，半导体器件PAC1(U2)的发射极端子ET与阳极端子AT经由基准布线WL(N)电连接。
根据图15及图40的(a)的组合，半导体器件PAC1(U1)的信号端子SGT与布线WL(S)连接，布线WL(S)经由连接端子CNT与配置于控制基板CWB2上的驱动器IC10电连接。另外，半导体器件PAC1(U2)的信号端子SGT与布线WL(S)连接，布线WL(S)经由连接端子CNT与配置于控制基板CWB2上的驱动器IC10电连接。
同样地，根据图15和图40的(a)的组合，半导体器件PAC1(V1)的发射极端子ET与布线WL(V’)电连接，且半导体器件PAC1(V2)的芯片搭载部TAB2与布线WL(V’)电连接。其结果是，半导体器件PAC1(V1)的发射极端子ET与半导体器件PAC1(V2)的芯片搭载部TAB2(阴极端子)经由布线WL(V’)电连接。
另一方面，半导体器件PAC1(V1)的阳极端子AT与布线WL(V)电连接，且半导体器件PAC1(V2)的芯片搭载部TAB1与布线WL(V)电连接。其结果是，半导体器件PAC1(V1)的阳极端子AT与半导体器件PAC1(V2)的芯片搭载部TAB1(集电极端子)经由布线WL(V)电连接。
而且，根据图15及图40的(a)的组合，从半导体器件PAC1(V1)的下表面露出的芯片搭载部TAB1(集电极端子)及芯片搭载部TAB2(阴极端子)与电源布线WL(P)电连接。另一方面，半导体器件PAC1(V2)的发射极端子ET和阳极端子AT这两者都与基准布线WL(N)电连接。因此，半导体器件PAC1(V2)的发射极端子ET与阳极端子AT经由基准布线WL(N)电连接。
根据图15及图40的(a)的组合，半导体器件PAC1(V1)的信号端子SGT与布线WL(S)连接，布线WL(S)经由连接端子CNT与配置于控制基板CWB2上的驱动器IC10电连接。另外，半导体器件PAC1(V2)的信号端子SGT与布线WL(S)连接，布线WL(S)经由连接端子CNT与配置于控制基板CWB2上的驱动器IC10电连接。
同样地，根据图15和图40的(a)的组合，半导体器件PAC1(W1)的发射极端子ET与布线WL(W’)电连接，且，半导体器件PAC1(W2)的芯片搭载部TAB2与布线WL(W’)电连接。其结果是，半导体器件PAC1(W1)的发射极端子ET和半导体器件PAC1(W2)的芯片搭载部TAB2(阴极端子)经由布线WL(W’)电连接。
另一方面，半导体器件PAC1(W1)的阳极端子AT与布线WL(W)电连接，且半导体器件PAC1(W2)的芯片搭载部TAB1与布线WL(W)电连接。其结果是，半导体器件PAC1(W1)的阳极端子AT与半导体器件PAC1(W2)的芯片搭载部TAB1(集电极端子)经由布线WL(W)电连接。
而且，根据图15及图40的(a)的组合，从半导体器件PAC1(W1)的下表面露出的芯片搭载部TAB1(集电极端子)及芯片搭载部TAB2(阴极端子)与电源布线WL(P)电连接。另一方面，半导体器件PAC1(W2)的发射极端子ET和阳极端子AT这两者都与基准布线WL(N)电连接。因此，半导体器件PAC1(W2)的发射极端子ET与阳极端子AT经由基准布线WL(N)电连接。
根据图15及图40的(a)的组合，半导体器件PAC1(W1)的信号端子SGT与布线WL(S)连接，布线WL(S)经由连接端子CNT与配置于控制基板CWB2上的驱动器IC10电连接。另外，半导体器件PAC1(W2)的信号端子SGT与布线WL(S)连接，布线WL(S)经由连接端子CNT与配置于控制基板CWB2上的驱动器IC10电连接。
接着，在本实施方式1中的电子装置EA1中，例如图40的(a)所示，半导体器件PAC1(U1)和半导体器件PAC1(U2)在y方向上并排配置，且半导体器件PAC1(V1)和半导体器件PAC1(V2)在y方向上并排配置，且半导体器件PAC1(W1)和半导体器件PAC1(W2)在y方向上并排配置。
此时，半导体器件PAC1(U1)构成图2所示的第一桥臂组LG1的上桥臂UA(U)，半导体器件PAC1(U2)构成图2所示的第一桥臂组LG1的下桥臂BA(U)。同样地，半导体器件PAC1(V1)构成图2所示的第二桥臂组LG2的上桥臂UA(V)，半导体器件PAC1(V2)构成图2所示的第二桥臂组LG2的下桥臂BA(V)。另外，半导体器件PAC1(W1)构成图2所示的第三桥臂组LG3的上桥臂UA(W)，半导体器件PAC1(W2)构成图2所示的第三桥臂组LG3的下桥臂BA(W)。
而且，例如图40的(a)所示，半导体器件PAC1(U1)、半导体器件PAC1(V1)和半导体器件PAC1(W1)在x方向上并排配置，半导体器件PAC1(U2)、半导体器件PAC1(V2)和半导体器件PAC1(W2)在x方向上并排配置。
因此，在本实施方式1中的电子装置EA1中，沿着x方向并排配置于布线基板WB的上侧的3个半导体器件PAC1(U1)、PAC1(V1)、PAC1(W1)分别是第一桥臂组LG1～第三桥臂组LG3各自的上桥臂的结构要素。另一方面，沿着x方向并排配置于布线基板WB的下侧的3个半导体器件PAC1(U2)、PAC1(V2)、PAC1(W2)分别是第一桥臂组LG1～第三桥臂组LG3各自的下桥臂的结构要素。
此时，当着眼于半导体器件PAC1(U1)和半导体器件PAC1(U2)时，在俯视时，半导体器件PAC1(U1)及半导体器件PAC1(U2)分别以不同的朝向搭载于布线基板WB的主面上。
例如，在图40的(a)中，半导体器件PAC1(U1)以发射极端子及阳极端子从封固体向-y方向突出的方式搭载于布线基板WB上。另一方面，在图40的(a)中，半导体器件PAC1(U2)以发射极端子及阳极端子从封固体向﹢x方向突出的方式搭载于布线基板WB上。
同样地，在着眼于半导体器件PAC1(V1)和半导体器件PAC1(V2)时，在俯视时，半导体器件PAC1(V1)及半导体器件PAC1(V2)也是分别以不同的朝向搭载于布线基板WB的主面上。
例如，在图40的(a)中，半导体器件PAC1(V1)以发射极端子及阳极端子从封固体向-y方向突出的方式搭载于布线基板WB上。另一方面，在图40的(a)中，半导体器件PAC1(V2)以发射极端子及阳极端子从封固体向﹢x方向突出的方式搭载于布线基板WB上。
同样地，在着眼于半导体器件PAC1(W1)和半导体器件PAC1(W2)时，在俯视时，半导体器件PAC1(W1)及半导体器件PAC1(W2)也是分别以不同的朝向搭载于布线基板WB的主面上。
例如，在图40的(a)中，半导体器件PAC1(W1)以发射极端子及阳极端子从封固体向-y方向突出的方式搭载于布线基板WB上。另一方面，在图40的(a)中，半导体器件PAC1(W2)以发射极端子及阳极端子从封固体向﹢x方向突出的方式搭载于布线基板WB上。
而且，在本实施方式1中的电子装置EA1中，例如，一边参照图15及图40的(a)，一边着眼于半导体器件PAC1(U1)与半导体器件PAC1(U2)的配置关系。
在这种情况下，在俯视时，半导体器件PAC1(U1)的芯片搭载部TAB1及芯片搭载部TAB2配置于封固体MR的边S1与边S2之间，且芯片搭载部TAB2配置于搭载有半导体芯片CHP1的芯片搭载部TAB1与边S1之间。
另外，在俯视时，半导体器件PAC1(U2)的芯片搭载部TAB1及芯片搭载部TAB2配置于封固体MR的边S1与边S2之间，且芯片搭载部TAB2配置于搭载有半导体芯片CHP1的芯片搭载部TAB1与边S1之间。
而且，在俯视时，半导体器件PAC1(U1)的发射极端子ET及阳极端子AT沿着封固体MR的边S1并排配置，且发射极端子ET配置于由边S1和边S4构成的角部与阳极端子AT之间。
同样地，在俯视时，半导体器件PAC1(U2)的发射极端子ET及阳极端子AT沿着封固体MR的边S1并排配置，且发射极端子ET配置于由边S1和边S4构成的角部与阳极端子AT之间。
而且，在俯视时，半导体器件PAC1(U1)及半导体器件PAC1(U2)以半导体器件PAC1(U1)的封固体MR的边S1与半导体器件PAC1(U2)的封固体MR的边S4相对，且半导体器件PAC1(U1)的封固体MR的边S4与半导体器件PAC1(U2)的封固体MR的边S1朝向同一方向的方式搭载于布线基板WB的主面上。
此外，针对半导体器件PAC1(U1)与半导体器件PAC1(U2)的配置关系进行了说明，但此处的说明也同样地适用于半导体器件PAC1(V1)与半导体器件PAC1(V2)的配置关系和半导体器件PAC1(W1)与半导体器件PAC1(W2)的配置关系。
由于以上原因，在图40的(a)中，在布线基板WB的主面上形成有与电源端子PT、半导体器件PAC1(U1)、半导体器件PAC1(V1)和半导体器件PAC1(W1)电连接的电源布线WL(P)。
另外，在图40的(a)中，在布线基板WB的主面上，形成有与基准端子NT、半导体器件PAC1(U2)、半导体器件PAC1(V2)和半导体器件PAC1(W2)电连接的基准布线WL(N)。
在俯视时，半导体器件PAC1(U1)、半导体器件PAC1(V1)和半导体器件PAC1(W1)以与电源布线WL(P)的一部分重叠的方式搭载于电源布线WL(P)上，由此半导体器件PAC1(U1)、半导体器件PAC1(V1)、半导体器件PAC1(W1)各自的芯片搭载部TAB1及芯片搭载部TAB2与电源布线WL(P)电连接。
接着，针对本实施方式1中的电子装置EA1中包含的控制基板CWB2的安装结构进行说明。
首先，在图40的(a)中，在6个半导体器件PAC1分别设有信号端子SGT(参照图15)，并在布线基板WB的主面以与该信号端子SGT电连接的方式设有连接端子CNT。如图40的(b)及图40的(c)所示，该连接端子CNT被向﹢z方向弯折。
而且，如图40的(b)及图40的(c)所示，在壳体CS的上方(﹢z方向)配置有控制基板CWB2，被向﹢z方向弯折的连接端子CNT与控制基板CWB2电连接。即，以使上述的连接端子CNT贯穿控制基板CWB2的方式来配置连接端子CNT和控制基板CWB2。由此，形成于控制基板CWB2上的电子部件与安装于布线基板WB上的半导体器件PAC1电连接。具体来说，由于连接端子CNT与作为逆变器电路的结构要素的半导体器件PAC1的控制端子SGT电连接，且与安装有驱动器IC的控制基板CWB2电连接，因此，作为逆变器电路的结构要素的半导体器件PAC1与驱动器IC电连接。
接着，图41是沿着图40的(a)的A-A线进行剖切而得到的剖视图。如图41所示，可知在本实施方式1中的电子装置EA1中，在壳体CS的内部配置半导体器件PAC1和母线BB来安装构成逆变器电路，且在壳体CS的上方(﹢z方向)配置了安装有驱动器IC的控制基板CWB2。
另外，图42是沿着图40的(a)的B-B线进行剖切而得到的剖视图，图43是沿着图40的(a)的C-C线进行剖切而得到的剖视图。如图42及图43所示，可知被向﹢z方向弯折的连接端子CNT将在壳体CS的上方(﹢z方向)配置的控制基板CWB2贯穿。
此外，在图40的(b)、图40的(c)、图42及图43中虽未图示，但在控制基板CWB2的上方(﹢z方向)还搭载有控制基板CWB1，该控制基板CWB1搭载有MCU。其结果是，在本实施方式1中，安装构成了具有逆变器电路(6个半导体器件PAC1)、搭载有驱动器IC的控制基板CWB2和搭载有MCU的控制基板CWB1的电子装置EA1。如以上这样，实现了本实施方式1中的电子装置EA1的安装结构。
接着，针对本实施方式1的电子装置EA1中的电流的流动进行说明。图44是示出在本实施方式1的电子装置EA中流过IGBT的主电流的流动和流过二极管的再生电流的流动的图。另外，图45是示出在透视了构成本实施方式1的电子装置EA的半导体器件PAC1的封固体的状态下的流过IGBT的主电流的流动和流过二极管的再生电流的流动的图。
首先，在图44中用实线的箭头示出流过IGBT的主电流的流动。具体来说，流过IGBT的主电流I1按照电源端子PT→电源布线WL(P)→半导体器件PAC1(U1)→布线WL(U’)→母线BB(U’)→U’端子U’T→SR电机→U端子UT→母线BB(U)→布线WL(U)→半导体器件PAC1(U2)→基准布线WL(N)→基准端子NT的路径流过。
另一方面，在图44中用虚线的箭头示出流过二极管的再生电流的流动。具体来说，流过二极管的再生电流I2按照基准端子NT→基准布线WL(N)→半导体器件PAC1(U2)→布线WL(U’)→母线BB(U’)→U’端子U’T→SR电机→U端子UT→母线BB(U)→布线WL(U)→半导体器件PAC1(U1)→电源布线WL(P)→电源端子PT的路径流过。
接着，使用图45，针对半导体器件PAC1(U1)的内部及半导体器件PAC1(U2)的内部的主电流I1和再生电流I2的流动进行说明。
在图45中，流过IGBT的主电流I1流过电源布线WL(P)→芯片搭载部TAB1(半导体器件PAC1(U1))→半导体芯片CHP1→夹片CLP1→发射极端子ET→图44→芯片搭载部TAB1(半导体器件PAC1(U2))→半导体芯片CHP1→夹片CLP1→发射极端子→图44这样的路径。
另一方面，在图45中，流过二极管的再生电流I2流过基准布线WL(N)→阳极端子AT(半导体器件PAC1(U2))→夹片CLP2→半导体芯片CHP2→芯片搭载部TAB2→图44→阳极端子AT(半导体器件PAC1(U1))→夹片CLP2→半导体芯片CHP2→芯片搭载部TAB2→图44这样的路径。
由于以上原因，可知U’端子U’T发挥能够向电子装置EA1的外部输出输出电流的电流输出端子的功能，U端子UT发挥能够输入来自电子装置EA1的外部的输入电流的电流输入端子的功能。同样地，V’端子V’T及W’端子W’T发挥能够向电子装置EA1的外部输出输出电流的电流输出端子的功能，V端子VT及W端子WT发挥能够输入来自电子装置EA1的外部的输入电流的电流输入端子的功能。
实施方式1中的电子装置的特征
接着，针对本实施方式1中的电子装置EA1的特征点进行说明。本实施方式1中的电子装置EA1的第一特征点在于，例如图40的(a)所示，与电源端子PT电连接的电源布线WL(P)在x方向上延伸，且半导体器件PAC1(U1)、半导体器件PAC1(V1)和半导体器件PAC1(W1)在x方向上排列且配置于电源布线WL(P)上。由此，能够尽可能地缩短将半导体器件PAC1(U1)、半导体器件PAC1(V1)和半导体器件PAC1(W1)各自与电源端子PT电连接的电源布线WL(P)的布线长度。其结果是，根据本实施方式1中的电子装置EA1，能够降低电源布线WL(P)的寄生电阻及寄生电感。
接着，本实施方式1中的电子装置EA1的第二特征点在于，例如，在着眼于图40的(a)中的半导体器件PAC1(U1)和半导体器件PAC1(U2)时，使将半导体器件PAC1(U1)与半导体器件PAC1(U2)电连接的布线WL(U)、布线WL(U’)的布线长度尽可能地变短。
这是通过将半导体器件PAC1(U1)及半导体器件PAC1(U2)分别以在俯视时朝向不同的方向的方式搭载于布线基板WB的主面上来实现的。即，在图40的(a)中，半导体器件PAC1(U1)以发射极端子及阳极端子从封固体向-y方向突出的方式搭载于布线基板WB上。另一方面，在图40的(a)中，半导体器件PAC1(U2)以发射极端子及阳极端子从封固体向﹢x方向突出的方式搭载于布线基板WB上。其结果是，例如，如图15所示，半导体器件PAC1(U1)的发射极端子ET和半导体器件PAC1(U2)的芯片搭载部TAB2沿着y方向配置成一条直线状。因此，能够缩短连接半导体器件PAC1(U1)的发射极端子ET与半导体器件PAC1(U2)的芯片搭载部TAB2的布线WL(U’)的布线长度。同样地，如图15所示，半导体器件PAC1(U1)的阳极端子AT和半导体器件PAC1(U2)的芯片搭载部TAB1沿着y方向配置成一条直线状。因此，能够缩短连接半导体器件PAC1(U1)的阳极端子AT与半导体器件PAC1(U2)的芯片搭载部TAB1的布线WL(U)的布线长度。
由此，根据本实施方式1中的电子装置EA1，能够降低布线WL(U)及布线WL(U’)的寄生电阻及寄生电感。
此外，针对布线WL(V)、布线WL(V’)、布线WL(W)及布线WL(W’)，由于采用同样的结构，所以也能够使这些布线的布线长度与布线WL(U)及布线WL(U’)的布线长度同样地缩短。因此，根据本实施方式1中的电子装置EA1，也能够降低布线WL(V)、布线WL(V’)、布线WL(W)及布线WL(W’)的寄生电阻及寄生电感。
像这样，利用本实施方式1中的电子装置EA1的第一特征点及第二特征点，能够尽可能地缩短电源布线WL(P)、布线WL(U)、布线WL(U’)、布线WL(V)、布线WL(V’)、布线WL(W)及布线WL(W’)的布线长度。另一方面，如图40的(a)所示，由于实现了上述的第一特征点及第二特征点，所以基准布线WL(N)的布线长度虽不是最短长度，但以尽可能地短的方式形成。因此，根据本实施方式1中的电子装置EA1，为了将电源布线WL(P)、基准布线WL(N)、布线WL(U)、布线WL(U’)、布线WL(V)、布线WL(V’)，布线WL(W)及布线WL(W’)的布线长度整体尽可能地缩短而进行了研究。
其结果是，根据本实施方式1中的电子装置EA1，能够降低因上述的布线WL而产生的寄生电阻及寄生电感，由此，能够实现具有SR电机用的逆变器电路的电子装置EA1的性能提高。而且，能够在整体上尽可能地缩短上述布线WL的布线长度意味着能够实现电子装置EA1的小型化。
因此，根据本实施方式1中的电子装置EA1，通过具有上述的第一特征点及第二特征点，不仅能够实现电子装置EA1的性能提高，还能够实现电子装置EA1的小型化。
接着，本实施方式1中的电子装置EA1的第三特征点在于，例如图40的(a)所示，在壳体CS的一边(一个侧面)设有U端子UT、U’端子U’T、V端子VT、V’端子V’T、W端子WT、W’端子W’T。由于这些端子全部与SR电机连接，所以在全部这些端子一律设于壳体CS的一边(一个侧面)的情况下，能够提高这些端子与SR电机连接的容易度。而且，根据本实施方式1中的电子装置EA1的第三特征点，能够既采用上述的第一特征点及第二特征点，又取得母线BB的配置也变容易的优点。
接着，本实施方式1中的电子装置EA1的第四特征点在于，例如图40的(a)所示，布线WL紧贴着布线基板WB的表面而形成，另一方面，母线BB则配置为中空。即，为了全部实现本实施方式1中的电子装置EA1的第一特征点～第三特征点，布线WL与母线BB必然交叉。因此，需要布线WL和母线BB中的某一方作为与布线基板WB的表面紧贴的紧贴布线，而布线WL和母线BB中的另一方作为中空布线。
此处，由于中空布线比紧贴布线的寄生电感大，所以在本实施方式1中，由紧贴布线形成布线WL，由中空布线形成母线BB。这是因为，当连接于电源端子PT与基准端子NT之间的布线WL的寄生电感变大时，会成为使进行高速开关动作的逆变器电路的性能下降的原因。另一方面，由于母线BB设于与SR电机的线圈连接的部位，所以即使母线BB本身的寄生电感变大，也因SR电机的线圈本身就存在较大的电感，从而母线BB本身的寄生电感的影响并不会显现。
即，由于布线WL的寄生电感对逆变器电路的性能产生很大影响，另一方面，母线BB的寄生电感对逆变器电路的性能不产生影响，因此，在本实施方式1中的电子装置EA1中，由紧贴布线形成布线WL，由中空布线形成母线BB。
由于以上原因，根据本实施方式1中的电子装置EA1，通过具有上述的第一特征点～第四特征点，能够实现具有SR电机用的逆变器电路的电子装置EA1的性能提高，并且能够实现小型化。
变形例
接着，针对本实施方式1中的电子装置EA1的变形例进行说明。首先，针对作为本变形例中的电子装置的结构要素的半导体器件PAC8的结构进行说明。
图46是示出本变形例中的半导体器件PAC8的外观结构的图。具体来说，图46的(a)是从本变形例中的半导体器件PAC8的表面(上表面)侧观察到的俯视图，图46的(b)是从本变形例中的半导体器件PAC8的一个侧面观察到的侧视图，图46的(c)是从本变形例中的半导体器件PAC8的背面(下表面)侧观察到的仰视图。
如图46的(a)～(c)中特别是图46的(b)所示，本变形例中的半导体器件PAC8的特征点在于，信号端子SGT被向﹢z方向弯折。换言之，多个信号端子SGT分别弯折以使其前端位于封固体MR的上表面的上方。本变形例中的半导体器件PAC8的除此以外的结构与图11所示的半导体器件PAC1的结构同样。
图47是示出本变形例中的半导体器件PAC8的内部构造的图。具体来说，图47的(a)与俯视图对应，图47的(b)与沿着图47的(a)的A-A线的剖视图对应，图47的(c)与沿着图47的(a)的B-B线的剖视图对应。
如图47的(b)及图47的(c)所示可知，在本变形例中的半导体器件PAC8中，信号端子SGT被向﹢z方向弯折。本变形例中的半导体器件PAC8的除此以外的结构与图12所示的半导体器件PAC1的结构同样。如以上这样构成本变形例中的半导体器件PAC8。
以下，针对使用了本变形例中的半导体器件PAC8的电子装置EA2的安装结构进行说明。图48是示出本变形例中的电子装置EA2的安装结构的图。特别是，图48的(a)是示出本变形例中的电子装置EA2的结构的俯视图，图48的(b)是从图48的(a)的纸面下侧观察到的侧视图，图48的(c)是从图48的(b)的纸面右侧观察到的侧视图。另外，图49是沿着图48的(a)的A-A线进行剖切而得到的剖视图。
如图48的(a)所示，本变形例中的电子装置EA2具有被壳体CS包围的布线基板WB，在该布线基板WB上安装有6个半导体器件PAC8(U1)、PAC8(U2)、PAC8(V1)、PAC8(V2)、PAC8(W1)和PAC8(W2)。此外，在没必要特别地区分6个半导体器件PAC8(U1)、PAC8(U2)、PAC8(V1)、PAC8(V2)、PAC8(W1)和PAC8(W2)时，统一地简称为“半导体器件PAC8”。
而且，在本变形例中的电子装置EA2中，在壳体CS的一边(一个侧面)设有U端子UT、U’端子U’T、V端子VT、V’端子V’T、W端子WT、W’端子W’T，这些端子分别与母线BB电连接。此时，母线BB以跨过基准布线WL(N)的方式配置。
此处，如图48的(b)、(c)及图49所示，搭载于本变形例中的电子装置EA2的半导体器件PAC8的信号端子SGT被向﹢z方向弯折，该弯折了的信号端子SGT以直接贯穿控制基板CWB2的方式配置。其结果是，根据本变形例中的电子装置EA2，例如图42所示的电子装置EA1那样，不需要设置连接端子CNT。因此，根据不需要确保配置连接端子CNT的空间这一点，能够实现电子装置EA2的小型化，并且根据不需要作为部件的连接端子CNT这一点，能够削减电子装置EA2的成本。
例如，图50是放大示出图49的一部分的示意图。当着眼于图50的区域AR2时，能够使半导体器件PAC8(V2)的弯折的信号端子SGT与电连接于半导体器件PAC8(U2)的基准布线WL(N)在俯视时重叠。可知，由此能够实现本变形例中的电子装置EA2的小型化。
(实施方式2)
在本实施方式2中，针对将引线框与芯片搭载部机械地结合的结构例进行说明。即，本实施方式2的特征点在于，引线框具有悬空引线，芯片搭载部与悬空引线机械地结合。此外，设于引线框的悬空引线在切断引线框来取得半导体器件时被切断，悬空引线的切断后的残留部分还残留在半导体器件上。在本说明书中，为了方便描述，将残留在半导体器件上的悬空引线的切断后的残留部分也称为“悬空引线”。
图51是示出本实施方式2中的半导体器件PAC9的外观结构的图。具体来说，图51的(a)是从本实施方式2中的半导体器件PAC9的表面(上表面)侧观察到的俯视图，图51的(b)是从本实施方式2中的半导体器件PAC9的一个侧面观察到的侧视图，图51的(c)是从本实施方式2中的半导体器件PAC9的背面(下表面)侧观察到的仰视图。
如图51的(b)所示，在本实施方式2中的半导体器件PAC9中，从封固体MR的侧面露出悬空引线HL的截断面。
图52是示出本实施方式2中的半导体器件PAC9的内部构造的图。如图52所示，本实施方式2中的半导体器件PAC9的与芯片搭载部TAB1机械地结合的悬空引线HL残留于封固体MR的内部，并且与芯片搭载部TAB2机械地结合的悬空引线HL也残留于封固体MR的内部。此外，本实施方式2中的半导体器件PAC9的其他构造与图12的(a)所示的上述实施方式1中的半导体器件PAC1的构造同样。
以下，参照附图，针对像这样构成的本实施方式2中的半导体器件PAC9的制造方法进行说明。
1.基材(引线框)准备工序
首先，如图53所示，准备引线框LF、芯片搭载部TAB1及芯片搭载部TAB2。此时，在本实施方式2中，引线框LF与芯片搭载部TAB1通过悬空引线HL机械地结合，且引线框LF与芯片搭载部TAB2通过悬空引线HL机械地结合。即，在本实施方式2中，准备具有引线LD1A、引线LD1B和多个悬空引线HL的引线框LF。具体来说，准备在引线LD1A与芯片搭载部TAB1之间配置有芯片搭载部TAB2，且在引线LD1B与芯片搭载部TAB1之间配置有芯片搭载部TAB2，且芯片搭载部TAB1及芯片搭载部TAB2与引线框LF的多个悬空引线HL中的每一个悬空引线HL被连结了的引线框LF。
像这样，在本实施方式2中，准备通过悬空引线HL与芯片搭载部TAB1连接且通过悬空引线HL与芯片搭载部TAB2连接的引线框LF。因此，在本实施方式2中，获得如下的优点：不必使用引线框LF与芯片搭载部TAB1之间以及引线框LF与芯片搭载部TAB2之间的定位夹具，不需要进行对位。此外，芯片搭载部TAB1的厚度和芯片搭载部TAB2的厚度比引线框LF的厚度厚。即，在本实施方式2中，由于引线框LF的厚度与芯片搭载部TAB1的厚度和芯片搭载部TAB2的厚度不同，所以芯片搭载部TAB1和芯片搭载部TAB2并非与引线框LF一体地形成，而是分体部件。但是，在本实施方式2中，利用悬空引线HL将作为分体部件构成的引线框LF、芯片搭载部TAB1和芯片搭载部TAB2机械地结合，由此使制造工序中的处理变得容易。
2.芯片搭载工序
接着，如图54所示，向芯片搭载部TAB1上供给导电性粘合材料ADH1，并且也向芯片搭载部TAB2上供给导电性粘合材料ADH1。作为导电性粘合材料ADH1，例如能够使用银膏或者高熔点焊锡。
接着，如图55所示，将形成有IGBT的半导体芯片CHP1搭载于芯片搭载部TAB1上，将形成有二极管的半导体芯片CHP2搭载于芯片搭载部TAB2上。具体来说，将具有IGBT的半导体芯片CHP1搭载于芯片搭载部TAB1上，该半导体芯片CHP1具有形成有发射极焊盘EP的第一表面和形成有集电极且为该第一表面的相反侧的面的第一背面，将芯片搭载部TAB1与半导体芯片CHP1的第一背面电连接。同样地，将具有二极管的半导体芯片CHP2搭载于芯片搭载部TAB2上，该半导体芯片CHP2具有形成有阳极焊盘ADP的第二表面和形成有阴极且为该第二表面的相反侧的面的第二背面，将芯片搭载部TAB2与半导体芯片CHP2的第二背面电连接。
由此，在形成有二极管的半导体芯片CHP2中，形成于半导体芯片CHP2的背面的阴极焊盘以经由导电性粘合材料ADH1与芯片搭载部TAB2接触的方式配置。其结果是，形成于半导体芯片CHP2的表面的阳极焊盘ADP朝上。
另一方面，在形成有IGBT的半导体芯片CHP1中，配置成，形成于半导体芯片CHP1的背面的集电极焊盘经由导电性粘合材料ADH1与芯片搭载部TAB1接触。
另外，形成于半导体芯片CHP2的表面的发射极焊盘EP及作为多个电极焊盘的栅电极焊盘GP、温度检测用电极焊盘TCP、温度检测用电极焊盘TAP、电流检测用电极焊盘SEP、开尔文检测用电极焊盘KP朝上。
此外，形成有IGBT的半导体芯片CHP1和形成有二极管的半导体芯片CHP2的安装顺序可以是半导体芯片CHP1在前，半导体芯片CHP2在后；也可以是半导体芯片CHP2在前，半导体芯片CHP1在后。
然后，对搭载有半导体芯片CHP1的芯片搭载部TAB1和搭载有半导体芯片CHP2的芯片搭载部TAB2实施加热处理。
3.电连接工序
接着，如图56所示，向半导体芯片CHP2的阳极焊盘ADP上供给导电性粘合材料ADH2，向半导体芯片CHP1的发射极焊盘EP上也供给导电性粘合材料ADH2。而且，向引线LD1A的一部区域上和引线LD1B的一部区域上也供给导电性粘合材料ADH2。
该导电性粘合材料ADH2也能够使用例如银膏或者高熔点焊锡。该导电性粘合材料ADH2可以是与上述的导电性粘合材料ADH1相同的材料成分，也可以是不同的材料成分。
而且，电连接引线LD1A与半导体芯片CHP1，电连接引线LD1B与半导体芯片CHP2。具体来说，首先，如图57所示，在半导体芯片CHP的阳极焊盘ADP和引线LD1B上安装夹片CLP2，由此电连接阳极焊盘ADP与引线LD1B。然后，如图58所示，在半导体芯片CHP1的发射极焊盘EP和引线LD1A上搭载夹片CLP1，由此将发射极焊盘EP与引线LD1A电连接。此时，如图58所示，以夹片CLP1跨过夹片CLP2的一部分的方式搭载夹片CLP1。然后，对通过悬空引线HL与芯片搭载部TAB1连接且通过悬空引线HL与芯片搭载部TAB2连接的引线框LF实施加热处理。
接着，如图59所示，实施导线接合工序。例如，如图59所示，引线LD2与栅电极焊盘GP通过导线W电连接，引线LD2与温度检测用电极焊盘通过导线W电连接。另外，引线LD2与温度检测用电极焊盘通过导线W电连接，引线LD2与电流检测用电极焊盘通过导线W电连接。而且，引线LD2与开尔文检测用电极焊盘KP通过导线W电连接。此处，在本实施方式2中，由于引线LD2配置于与连接有夹片CLP1的引线LD1A和连接有夹片CLP2的引线LD1B的相反侧，所以不必考虑导线W与夹片CLP1或夹片CLP2的干扰，能够实施导线接合工序。
4.封固(模塑)工序
接着，如图60所示，将半导体芯片CHP1、半导体芯片CHP2、芯片搭载部TAB1的一部分、芯片搭载部TAB2的一部分、引线LD1A的一部分、引线LD1B的一部分、多个引线LD2各自的一部分、夹片CLP1、夹片CLP2及导线W封固而形成封固体MR。
此时，封固体MR具有上表面、上表面相反侧的下表面、在其厚度方向上位于上表面和下表面之间的第一侧面及与第一侧面相对的第二侧面。在图60中示出第一侧面的边S1和第二侧面的边S2。而且，在封固体MR中，引线LD1A及引线LD1B从封固体MR的第一侧面(边S1)突出，且多个引线LD2从封固体MR的第二侧面(边S2)突出。
此外，在图60中虽未图示，但芯片搭载部TAB1的下表面和芯片搭载部TAB2的下表面从上述的封固体MR的下表面露出。
5.外部镀敷工序
然后，如图61所示，切断设于引线框LF的连筋。然后，如图62所示，在从封固体MR的下表面露出的芯片搭载部TAB1、芯片搭载部TAB2、引线LD1A的一部分的表面、引线LD1B的一部分的表面及引线LD2的一部分的表面，形成作为导体膜的镀层(锡膜)。即，在引线LD1A和引线LD1B的从封固体MR露出的部分、多个引线LD2的从封固体MR露出的部分及芯片搭载部TAB1的下表面和芯片搭载部TAB2的下表面，形成镀层。
6.打标工序
然后，在由树脂构成的封固体MR的表面形成产品名、型号等信息(标志)。此外，作为标志的形成方法，能够使用通过印刷方式印字的方法或者向封固体的表面照射激光来进行刻印的方法。
7.切片工序
接着，切断引线LD1A的一部分、引线LD1B的一部分及多个引线LD2各自的一部分，由此使引线LD1A、引线LD1B、多个引线LD2从引线框LF分离。此时，也切断连接引线框LF与芯片搭载部TAB1的悬空引线HL和连接引线框LF与芯片搭载部TAB2的悬空引线HL。由此，如图51的(a)～(c)所示，能够制造本实施方式2中的半导体器件PAC9。
此时，如图51的(b)所示，悬空引线HL的截断面从封固体MR的侧面露出。可知，由此在本实施方式2中的半导体器件9的制造方法中，通过悬空引线HLD将引线框LF与芯片搭载部TAB1结合，且通过悬空引线HLD将引线框LF与芯片搭载部TAB2结合。当然，若观察封固体MR的内部，则如图52所示，将悬空引线HL与芯片搭载部TAB1机械地结合的痕迹残留在芯片搭载部TAB1的角部，并且将悬空引线HL与芯片搭载部TAB1机械地结合的痕迹残留在芯片搭载部TAB1的角部。此后，使引线LD1A、引线LD1B及多个引线LD2各自成形。然后，例如在实施了用于测试电学特性的测试工序之后，将判断为合格品的半导体器件PAC9出货。
以上，基于本发明的实施方式具体地说明由本发明的发明人提出的发明，但本发明当然并不限定于上述实施方式，在不脱离本发明的主旨的范围内能够进行各种变更。
上述实施方式包含下述的方式。
(附注1)
一种半导体器件，具有：
(a)第一半导体芯片，其具有绝缘栅双极型晶体管，并具有形成有发射极焊盘的第一表面和形成有集电极且作为上述第一表面相反侧的面的第一背面；
(b)第二半导体芯片，其具有二极管，并具有形成有阳极焊盘的第二表面和形成有阴极且作为上述第二表面相反侧的面的第二背面；
(c)第一芯片搭载部，其搭载有上述第一半导体芯片，并具有与上述第一半导体芯片的上述第一背面电连接的第一上表面和作为上述第一上表面相反侧的面的第一下表面；
(d)第二芯片搭载部，其搭载有上述第二半导体芯片，并具有与上述第二半导体芯片的上述第二背面电连接的第二上表面和作为上述第二上表面相反侧的面的第二下表面；
(e)第一引线，其与上述第一半导体芯片的上述发射极焊盘经由第一导电性部件电连接；
(f)第二引线，其与上述第二半导体芯片的上述阳极焊盘经由第二导电性部件电连接；以及
(g)封固体，其具有第一主面和作为上述第一主面相反侧的面的第二主面，将上述第一半导体芯片、上述第二半导体芯片、上述第一芯片搭载部的一部分、上述第二芯片搭载部的一部分、上述第一引线的一部分及上述第二引线的一部分封固，上述第一主面具有第一边及与上述第一边相对的第二边，
上述第一芯片搭载部的上述第一下表面及上述第二芯片搭载部的上述第二下表面从上述封固体的上述第二主面露出，
在俯视时，上述第一引线和上述第二引线沿着在第一方向上延伸的上述封固体的上述第一边并排配置，
上述第一芯片搭载部与上述第二芯片搭载部隔离，
上述第一导电性部件与上述第二导电性部件隔离。
(附注2)(PKG实施例1(分割为多个))
在附注1所述的半导体器件中，
上述第一引线具有由上述封固体封固的第一部分和从上述封固体露出的第二部分，
上述第二引线具有由上述封固体封固的第三部分和从上述封固体露出的第四部分，
上述第一引线的上述第二部分形成有第一狭缝，由此被分割为多个，
上述第二引线的上述第四部分形成有第二狭缝，由此被分割为多个。
(附注3)(PKG变形例2(不同的引线间的宽度宽)：确保绝缘耐压)
在附注1所述的半导体器件中，
上述第一引线具有由上述封固体封固的第一部分和从上述封固体露出的第二部分，
上述第二引线具有由上述封固体封固的第三部分和从上述封固体露出的第四部分，
在俯视时，上述第一引线的上述第二部分与上述第二引线的第四部分之间相距最远的部分的距离大于上述第一引线的上述第一部分与上述第二引线的第三部分之间相距最近的部分的距离。
(附注4)(PKG变形例3(为了应对大电流而采用大型引线，该大型所必须的开口部))
在附注1所述的半导体器件中，
在上述第一引线和上述第二引线分别形成有开口部，
在上述开口部填充有上述封固体的一部分。
(附注5)(PKG变形例6(在芯片搭载部设开口)：防止脱落)
在附注1所述的半导体器件中，
在俯视时，在上述第一芯片搭载部的不与上述第一半导体芯片重叠的部分以及上述第二芯片搭载部的不与上述第二半导体芯片重叠的部分，分别形成有开口部，
在上述开口部填充有上述封固体的一部分。
(附注6)(PKG变形例7(芯片搭载部突出)：接合性提高)
在附注1所述的半导体器件中，
在俯视时，上述第二芯片搭载部配置于上述封固体的上述第一边与上述第一芯片搭载部之间，
在上述第一半导体芯片的上述第一表面上形成有包含在俯视时配置于上述封固体的上述第二边与上述发射极焊盘之间的栅电极焊盘在内的多个控制电极焊盘，
上述半导体器件还具有：
多个第三引线，其沿着上述封固体的上述第二边并排配置；以及
多个第三导电性部件，其将上述多个控制电极焊盘中的每一个与上述多个第三引线中的每一个电连接，
上述封固体的上述第一主面具有：
第三边，其在与上述第一方向交叉的第二方向上延伸；以及
第四边，其与上述第三边相对，
沿着上述封固体的上述第三边和上述第四边不配置引线，
上述封固体具有：
第三侧面，其与上述第一主面共有上述第三边；以及
第四侧面，其与上述第一主面共有上述第四边，
上述第一芯片搭载部和上述第二芯片搭载部各自的一部分从上述封固体的上述第三侧面和上述第四侧面突出。
(附注7)(制造方法)(实施例1(无嵌缝))
一种半导体器件的制造方法，包括：
(a)工序，准备第一芯片搭载部和第二芯片搭载部；
(b)工序，将具有绝缘栅双极型晶体管的第一半导体芯片搭载于上述第一芯片搭载部上，其中，上述第一半导体芯片具有形成有发射极焊盘的第一表面和形成有集电极且作为上述第一表面相反侧的面的第一背面，并将上述第一芯片搭载部与上述第一半导体芯片的上述第一背面电连接；
(c)工序，将具有二极管的第二半导体芯片搭载于上述第二芯片搭载部上，其中，上述第二半导体芯片具有形成有阳极焊盘的第二表面和形成有阴极且作为上述第二表面相反侧的面的第二背面，将上述第二芯片搭载部与上述第二半导体芯片的上述第二背面电连接；
(d)工序，准备具有第一引线和第二引线的引线框，并以上述第二芯片搭载部位于上述第一引线与第一芯片搭载部之间且位于上述第二引线与上述第一芯片搭载部之间的方式，来配置上述第一芯片搭载部及上述第二芯片搭载部与上述引线框；
(e)工序，将上述第一引线与上述第一半导体芯片电连接，将上述第二引线与上述第二半导体芯片电连接；以及
(f)工序，上述(e)工序之后，将上述第一芯片搭载部的一部分及上述第二芯片搭载部的一部分、上述第一半导体芯片及上述第二半导体芯片、上述第一引线的一部分及上述第二引线的一部分封固而形成封固体，
上述(e)工序包括：
(e1)工序，在上述第二半导体芯片的上述阳极焊盘和上述第二引线上搭载第二导电性部件，由此将上述阳极焊盘与上述第二引线电连接；以及
(e2)工序，上述(e1)工序之后，在上述第一半导体芯片的上述发射极焊盘和上述第一引线上搭载第一导电性部件，由此将上述发射极焊盘与上述第一引线电连接，
上述(e2)工序中以上述第一导电性部件跨过上述第二导电性部件的一部分的方式搭载上述第一导电性部件。
(附注8)(制造方法)(实施例2(有嵌缝))
一种半导体器件的制造方法，包括：
(a)工序，准备具有第一引线、第二引线和多个悬空引线的引线框，其中，在上述第一引线与第一芯片搭载部之间配置有第二芯片搭载部，且在上述第二引线与上述第一芯片搭载部之间配置有上述第二芯片搭载部，且将上述第一芯片搭载部及上述第二芯片搭载部与上述引线框的上述多个悬空引线中的每一个连结；
(b)工序，将具有绝缘栅双极型晶体管的第一半导体芯片搭载于上述第一芯片搭载部上，上述第一半导体芯片具有形成有发射极焊盘的第一表面和形成有集电极且作为上述第一表面相反侧的面的第一背面，将上述第一芯片搭载部与上述第一半导体芯片的上述第一背面电连接；
(c)工序，将具有二极管的第二半导体芯片搭载于上述第二芯片搭载部上，上述第二半导体芯片具有形成有阳极焊盘的第二表面和形成有阴极且作为上述第二表面的相反侧的面的第二背面，将上述第二芯片搭载部与上述第二半导体芯片的上述第二背面电连接；
(d)工序，将上述第一引线与上述第一半导体芯片电连接，将上述第二引线与上述第二半导体芯片电连接；以及
(e)工序，在上述(d)工序之后，将上述第一芯片搭载部的一部分及第二芯片搭载部的一部分、上述第一半导体芯片及上述第二半导体芯片、上述第一引线的一部分、上述第二引线的一部分和上述多个悬空引线各自的一部分封固而形成封固体，
上述(d)工序包括：
(d1)工序，在上述第二半导体芯片的上述阳极焊盘和上述第二引线上搭载第二导电性部件，由此将上述阳极焊盘与上述第二引线电连接；以及
(d2)工序，上述(d1)工序之后，在上述第一半导体芯片的上述发射极焊盘和上述第一引线上搭载第一导电性部件，由此将上述发射极焊盘与上述第一引线电连接，
上述(d2)工序中，以上述第一导电性部件跨过上述第二导电性部件的一部分的方式搭载上述第一导电性部件。
附图标记的说明
ADP 阳极焊盘
CHP1 半导体芯片
CHP2 半导体芯片
CLP1 夹片
CLP2 夹片
EP 发射极焊盘
LD1A 引线
LD1B 引线
TAB1 芯片搭载部
TAB2 芯片搭载部

Claims (14)

1.一种半导体器件，其用于SR电机用的逆变器电路，所述半导体器件具有：
(a)第一半导体芯片，其具有绝缘栅双极型晶体管，并具有形成有发射极焊盘的第一表面和形成有集电极且作为所述第一表面相反侧的面的第一背面；
(b)第二半导体芯片，其具有二极管，并具有形成有阳极焊盘的第二表面和形成有阴极且作为所述第二表面相反侧的面的第二背面；
(c)第一芯片搭载部，其搭载有所述第一半导体芯片，并具有与所述第一半导体芯片的所述第一背面电连接的第一上表面和作为所述第一上表面相反侧的面的第一下表面；
(d)第二芯片搭载部，其搭载有所述第二半导体芯片，并具有与所述第二半导体芯片的所述第二背面电连接的第二上表面和作为所述第二上表面相反侧的面的第二下表面；
(e)第一引线，其与所述第一半导体芯片的所述发射极焊盘经由第一导电性部件电连接；
(f)第二引线，其与所述第二半导体芯片的所述阳极焊盘经由第二导电性部件电连接；以及
(g)封固体，其具有第一主面和作为所述第一主面相反侧的面的第二主面，将所述第一半导体芯片、所述第二半导体芯片、所述第一芯片搭载部的一部分、所述第二芯片搭载部的一部分、所述第一引线的一部分及所述第二引线的一部分封固，所述第一主面具有第一边及与所述第一边相对的第二边，
所述第一芯片搭载部的所述第一下表面及所述第二芯片搭载部的所述第二下表面从所述封固体的所述第二主面露出，
在俯视时，所述第一引线和所述第二引线沿着在第一方向上延伸的所述封固体的所述第一边并排配置，
所述第一芯片搭载部与所述第二芯片搭载部电隔离，
所述第一导电性部件与所述第二导电性部件电隔离。
2.如权利要求1所述的半导体器件，其中，
在俯视时，所述第二芯片搭载部配置于所述封固体的所述第一边与所述第一芯片搭载部之间。
3.如权利要求2所述的半导体器件，其中，
在俯视时，所述第一导电性部件配置成与所述第二半导体芯片重叠。
4.如权利要求3所述的半导体器件，其中，
在俯视时，所述第二半导体芯片的所述阳极焊盘以其一部分与所述第一导电性部件重叠的方式形成于所述第二半导体芯片的所述第二表面上，并且所述第二导电性部件以覆盖所述阳极焊盘的方式与所述阳极焊盘电连接，由此，在俯视时所述第一导电性部件与位于所述阳极焊盘上方的所述第二导电性部件的一部分重叠。
5.如权利要求4所述的半导体器件，其中，
在俯视时，所述第二半导体芯片的所述阳极焊盘具有与所述第一导电性部件重叠的第一区域和不与所述第一导电性部件重叠的第二区域，
所述阳极焊盘的所述第一区域的面积大于所述阳极焊盘的所述第二区域的面积。
6.如权利要求2所述的半导体器件，其中，
在所述第一半导体芯片的所述第一表面上形成有包含在俯视时配置于所述封固体的所述第二边与所述发射极焊盘之间的栅电极焊盘在内的多个控制电极焊盘，
所述半导体器件还具有：
多个第三引线，其沿着所述封固体的所述第二边并排配置；以及
多个第三导电性部件，其将所述多个控制电极焊盘中的每一个与所述多个第三引线中的每一个电连接，
所述封固体的所述第一主面具有：
第三边，其在与所述第一方向交叉的第二方向上延伸；以及
第四边，其与所述第三边相对，
沿着所述封固体的所述第三边和所述第四边不配置引线。
7.如权利要求6所述的半导体器件，其中，
所述封固体具有：
第一侧面，其在所述封固体的厚度方向上位于所述第一主面与所述第二主面之间，并与所述第一主面共有所述第一边；以及
第二侧面，其与所述第一主面共有所述第二边，
所述第一引线和所述第二引线从所述封固体的所述第一侧面突出，
所述多个第三引线从所述封固体的所述第二侧面突出。
8.如权利要求7所述的半导体器件，其中，
所述多个第三引线分别弯折成各自的前端位于所述封固体的所述第一主面的上方。
9.一种电子装置，其中，具有：
(a)布线基板，其具有形成有第一布线和第二布线的主面；
(b)第一半导体器件，其搭载于所述布线基板的所述主面上；以及
(c)第二半导体器件，其搭载于所述布线基板的所述主面上，
所述第一半导体器件及所述第二半导体器件分别具有：
(d1)第一半导体芯片，其具有绝缘栅双极型晶体管；
(d2)第二半导体芯片，其具有二极管；
(d3)第一引线，其与形成于所述第一半导体芯片的第一表面的发射极焊盘电连接；
(d4)第二引线，其与形成于所述第二半导体芯片的第二表面的阳极焊盘电连接；
(d5)第一端子，其与形成于所述第一半导体芯片的第一背面的集电极电连接；
(d6)第二端子，其与形成于所述第二半导体芯片的第二背面的阴极电连接；以及
(d7)封固体，其将所述第一半导体芯片及所述第二半导体芯片封固，
所述第一半导体器件的所述第一引线与所述第二半导体器件的所述第二端子经由所述布线基板的所述第一布线电连接，
所述第一半导体器件的所述第二引线与所述第二半导体器件的所述第一端子经由所述布线基板的所述第二布线电连接。
10.如权利要求9所述的电子装置，其中，
所述第一半导体器件与所述第二半导体器件分别以不同的朝向搭载于所述布线基板的所述主面上。
11.如权利要求10所述的电子装置，其中，
所述第一半导体器件及所述第二半导体器件各自的所述封固体具有：
第一主面，其具有第一边、与所述第一边相对的第二边、和在与所述第一边及所述第二边各自的延伸方向交叉的方向上延伸的第三边；以及
第二主面，其为所述第一主面的相反侧的面，
在俯视时，所述第一半导体器件的所述第一端子及所述第二端子配置于所述封固体的所述第一边与所述第二边之间，并且所述第二端子配置于搭载有所述第一半导体芯片的第一芯片搭载部与所述第一边之间，
在俯视时，所述第二半导体器件的所述第一端子及所述第二端子配置于所述封固体的所述第一边与所述第二边之间，并且所述第二端子配置于搭载有所述第一半导体芯片的第一芯片搭载部与所述第一边之间，
在俯视时，所述第一半导体器件的所述第一引线及所述第二引线沿着所述封固体的所述第一边并排配置，并且所述第一引线配置于由所述第一边和所述第三边构成的第一角部与所述第二引线之间，
在俯视时，所述第二半导体器件的所述第一引线及所述第二引线沿着所述封固体的所述第一边并排配置，并且所述第一引线配置于由所述第一边和所述第三边构成的第一角部与所述第二引线之间，
所述第一半导体器件及所述第二半导体器件以在俯视时所述第一半导体器件的所述封固体的所述第一边与所述第二半导体器件的所述封固体的所述第三边相对、并且所述第一半导体器件的所述封固体的所述第三边与所述第二半导体器件的所述封固体的所述第一边朝向同一方向的方式，搭载于所述布线基板的所述主面上。
12.如权利要求11所述的电子装置，其中，
所述电子装置还具有：
电源端子，其能够从外部供给电源电位；
接地端子，其能够从外部供给接地电位；
第三半导体器件，其搭载于所述布线基板的所述主面上，并与所述第一半导体器件具有相同构造；以及
第四半导体器件，其搭载于所述布线基板的所述主面上，并与所述第二半导体器件具有相同构造，
在所述布线基板的所述主面上，形成有与所述电源端子、所述第一半导体器件及所述第三半导体器件电连接的第三布线，
在所述布线基板的所述主面上，形成有与所述接地端子、所述第二半导体器件及所述第四半导体器件电连接的第四布线，
所述第一半导体器件的所述第一引线及所述第二引线从位于所述封固体的所述第一主面与所述第二主面之间的第一侧面突出，
所述第三半导体器件的所述第一引线及所述第二引线从位于所述封固体的所述第一主面与所述第二主面之间的第一侧面突出，
在俯视时，所述第一半导体器件及所述第三半导体器件以与所述第三布线的一部分重叠的方式搭载于所述第三布线上，由此所述第一半导体器件及所述第三半导体器件各自的所述第一端子及所述第二端子与所述第三布线电连接。
13.如权利要求12所述的电子装置，其中，
所述电子装置还具有：
电流输出端子，其能够向外部输出输出电流；
电流输入端子，其能够输入来自外部的输入电流；
第一板状导电性部件，其与所述电流输出端子和所述第一布线电连接；以及
第二板状导电性部件，其与所述电流输入端子和所述第二布线电连接，
在俯视时，所述第一板状导电性部件及所述第二板状导电性部件配置成跨过所述第三布线和所述第四布线中的某一方。
14.如权利要求9所述的电子装置，其中，
所述第一半导体器件及所述第二半导体器件各自的所述封固体具有：
第一主面，其具有第一边、与所述第一边相对的第二边、和在与所述第一边及所述第二边各自的延伸方向交叉的方向上延伸的第三边；以及
第二主面，其为所述第一主面的相反侧的面，
所述第一半导体器件及所述第二半导体器件分别具有多个第三引线，该多个第三引线分别与包含形成于所述第一半导体芯片的所述第一表面的栅电极焊盘在内的多个控制电极焊盘中的每一个电连接，
在俯视时，所述多个第三引线分别沿着所述封固体的所述第二边并排配置，并且所述多个第三引线弯折成其前端位于所述封固体的所述第一主面的上方。
CN201480081240.7A 2014-08-25 2014-08-25 半导体器件及电子装置 Expired - Fee Related CN106575645B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/072207 WO2016030955A1 (ja) 2014-08-25 2014-08-25 半導体装置および電子装置

Publications (2)

Publication Number Publication Date
CN106575645A CN106575645A (zh) 2017-04-19
CN106575645B true CN106575645B (zh) 2019-12-24

Family

ID=55398900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480081240.7A Expired - Fee Related CN106575645B (zh) 2014-08-25 2014-08-25 半导体器件及电子装置

Country Status (5)

Country Link
US (2) US10217727B2 (zh)
JP (1) JP6351731B2 (zh)
CN (1) CN106575645B (zh)
TW (1) TWI705554B (zh)
WO (1) WO2016030955A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6354392B2 (ja) * 2014-07-03 2018-07-11 株式会社デンソー 半導体装置
JP6255518B2 (ja) * 2015-11-20 2017-12-27 新電元工業株式会社 半導体装置
TWI671877B (zh) * 2018-04-24 2019-09-11 財團法人工業技術研究院 半導體封裝結構
CN112204739B (zh) * 2018-06-20 2024-03-15 罗姆股份有限公司 半导体器件
JP6921794B2 (ja) * 2018-09-14 2021-08-18 株式会社東芝 半導体装置
JP7155990B2 (ja) * 2018-12-17 2022-10-19 株式会社デンソー 半導体モジュール
CN113140526B (zh) * 2021-04-22 2022-03-04 深圳市芯控源电子科技有限公司 一种半导体sgt器件
CN115332189B (zh) * 2022-10-13 2023-02-10 合肥中恒微半导体有限公司 一种igbt功率模块封装结构及其封装方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060772A (en) 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
JP3410969B2 (ja) * 1997-06-30 2003-05-26 株式会社東芝 半導体装置
US6166464A (en) 1998-08-24 2000-12-26 International Rectifier Corp. Power module
JP4409064B2 (ja) * 2000-07-14 2010-02-03 三菱電機株式会社 パワー素子を含む半導体装置
JP4403665B2 (ja) * 2001-03-14 2010-01-27 三菱電機株式会社 半導体装置
JP2003243611A (ja) * 2002-02-21 2003-08-29 Mitsubishi Electric Corp 半導体モジュール及び半導体装置
JP3740116B2 (ja) * 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
JP2004349347A (ja) * 2003-05-20 2004-12-09 Rohm Co Ltd 半導体装置
JP3759131B2 (ja) 2003-07-31 2006-03-22 Ｎｅｃエレクトロニクス株式会社 リードレスパッケージ型半導体装置とその製造方法
JP4015975B2 (ja) * 2003-08-27 2007-11-28 三菱電機株式会社 半導体装置
JP2005136332A (ja) * 2003-10-31 2005-05-26 Toyota Motor Corp 半導体装置
US7327024B2 (en) 2004-11-24 2008-02-05 General Electric Company Power module, and phase leg assembly
JP2007073743A (ja) * 2005-09-07 2007-03-22 Denso Corp 半導体装置
JP5232367B2 (ja) 2006-07-12 2013-07-10 ルネサスエレクトロニクス株式会社 半導体装置
JP5390064B2 (ja) 2006-08-30 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置
JP2011086889A (ja) * 2009-10-19 2011-04-28 Renesas Electronics Corp 半導体装置およびその製造方法
CN102473653B (zh) 2010-02-01 2016-05-04 丰田自动车株式会社 半导体装置的制造方法以及半导体装置
CN103069556B (zh) * 2010-12-27 2015-09-16 日产自动车株式会社 半导体模块、模制装置及模制成形方法
JP5707302B2 (ja) 2011-11-02 2015-04-30 株式会社 日立パワーデバイス パワー半導体モジュール
KR20130069108A (ko) * 2011-12-16 2013-06-26 삼성전기주식회사 반도체 패키지

Also Published As

Publication number Publication date
WO2016030955A1 (ja) 2016-03-03
US20190088629A1 (en) 2019-03-21
JPWO2016030955A1 (ja) 2017-04-27
US10217727B2 (en) 2019-02-26
TWI705554B (zh) 2020-09-21
CN106575645A (zh) 2017-04-19
US10546839B2 (en) 2020-01-28
US20170229428A1 (en) 2017-08-10
JP6351731B2 (ja) 2018-07-04
TW201614796A (en) 2016-04-16

Similar Documents

Publication Publication Date Title
CN106575645B (zh) 半导体器件及电子装置
US10453946B2 (en) Semiconductor device and an electronic device
US10141248B2 (en) Semiconductor device and manufacturing method thereof
US9153563B2 (en) Electronic device
JP6633859B2 (ja) 半導体装置
JP6689708B2 (ja) 電子装置
JP6316708B2 (ja) 半導体装置の製造方法
KR20180129614A (ko) 전자 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1235153

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191224

Termination date: 20200825

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1235153

Country of ref document: HK