CN106560929A - 晶片尺寸等级的感测晶片封装体及其制造方法 - Google Patents
晶片尺寸等级的感测晶片封装体及其制造方法 Download PDFInfo
- Publication number
- CN106560929A CN106560929A CN201610853236.9A CN201610853236A CN106560929A CN 106560929 A CN106560929 A CN 106560929A CN 201610853236 A CN201610853236 A CN 201610853236A CN 106560929 A CN106560929 A CN 106560929A
- Authority
- CN
- China
- Prior art keywords
- layer
- sensing
- hole
- wafer
- packaging body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000004806 packaging method and process Methods 0.000 claims description 76
- 239000000758 substrate Substances 0.000 claims description 58
- 230000004888 barrier function Effects 0.000 claims description 53
- 238000000034 method Methods 0.000 claims description 48
- 238000000576 coating method Methods 0.000 claims description 27
- 239000011248 coating agent Substances 0.000 claims description 25
- 238000002161 passivation Methods 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 22
- 238000012545 processing Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000003780 insertion Methods 0.000 claims description 7
- 230000037431 insertion Effects 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 5
- 238000007373 indentation Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 4
- 230000008602 contraction Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 143
- 238000005538 encapsulation Methods 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- UFWIBTONFRDIAS-UHFFFAOYSA-N Naphthalene Chemical compound C1=CC=CC2=CC=CC=C21 UFWIBTONFRDIAS-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000000428 dust Substances 0.000 description 4
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- -1 acryl Chemical group 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000003801 milling Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000003973 paint Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920000052 poly(p-xylylene) Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000012356 Product development Methods 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000002322 conducting polymer Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供一种晶片尺寸等级的感测晶片封装体及其制造方法，该晶片尺寸等级的感测晶片封装体包括：一感测晶片，具有相对的一第一上表面及一第一下表面，该第一上表面形成有一第一绝缘层，该感测晶片包括位在邻近该第一上表面处的一感测元件、及多个位在该第一绝缘层内且邻近该感测元件的导电垫，且该第一下表面具有一线路层，分别连接每一导电垫；以及一围堰层，形成于邻近该感测元件的该第一绝缘层上。本发明能够改善感测晶片封装体所遭遇的热涨冷缩的翘曲效应。
Description
技术领域
本发明有关于一种感测晶片封装体及其制造方法，且特别是有关于一种晶片尺寸等级的感测晶片封装体及其制造方法。
背景技术
具有感测功能的晶片封装体的感测装置在传统的制作过程中容易受到污染或破坏，造成感测装置的效能降低，进而降低晶片封装体的可靠度或品质。此外，为符合电子产品朝向微型化的发展趋势，有关电子产品封装构造中，用以承载半导体晶片的封装基板如何降低厚度，亦为电子产品研发中一项重要的课题。有关封装基板的制作过程中，其于薄形晶片层上制作线路。若封装基板为符合微型化的要求，而选用厚度过薄的封装基板时，不但封装基板的生产作业性不佳，封装基板也易因厚度过薄，而于封装制程受到环境因素影响会产生变形翘曲或损坏，造成产品不良等问题。
此外，为了使影像感测晶片封装体具有良好的影像品质，影像感测晶片封装体内的感测元件必须与表面的盖板层间隔一适当距离。为达到此目的，已知的封装技术乃使用一光阻图案、氮化硅等材料所构成的围堰层(dam)设置于影像感测晶片与封装用的盖板层之间，以维持影像感测晶片与盖板层之间的适当距离。然而光阻图案所构成的间隔层，由于受限于微影技术，其厚度顶多40μm，若有灰尘掉落在盖板层表面时间，通过灰尘的光线将会扭曲或干涉感侧元件封装体的影像，造成鬼影或反光，且光阻图案往往具有光敏感特性、易裂化的缺点，使用光阻图案所构成的间隔层将会降低影像感测晶片封装体的光学效能与稳定性。
此外，覆盖于影像感测晶片上方的盖板层，通常由玻璃所构成，其热膨胀系数(CTE)约为3.25，而氮化硅的热膨胀系数约为2.3，光阻图案的热热膨胀系数则为55，故当盖板层与围堰层由具有不同热膨胀系数的材料所构成时，影像感测晶片封装体的盖板层与围堰层将会因为热涨冷缩效应而生翘曲。
发明内容
有鉴于此，本发明乃提供一种新颖的晶片尺寸等级的感测晶片封装体及其制造方法，通过使位在晶片尺寸等级的感测晶片上方的盖板层与围堰层采用相同的材料，改善以往因为盖板层与围堰层由不同材料构成时所遭遇的热涨冷缩的翘曲缺点。
本发明的一目的是提供一种晶片尺寸等级的感测晶片封装体，包括：一感测晶片、一线路层以及一围堰层，感测晶片包括：一感测元件基板，其具有相对的一第一上表面及一第一下表面；一第一绝缘层，形成于该第一上表面；一感测元件，形成于该感测元件基板内邻近该第一上表面处；及多个导电垫，位在该第一绝缘层内且邻近该感测元件。该线路层分别连接每一导电垫。该围堰层形成于邻近该感测元件的该第一绝缘层上。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体，且该线路层包括：多个第一贯通孔，贯通该感测晶片的该第一上表面及该第一下表面，且每一第一贯通孔包括一底墙以及一环绕该底墙的侧墙，且该底墙暴露出其所对应的导电垫的表面；一第二绝缘层，形成于该第一下表面，且覆盖每一第一贯通孔的侧墙及该底墙；多个第二贯通孔，位在每一第一贯通孔的底墙处的该第二绝缘层，且每一第二贯通孔均暴露出其所对应的导电垫的表面；一重布线层，形成于该第二绝缘层上，并经由每一第二贯通孔分别连接每一导电垫；一钝化保护层，覆盖该重布线层，且该钝化保护层具有分别暴露出该重布线层的第三贯通孔；及一导电结构，分别形成于该多个第三贯通孔内，且分别与该重布线层电性连接。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体，且该线路层包括：多个第五贯通孔，贯通该感测晶片的该第一上表面、该第一下表面及该多个导电垫，且每一第五贯通孔的二侧墙分别暴露出其所对应的导电垫的边缘；一第二绝缘层，形成于该第一下表面，且覆盖每一第五贯通孔的该二侧墙；一重布线层，形成于该第二绝缘层上，并分别连接每一导电垫的边缘；一钝化保护层，覆盖该重布线层，且该钝化保护层具有分别暴露出该重布线层的第六贯通孔；以及多个导电结构，分别形成于该多个第六贯通孔内，且每一导电结构分别与该重布线层电性连接。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体，且该感测元件包括触控元件、生物特征辨识元件、影像感测元件或环境因子感测元件。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体，其中该感测元件是一影像感测元件，且包括一透镜，该透镜形成于该第一绝缘层上。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体，且还包括一盖板层，该盖板层形成于该感测晶片上方，并与该围堰层接合。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体，且该围堰层与该盖板层由相同的材料所构成。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体，且该围堰层与该盖板层由玻璃所构成。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体，且还包括一第一粘着层，该第一粘着层夹于该盖板层与该围堰层之间。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体，且还包括一第二粘着层，该第二粘着层夹于该围堰层与该感测晶片的该第一绝缘层之间。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体，且该封装体是一种薄型化的晶片尺寸的影像感应器封装体，其中该围堰层的高度介于20μm～60μm之间。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体，且该封装体是一种较厚的晶片尺寸的影像感应器封装体，其中该围堰层的高度介于400μm～600μm之间。
本发明的另一目的是提供一种晶片尺寸等级的感测晶片封装体的制造方法，其步骤包括：提供一感测元件基板，该感测元件基板具有相对的一第一上表面和一第一下表面，其中该第一上表面形成有一第一绝缘层，且该感测元件基板包括多个感测晶片区，每一感测晶片区包括位在邻近该第一上表面处的一感测元件、及多个位在该第一绝缘层内且邻近该感测元件的导电垫；提供一盖板层，该盖板层具有相对的一第二上表面和一第二下表面，且该第二下表面上形成有多个围堰层，每一围堰层分别对应于每一感测晶片区，其中该盖板层与该多个围堰层具有相同热膨胀系数；使该盖板层接合至该感测元件基板的该第一上表面，且该多个围堰层位在该盖板层与该感测元件基板之间；形成一线路层于该感测元件基板的该第一下表面，且该线路层分别连接每一导电垫；形成一钝化保护层于该线路层上；以及切割该多个晶片区，以获得多个独立的感应器封装体。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，其中该基板、该围堰层与该盖板层由相同的材料所构成。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，其中该基板、该围堰层与该盖板层的材料由玻璃所构成。
本发明的另一目的是提供一如上所述的所述的晶片尺寸等级的感测晶片封装体的制造方法，该围堰层的形成步骤包括：提供一基板；形成一第一粘着层于该基板或该盖板层上；通过该第一粘着层使该基板与该盖板层接合成一堆叠层；以及利用微影蚀刻技术图案化该基板，并于该盖板层上形成一围堰层，且该第一粘着层夹于该围堰层与该基板之间。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，且还包括一将该盖板层自每一感测晶片封装体剥离的步骤。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，其中该线路层的制造步骤包括：薄化该感测元件基板的该第一下表面；形成多个第一贯通孔于该薄化的第一下表面，每一第一贯通孔均暴露出其所对应的导电垫的表面；形成一第二绝缘层，该第二绝缘层覆盖于该薄化的第一下表面、该多个第一贯通孔及每一第一贯通孔所暴露的导电垫的表面；去除位在每一第一贯通孔内的部分该第二绝缘层，形成多个分别暴露出该多个导电垫的第二贯通孔；形成一重布线层于该第二绝缘层上，并通过该多个第二贯通孔与每一导电垫电性连接；形成一钝化保护层于该重布线层上，且该钝化保护层上形成有多个暴露出该重布线层的第三贯通孔；以及在每一第三贯通孔内分别形成一导电结构，且该每一该导电结构分别与该重布线层电性连接。此外，在根据本发明的某些实施例中，每一第一贯通孔的截面积随其与该第一下表面间的距离的增加而逐渐减小
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，其中该线路层的另一制造步骤包括：薄化该感测元件基板的该第一下表面；形成多个第四贯通孔于该薄化的第一下表面，每一第四贯通孔均暴露出其所对应的导电垫的表面；形成一第二绝缘层，覆盖于该薄化的第一下表面、该多个第四贯通孔及每一第四贯通孔所暴露的导电垫的表面；利用刻痕制程，去除位在每一第四贯通孔内的部分该第二绝缘层、部分该导电垫及部分该第一绝缘层，形成多个第五贯通孔，且每一第五贯通孔的二侧墙分别暴露出其所对应的导电垫；形成一重布线层于该第二绝缘层上，并通过该多个第五贯通孔与每一导电垫电性连接；形成一钝化保护层于该重布线层上，且该钝化保护层上形成有多个暴露出该重布线层的第六贯通孔；以及在每一第六贯通孔内分别形成一导电结构，且每一该导电结构分别与该重布线层电性连接。此外，在根据本发明的某些实施例中，每一第四贯通孔的截面积随其与该第一下表面间的距离的增加而逐渐减小
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，且还包括一第二粘着层，该第二粘着层夹于该围堰层与该感测晶片的该第一绝缘层之间。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，其中该封装体是一种薄型化的晶片尺寸的影像感应器封装体，且该围堰层的高度介于20μm～60μm之间。
本发明的另一目的是提供一种如上所述的晶片尺寸等级的感测晶片封装体的制造方法，其中该封装体是一种较厚的晶片尺寸的影像感应器封装体，且该围堰层的高度介于400μm～600μm之间。
附图说明
图1A～图1K显示的是根据本发明实施例一的晶片尺寸等级的感测晶片封装体的剖面制程。
图1L～图1O显示的是根据本发明实施例二的晶片尺寸等级的感测晶片封装体的剖面制程。
图2显示的是根据本发明实施例三的晶片尺寸等级的感测晶片封装体的剖面图。
图3显示的是根据本发明实施例四的晶片尺寸等级的感测晶片封装体的剖面图。
其中，附图中符号的简单说明如下：
100 盖板层
110 第一粘着层
115、115′ 堆叠结构
120、120′ 基板
130 光阻图案
140、140′ 围堰层
200 感测元件基板
200a 第一上表面
200b 第一下表面
205 感测晶片区
210 感测元件
220 第一绝缘层
230 导电垫
250 透镜
255 第二粘着层
260 第一贯通孔
265 第四贯通孔
266 第五贯通孔
270、270′ 第二绝缘层
280、280′ 重布线层
290、290′ 钝化保护层
295、295′ 导电结构
A、B 感测晶片
SC 切割道
1000、1000′、2000、 晶片尺寸等级的感测晶片封装
2000′、3000、4000 体。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然而应注意的是，本发明提供许多可供应用的发明概念，其可以以多种特定形式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。
<实施例一>
以下将配合图1A～图1K的剖面制程，说明根据本发明实施例一的晶片尺寸等级的感测晶片封装体1000及其制造方法。
首先，请参照图1A，提供一盖板层100以及一与盖板层具有相同热膨胀系数(CTE)材质的基板120。接着，先在盖板层100表面涂布一第一粘着层110，然后通过粘着层110使盖板层100与基板120结合成一如图1B所示的堆叠层115。本实施例中的盖板层100与基板120均由具有相同热膨胀系数的玻璃所构成，在根据本发明的其他实施例中，盖板层100与基板120也可选择其他具有相同热膨胀系数的材料，例如压克力、蓝宝石、石英或氮化硅等。此外，在根据本发明的其他实施例中，第一粘着层110也可先涂布在基板120，然后再通过第一粘着层110使盖板层100与基板120结合成一如图1B所示的堆叠结构115。
然后，请参照图1C，利用铣洗、研磨或蚀刻等技术，削除部分图1B所示堆叠结构115的基板120，使原本的堆叠结构115成为包含一厚度较薄的基板120′的堆叠结构115′。
然后，请参照图1D，利用微影技术在堆叠结构115′的基板120′上形成一光阻图案130。接着，请参照图1E，利用光阻图案130作为蚀刻罩幕，并配合干蚀刻技术蚀刻去除未被光阻图案130所遮蔽的基板120′，形成一围堰层140。接着，请参照图1F，去除光阻图案后，便可在盖板层100表面形成一围堰层140，且围堰层140与盖板层100之间夹有一粘着层110。围堰层140的厚度可视需要调整介于20～60μm之间。
接着，请参照图1G，提供一感测元件基板200，其具有相对的一第一上表面200a和一第一下表面200b，其中该第一上表面200a形成有一第一绝缘层220，且感测元件基板200包括多个感测晶片区205，每一感测晶片区205均包括位在邻近该第一上表面处的一感测元件210、及多个位在该第一绝缘层内且邻近该感测元件的导电垫230。此外，相邻的感测晶片区205之间均具有一切割道SC。本实施例中的感测元件基板200为一表面含盖有多个感测晶片区205的硅晶圆。本实施例中的感测组件210是一影像感测组件，且且包括一透镜250，该透镜250是形成于该第一绝缘层220上。此外，在根据本发明的其他实施例中，感测组件210可为触控组件、生物特征辨识组件、或环境因子感测组件，在此不再赘述。
接着，请参照图1H，通过一第二粘着层255使图1F所示表面具有一围堰层140的盖板层100结合至感测元件基板200。其中，第二粘着层255可预先涂布在感测元件基板200的第一绝缘层220表面或者预先涂布在围堰层140表面。
接着，请参照图1I，利用硅通孔(through silicon via；TSV)制程，对感测元件基板200的第一下表面200b继续加工。利用蚀刻制程、铣削(milling)制程、磨削(grinding)制程或研磨(polishing)制程，先薄化感测元件基板200的第一下表面200b，然后形成多个贯穿感测元件基板200的第一下表面200b及第一上表面200a且分别暴露导电垫230表面的第一贯通孔260。在本实施例中，每一个第一贯通孔260的截面积随其与该第一下表面200b间的距离的增加而逐渐减小。然后，先形成一第二绝缘层270，覆盖于薄化的第一下表面200b、第一贯通孔260内及每一个第一贯通孔260所暴露的导电垫230表面。之后，去除位在每一个第一贯通孔260内的部分第二绝缘层270，并形成多个分别暴露出导电垫230表面的第二贯通孔(未标示)，然后再形成一重布线层280于第二绝缘层270上，并通过第二贯通孔(未标示)与每一个导电垫230电性连接。重布线层280的材料可选自铝、铜、金、铂、镍、锡、导电高分子材料、导电陶瓷材料(例如氧化铟锡(ITO)或氧化铟锌(IZO))其中之一或其组合。
接着，请参照图1J，先形成一钝化保护层290于重布线层280上，且钝化保护层290上形成有多个暴露出重布线层280的第三贯通孔(未标示)，然后通过电镀制程、网版印刷或其他适合制程，于每一个第三贯通孔(未标示)内分别形成一导电结构295(例如，焊球、凸块或导电柱)，且该每一个导电结构295分别与重布线层280电性连接。钝化保护层290的材料可选自环氧树脂、绿漆、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)或有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯等)。最后，沿切割道SC裁切感测元件基板200，便可获得多个如图1J所示的晶片尺寸等级的感测晶片封装体1000。
此外，为满足某些客户的需求，图1J所示的晶片尺寸等级的感测晶片封装体1000，也可在出货前预先剥除其表面的盖板层100以及粘着层110，形成如图1K所示的晶片尺寸等级的感测晶片封装体1000′。
<实施例二>
以下将配合图1L～图1N的剖面制程，说明根据本发明实施例二的晶片尺寸等级的感测晶片封装体1000及其制造方法。
请参照图1L，本实施例乃利用T-型接触(T-contact)制程，处理实施例一所获得如图1H所示结构。首先，薄化感测元件基板200的第一下表面200b，然后形成多个对应于导电垫230且贯穿感测元件基板200的第一下表面200b 及第一上表面200a的第四贯通孔265，其中每一个第四贯通孔265的截面积随其与该第一下表面200b间的距离的增加而逐渐减小。接着，形成一第二绝缘层270′，覆盖于薄化的第一下表面200b及第四贯通孔265内。
接着，请参照图1M，通过刻痕(notching)制程，去除位在每一第四贯通孔内的部分该第二绝缘层270′、部分第一绝缘层220及部分导电垫230，形成多个第五贯通孔266，且每一个第五贯通孔266的两侧壁分别暴露出其所对应的导电垫230的边缘。
接着，请参照图1N，形成一重布线层280′于第二绝缘层270′及每一个第五贯通孔266内，并与第五贯通孔266两侧壁所暴露出的每一导电垫230的边缘电性连接。重布线层280′的材料可选自铝、铜、金、铂、镍、锡、导电高分子材料、导电陶瓷材料(例如氧化铟锡(ITO)或氧化铟锌(IZO))其中之一或其组合。然后，形成一钝化保护层290′于重布线层280′上，且钝化保护层290′上形成有多个暴露出重布线层280′的第六贯通孔(未标示)，然后在每一个第六贯通孔(未标示)内分别形成一导电结构295′，且该每一个导电结构295′分别与重布线层280′电性连接。钝化保护层290′的材料可选自环氧树脂、绿漆、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)或有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯等)。最后，沿切割道SC裁切感测元件基板200，便可获得多个如图1K′所示的晶片尺寸等级的感测晶片封装体2000。
此外，为满足某些客户的需求，图1N所示的晶片尺寸等级的感测晶片封装体2000，也可在出货前预先剥除其表面的盖板层100以及粘着层110，形成如图1O所示的晶片尺寸等级的感测晶片封装体2000′。
如上所述，为了使影像感测晶片封装体具有良好的影像品质，影像感测晶片封装体内的感测元件必须与表面的透光盖板层间隔一适当距离以避免灰尘掉落在盖板层表面时，通过灰尘的光线将会扭曲或干涉感侧元件封装体的影像，造成鬼影或反光。此类影像感测晶片封装体同业可通过本发明所揭露的技术获得解决，以下将以实施例三及实施利四说明。
<实施例三>
如图2所示，其显示的是根据本发明的实施例三的晶片尺寸等级的感测晶片封装体3000，其乃利用如实施例一所述的相同TSV制程制造，且为了使感测晶片200内的感测元件210与盖板层100间隔一适当距离，本实施例所使用的围堰层140′，其高度大于实施例一的围堰层140，且围堰层140′的高度介于400～600μm之间。
借此，便可形成一如图2所示般可避免鬼影或反光的晶片尺寸等级的感测晶片封装体3000。此外，为了避免因为盖板层100与围堰层140′之间的膨胀系数差异所导致的热涨冷缩翘曲效应，故本实施例的围堰层140′仍采用与盖板层100具有相同热膨胀系数的玻璃材料，但在其他实施例中，围堰层140′仍可采用其他与盖板层100具有相同热膨胀系数的材料，例如压克力、蓝宝石、石英或氮化硅。
<实施例四>
如图3所示，其显示的是根据本发明的实施例四的晶片尺寸等级的感测晶片封装体4000，其乃利用如实施例二所述的相同T-contact制程制造，且为了使感测晶片200内的感测元件210与盖板层100间隔一适当距离，本实施例所使用的围堰层140′，其高度大于实施例二的围堰层140，且围堰层140′的高度介于400～600μm之间。
借此，便可形成一如图3所示般可避免鬼影或反光的晶片尺寸等级的感测晶片封装体4000。此外，为了避免因为盖板层100与围堰层140′之间的膨胀系数差异所导致的热涨冷缩翘曲效应，故本实施例的围堰层140′仍采用与盖板层100具有相同热膨胀系数的玻璃材料，但在其他实施例中，围堰层140′仍可采用其他与盖板层100具有相同热膨胀系数的材料，例如压克力、蓝宝石、石英或氮化硅。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
Claims (20)
1.一种晶片尺寸等级的感测晶片封装体，其特征在于，包括：
感测晶片，包括：
感测元件基板，具有相对的第一上表面及第一下表面；
第一绝缘层，形成于该第一上表面；
感测元件，形成于该感测元件基板内邻近该第一上表面处；及
多个导电垫，位在该第一绝缘层内且邻近该感测元件；
线路层，位在该第一下表面，且分别连接每一导电垫；以及
围堰层，形成于邻近该感测元件的该第一绝缘层上。
2.根据权利要求1所述的晶片尺寸等级的感测晶片封装体，其特征在于，该线路层包括：
多个第一贯通孔，贯通该感测晶片的该第一上表面及该第一下表面，且每一第一贯通孔包括底墙以及环绕该底墙的侧墙，且该底墙暴露出其所对应的导电垫的表面；
第二绝缘层，形成于该第一下表面，且覆盖每一第一贯通孔的该侧墙及该底墙；
多个第二贯通孔，位在每一第一贯通孔的该底墙处的该第二绝缘层，且每一第二贯通孔均暴露出其所对应的导电垫的表面；
重布线层，形成于该第二绝缘层上，并经由每一第二贯通孔分别连接每一导电垫；
钝化保护层，覆盖该重布线层，且该钝化保护层具有多个分别暴露出该重布线层的第三贯通孔；以及
多个导电结构，分别形成于该多个第三贯通孔内，且每一导电结构分别与该重布线层电性连接。
3.根据权利要求1所述的晶片尺寸等级的感测晶片封装体，其特征在于，该线路层包括：
多个第五贯通孔，贯通该感测晶片的该第一上表面、该第一下表面及该多个导电垫，且每一第五贯通孔的二侧墙分别暴露出其所对应的导电垫的边缘；
第二绝缘层，形成于该第一下表面，且覆盖每一第五贯通孔的该二侧墙；
重布线层，形成于该第二绝缘层上，并分别连接每一导电垫的边缘；
钝化保护层，覆盖该重布线层，且该钝化保护层具有分别暴露出该重布线层的第六贯通孔；以及
多个导电结构，分别形成于该多个第六贯通孔内，且每一导电结构分别与该重布线层电性连接。
4.根据权利要求2或3所述的晶片尺寸等级的感测晶片封装体，其特征在于，还包括盖板层，该盖板层形成于该感测晶片上方，并与该围堰层接合。
5.根据权利要求4所述的晶片尺寸等级的感测晶片封装体，其特征在于，该围堰层与该盖板层由具有相同热膨胀系数的材料所构成。
6.根据权利要求5所述的晶片尺寸等级的感测晶片封装体，其特征在于，还包括第一粘着层，该第一粘着层夹于该盖板层与该围堰层之间。
7.根据权利要求6所述的晶片尺寸等级的感测晶片封装体，其特征在于，还包括第二粘着层，该第二粘着层夹于该围堰层与该感测晶片的该第一绝缘层之间。
8.根据权利要求4所述的晶片尺寸等级的感测晶片封装体，其特征在于，该围堰层的高度介于20μm～60μm之间。
9.根据权利要求4所述的晶片尺寸等级的感测晶片封装体，其特征在于，该围堰层的高度介于400μm～600μm之间。
10.一种晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，包括：
提供感测元件基板，该感测元件基板包括相对的第一上表面和第一下表面，其中该第一上表面形成有第一绝缘层，且该感测元件基板包括多个感测晶片区，每一感测晶片区包括位在该感测元件基板内且邻近该第一上表面处的感测元件及多个位在该第一绝缘层内且邻近该感测元件的导电垫，且两相邻的该多个感测晶片区间均具有切割道；
提供盖板层，该盖板层具有相对的第二上表面和第二下表面，且该第二下表面上形成有多个围堰层，每一围堰层分别对应于每一感测晶片区，其中该盖板层与该多个围堰层具有相同热膨胀系数；
使该盖板层接合至该感测元件基板的该第一上表面，且该多个围堰层位在该盖板层与该感测元件基板之间；
形成线路层于该感测元件基板的该第一下表面，且该线路层分别连接每一导电垫；
形成钝化保护层于该线路层上；以及
沿该切割道切割该感测元件基板，以获得多个独立的晶片尺寸等级的感测晶片封装体。
11.根据权利要求10所述的晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，该感测元件基板、该围堰层与该盖板层由具有相同热膨胀系数的材料所构成。
12.根据权利要求10所述的晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，该围堰层的形成步骤包括：
提供基板；
形成第一粘着层于该基板或该盖板层上；
通过该第一粘着层使该基板与该盖板层接合成堆叠层；以及
利用微影蚀刻技术图案化该基板，并于该盖板层上形成围堰层，且该第一粘着层夹于该围堰层与该基板之间。
13.根据权利要求10所述的晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，还包括将该盖板层自每一感测晶片封装体剥离的步骤。
14.根据权利要求10所述的晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，该线路层的制造步骤包括：
薄化该感测元件基板的该第一下表面；
形成多个第一贯通孔于该薄化的第一下表面，每一第一贯通孔均暴露出其所对应的导电垫的表面；
形成第二绝缘层，该第二绝缘层覆盖于该薄化的第一下表面、该多个第一贯通孔及每一第一贯通孔所暴露的导电垫的表面；
去除位在每一第一贯通孔内的部分该第二绝缘层，形成多个分别暴露出导电垫的第二贯通孔；
形成重布线层于该第二绝缘层上，并通过该多个第二贯通孔与每一导电垫电性连接；
形成钝化保护层于该重布线层上，且该钝化保护层上形成有多个暴露出该重布线层的第三贯通孔；以及
在每一第三贯通孔内分别形成导电结构，且每一该导电结构分别与该重布线层电性连接。
15.根据权利要求14所述的晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，每一第一贯通孔的截面积随其与该第一下表面间的距离的增加而逐渐减小。
16.根据权利要求10所述的晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，该线路层的制造步骤包括：
薄化该感测元件基板的该第一下表面；
形成多个第四贯通孔于该薄化的第一下表面，且每一第四贯通孔均暴露出其所对应的导电垫的表面；
形成第二绝缘层，覆盖于该薄化的第一下表面、该多个第四贯通孔及每一第四贯通孔所暴露的该多个导电垫的表面；
利用刻痕制程，去除位在每一第四贯通孔内的部分该第二绝缘层、部分该导电垫及部分该第一绝缘层，形成多个第五贯通孔，且每一第五贯通孔的二侧墙分别暴露出其所对应的导电垫；
形成重布线层于该第二绝缘层上，并通过该多个第五贯通孔与每一导电垫电性连接；
形成钝化保护层于该重布线层上，且该钝化保护层上形成有多个暴露出该重布线层的第六贯通孔；以及
在每一第六贯通孔内分别形成导电结构，且每一该导电结构分别与该重布线层电性连接。
17.根据权利要求16所述的晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，每一第四贯通孔的截面积随其与该第一下表面间的距离的增加而逐渐减小。
18.根据权利要求10所述的晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，还包括第二粘着层，该第二粘着层夹于该围堰层与该感测晶片的该第一绝缘层之间。
19.根据权利要求10所述的晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，该围堰层的高度介于20μm～60μm之间。
20.根据权利要求10所述的晶片尺寸等级的感测晶片封装体的制造方法，其特征在于，该围堰层的高度介于400μm～600μm之间。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201562236129P | 2015-10-01 | 2015-10-01 | |
| US62/236,129 | 2015-10-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106560929A true CN106560929A (zh) | 2017-04-12 |
Family
ID=58448057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610853236.9A Withdrawn CN106560929A (zh) | 2015-10-01 | 2016-09-27 | 晶片尺寸等级的感测晶片封装体及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20170098678A1 (zh) |
| CN (1) | CN106560929A (zh) |
| TW (1) | TW201715672A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109216209A (zh) * | 2017-06-30 | 2019-01-15 | 台湾积体电路制造股份有限公司 | 集成电路封装件及其形成方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI600125B (zh) * | 2015-05-01 | 2017-09-21 | 精材科技股份有限公司 | 晶片封裝體及其製造方法 |
| TWI649856B (zh) * | 2016-05-13 | 2019-02-01 | 精材科技股份有限公司 | 晶片封裝體與其製造方法 |
| CN110291637B (zh) * | 2017-02-22 | 2023-11-14 | 索尼半导体解决方案公司 | 摄像器件、电子装置和制造摄像器件的方法 |
| WO2018223317A1 (zh) | 2017-06-07 | 2018-12-13 | 深圳市汇顶科技股份有限公司 | 芯片封装结构、方法和终端设备 |
| CN107425031B (zh) * | 2017-09-05 | 2022-03-01 | 盛合晶微半导体(江阴)有限公司 | 背照式cmos传感器的封装结构及封装方法 |
-
2016
- 2016-09-27 CN CN201610853236.9A patent/CN106560929A/zh not_active Withdrawn
- 2016-09-29 TW TW105131157A patent/TW201715672A/zh unknown
- 2016-09-29 US US15/280,959 patent/US20170098678A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109216209A (zh) * | 2017-06-30 | 2019-01-15 | 台湾积体电路制造股份有限公司 | 集成电路封装件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20170098678A1 (en) | 2017-04-06 |
| TW201715672A (zh) | 2017-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106560929A (zh) | 晶片尺寸等级的感测晶片封装体及其制造方法 | |
| US10157811B2 (en) | Chip package and method for forming the same | |
| CN106206625B (zh) | 一种芯片尺寸等级的感测芯片封装体及其制造方法 | |
| TWI596722B (zh) | 晶片堆疊封裝體及其製造方法 | |
| US9553062B1 (en) | Fingerprint identification device | |
| TWI569341B (zh) | 引線連結感測器封裝體及方法 | |
| TWI575779B (zh) | 晶片封裝體及其製造方法 | |
| US9768223B2 (en) | Electronics device package and fabrication method thereof | |
| TWI546913B (zh) | 晶片封裝體及其製造方法 | |
| CN104795319B (zh) | 半导体装置及其制造方法 | |
| TWI611528B (zh) | 晶片模組及其製造方法 | |
| CN107221540A (zh) | 晶片封装体及其制造方法 | |
| CN108021867A (zh) | 屏幕下方传感器组件 | |
| CN106373971A (zh) | 晶片尺寸等级的感测晶片封装体及其制造方法 | |
| US10152180B2 (en) | Chip scale sensing chip package and a manufacturing method thereof | |
| CN105895590B (zh) | 晶片尺寸等级的感测晶片封装模组及其制造方法 | |
| CN104979426A (zh) | 晶片封装体的制造方法 | |
| TWI540655B (zh) | 半導體結構及其製造方法 | |
| TWI593069B (zh) | 晶片封裝體及其製造方法 | |
| TWI603241B (zh) | 一種觸控面板-感測晶片封裝體模組複合體及其製造方法 | |
| CN108206195A (zh) | 半导体结构及其制作方法 | |
| US20240071840A1 (en) | Method for manufacturing electronic device | |
| TWM655257U (zh) | 光學封裝結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20170412 |