CN106531625B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN106531625B
CN106531625B CN201610239950.9A CN201610239950A CN106531625B CN 106531625 B CN106531625 B CN 106531625B CN 201610239950 A CN201610239950 A CN 201610239950A CN 106531625 B CN106531625 B CN 106531625B
Authority
CN
China
Prior art keywords
chip
semiconductor device
back side
peripheral part
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610239950.9A
Other languages
English (en)
Other versions
CN106531625A (zh
Inventor
白野贵士
藤井美香
东和幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN106531625A publication Critical patent/CN106531625A/zh
Application granted granted Critical
Publication of CN106531625B publication Critical patent/CN106531625B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

本发明的实施方式提供一种能够提高对贴合在支撑衬底的晶片从背面侧进行研磨而制造的半导体装置的良率的半导体装置的制造方法。实施方式的半导体装置的制造方法包含形成步骤、贴合步骤、及薄化步骤这3个步骤。形成步骤是将表面设置着半导体元件的晶片的周缘部去除到从晶片的表面侧起为至少200μm以上的深度为止，在晶片的表面侧周缘形成切口部。贴合步骤是将晶片的表面贴合在支撑衬底。薄化步骤是对晶片从背面侧进行研磨而使晶片薄化至小于200μm的厚度为止。

Description

半导体装置的制造方法
[相关申请案]
本申请案享有以日本专利申请案2015-180152号(申请日：2015年9月11日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
本发明的实施方式涉及一种半导体装置的制造方法。
背景技术
以往，有如下方法，即，在晶片的表面侧形成半导体元件并将晶片的表面贴合在支撑衬底后，通过对晶片从背面侧进行研磨使该晶片薄化而制造薄型的半导体装置。
在所述半导体装置的制造方法中，由于要研磨的晶片的周缘部的表背两面朝内侧倾斜，所以有如下情况，即，如果进行研磨，则晶片的端部变尖为刀刃状，而较尖的端部在研磨时从晶片断裂。在该情况下，有时碎片卷入到晶片的研磨面而导致晶片的平坦性降低，从而半导体装置的良率降低。
发明内容
本发明的实施方式提供一种能够提高对贴合在支撑衬底的晶片从背面侧进行研磨而制造的半导体装置的良率的半导体装置的制造方法。
实施方式的半导体装置的制造方法包含形成步骤、贴合步骤、及薄化步骤这3个步骤。形成步骤是将表面设置着半导体元件的晶片的周缘部去除到从晶片的表面侧起为至少200μm以上的深度为止，而在晶片的表面侧周缘形成切口部。贴合步骤是将晶片的表面贴合在支撑衬底。薄化步骤是对晶片从背面侧进行研磨而使晶片薄化至小于200μm的厚度为止。
附图说明
图1是表示实施方式的半导体装置的制造方法中使用的晶片的一例的说明图。
图2(a)～(d)是第1实施方式的半导体装置的制造步骤的基于剖面观察的说明图。
图3是表示对第1实施方式的晶片的背面周缘部有无裂纹进行评价所得的试验结果的说明图。
图4是表示对第1实施方式的晶片的背面周缘部有无裂纹进行评价所得的试验结果的说明图。
图5(a)～(d)是第2实施方式的半导体装置的制造步骤的基于剖面观察的说明图。
图6(a)～(d)是第2实施方式的半导体装置的其他制造步骤的基于剖面观察的说明图。
图7(a)～(d)是第3实施方式的半导体装置的制造步骤的基于剖面观察的说明图。
图8(a)～(d)是第4实施方式的半导体装置的制造步骤的基于剖面观察的说明图。
具体实施方式
以下，参照附图，对实施方式的半导体装置的制造方法详细地进行说明。另外，本发明不受本实施方式限定。
(第1实施方式)
图1是表示实施方式的半导体装置的制造方法中使用的晶片的一例的说明图。在以下的实施方式中，对如下步骤进行说明，即，准备如图1所示那样在表面侧设置着半导体元件11等的晶片10，将该晶片10与未图示的支撑衬底贴合，并使被支撑衬底支撑的晶片10从背面侧薄化。
另外，实施方式中使用的晶片10为例如具有大致圆盘形状的硅晶片等，且晶片10的周缘部的表背两面朝内侧倾斜。
此处，薄型的半导体装置是通过在晶片的表面侧形成半导体元件等并将晶片的表面贴合在支撑衬底后，对晶片从背面侧进行研磨使该晶片薄化而制造。
在所述半导体装置的制造方法中，由于要研磨的晶片的周缘部的表背两面朝内侧倾斜，所以有如下情况，即，如果对晶片从背面侧进行研磨，则晶片的端部变尖为刀刃状，而较尖的端部在研磨时断裂。其结果，碎片卷入至晶片的研磨面而导致研磨后的晶片的研磨面的平坦性降低。因此，通常在研磨前在晶片的表面侧周缘形成相对较浅的切口部而预先将变尖为刀刃状的端部去除。
然而，如果对晶片从背面侧进行研磨而使该晶片薄化，则在晶片达到所期望的厚度的研磨的末期阶段、即在晶片的厚度方向上距离晶片的表面较近的位置，晶片的周缘部成为凸缘形状。因此，有如下情况，即，在该凸缘部分在达到目标厚度之前断裂并卷入至晶片的研磨面的情况下，破坏薄化后的晶片的研磨面的平坦性。
因此，第1实施方式的半导体装置的制造方法是当对晶片10从背面侧进行研磨时，将凸缘部分在研磨的初期阶段、即在晶片10的厚度方向上距离晶片10的表面较远的位置去除，由此，在薄化后的晶片10获得平坦性高的研磨面。以下，参照图2对该半导体装置的制造方法进行说明。
图2是实施方式的半导体装置的制造步骤的基于剖面观察的说明图。另外，图2所示的晶片10是图1所示的晶片10的A-A'线上的剖面部分的一部分。在第1实施方式的半导体装置的制造方法中，首先，准备晶片10与支撑衬底20。
如图2(a)所示，在本实施方式中，使用厚度a例如为775μm的晶片10。在该晶片10中的表面12的周缘部与背面13的周缘部，在表面及背面形成有斜面部3。该晶片10中的形成有斜面部3的周缘部的宽度b例如为100μm～600μm，斜面部3的高度c例如为50μm～250μm。
其次，如图2(b)所示，通过蚀刻，在晶片10的周缘部形成从晶片10的表面12起达到晶片10的厚度a的四分之一以上的深度e、例如200～500μm的深度且沿着晶片10的周缘连续的环状切口部4。在本实施方式中，该切口部4的宽度d是与形成有斜面部3的周缘部的宽度b大致相同的宽度，例如为600μm。也就是说，切口部4是通过利用蚀刻对晶片10的周缘部中的斜面部3进行去除而形成。
由此，在晶片10的背面13的周缘部形成凸缘部分5。但是，该凸缘部分5形成于在晶片10的厚度方向上距离晶片10的表面12较远的位置。因此，通过对晶片10从背面侧进行研磨而使该晶片10薄化，可在研磨的初期阶段将所述凸缘部分5去除。
因此，在本实施方式中，形成有从晶片10的表面12起达到至少200μm以上的深度e的切口部4。由此，可在薄化至所期望的厚度的期间使晶片10的背面13平坦化。
接着，如图2(c)所示，将表背翻转的晶片10的表面12经由粘接剂7贴合在支撑衬底20。作为粘接剂7，例如，使用氨基甲酸酯系树脂或环氧树脂等有机系粘接剂等。
另外，粘接剂7是通过利用旋转涂布法等将所述粘接剂7涂布在支撑衬底20的表面而形成。另外，作为支撑衬底20，例如，使用玻璃或硅等，为直径及厚度与晶片10大致相同的圆盘状的衬底。另外，支撑衬底20的直径、厚度等形状并不限定于此。
此处，如图2(c)所示，切口部4处的贴合后的粘接剂7由于切口部4的深度e较深，所以贴合时被按压的粘接剂7未到达至切口部4的底面而在切口部7的侧壁停住。
因此，当对晶片10从背面13进行研磨时，由于凸缘部分5未被粘接剂7粘着，所以可容易地将该凸缘部分5去除。
返回至图2(c)，然后，利用研磨机6对晶片10从背面13进行研磨而使晶片10薄化至小于200μm的厚度、具体来说、例如33μm的厚度为止。
此处，晶片10的形成在背面13的周缘部的凸缘部分5是在晶片10的厚度方向上距离晶片10的表面12较远的位置通过研磨而去除。因此，即使在凸缘部分5断裂而卷入至晶片10的研磨面的情况下，在使晶片10薄化至所期望的厚度的期间晶片10的研磨面也平坦化。
也就是说，在本实施方式中，通过将凸缘部分5在距离晶片的表面12较远的位置去除，随着晶片10的背面13的研磨接近最后阶段而卷入至研磨面的凸缘部分5的晶片芯片的混入引起的影响被消除，而晶片10的研磨面逐渐平坦化。
然后，如图2(d)所示，通过研磨使晶片10薄化至所期望的厚度f、该例中薄化至33μm的厚度为止时，以高精度获得平坦化的晶片10的背面13。
然后，通过CMP(Chemical Mechanical Polishing，化学机械研磨)，将晶片10的背面13精加工得光滑。然后，实施将晶片10从支撑衬底20剥离并将该晶片10单片化的步骤等后续步骤的处理。
如所述那样，第1实施方式的半导体装置的制造方法包含形成步骤、贴合步骤、及研磨步骤这3个步骤。在形成步骤中，将表面12设置着半导体元件11的晶片10的周缘部去除到从晶片10的表面12起为至少200μm以上的深度e为止，而在晶片10的表面侧周缘形成切口部4。
在贴合步骤中，将晶片10的表面12经由粘接剂7贴合在支撑衬底20。在薄化步骤中，对晶片10从背面13进行研磨而使晶片10薄化至小于200μm的厚度f为止。
由此，在第1实施方式的半导体装置的制造方法中，对贴合在支撑衬底20的晶片10从背面13进行研磨而使该晶片10薄化的情况下，能够以高精度获得平坦化的晶片10的背面13，而能够使半导体装置的良率提高。
此处，就对切口部4的深度e实施各种改变而对研磨后的晶片10的背面周缘部有无裂纹进行评价所得的试验结果进行说明。图3及图4是表示对第1实施方式的晶片10的背面周缘部有无裂纹进行评价所得的试验结果的说明图。
具体来说，图3是通过如下所得的试验结果，即，对将使宽度d固定为600μm而改变深度e进行边缘修整后的晶片10分别贴合在支撑衬底20并使晶片10从背面13薄化至规定的厚度f后的晶片10的背面周缘部的裂纹数量进行评价。在试验中，对长度50μm及长度100μm的裂纹数进行评价。
图4是通过如下所得的试验结果，即，对将使深度e固定为300μm而改变宽度d进行边缘修整后的晶片10分别贴合在支撑衬底20，并使晶片10从背面13薄化至规定的厚度f后的晶片10的背面周缘部的裂纹数量进行评价所得。另外，实验中使用的晶片10的厚度a为775μm，薄化后的晶片10的厚度f为33μm。另外，晶片10中的形成有斜面部3的周缘部的宽度b为350μm，斜面部3的高度c为200μm。
如图3所示，关于切口部4的深度e为100μm的样品1～4，长度为50μm的裂纹数为1位数，长度为100μm的裂纹数大致达到2位数，在薄化后的晶片10的背面周缘部存在多个裂纹。
另一方面，关于切口部4的深度e为200μm的样品1～4、及切口部4的深度e为300μm的样品1～4，在薄化后的晶片10的背面周缘部不存在裂纹。
根据所述情况可知，只要切口部4的深度e从晶片10的表面12起为至少200μm以上，便可抑制薄化后的晶片10的背面周缘部中的裂纹的产生。
其原因在于，如所述那样，如果切口部4的深度e较深，则切口部4中的贴合后的粘接剂7不到达至切口部4的底面而在切口部4的侧壁停住。由此认为，当对晶片10从背面13进行研磨时，由于凸缘部分5未被粘接剂7粘着，所以可容易地将该凸缘部分5去除，因此，研磨后的晶片10的背面周缘部中的裂纹的产生得到抑制。
另外，如图4所示，可知随着将切口部4的宽度d从100μm增大至600μm，而薄化后的晶片10的背面周缘部中的裂纹减少。也就是说，可知通过将切口部4的宽度d设为与晶片10中的形成有斜面部3的周缘部的宽度b相同的600μm，而能够抑制薄化后的晶片10的背面周缘部中的裂纹的产生。
(第2实施方式)
接下来，对第2实施方式的半导体装置的制造方法进行说明。在该实施方式中，代替对晶片的周缘部进行去除而在晶片的表面侧周缘形成切口部，而对晶片的周缘部从晶片的表面侧实施达到所期望的深度且沿着晶片的外周连续的切割加工。
图5是第2实施方式的半导体装置的制造步骤的基于剖面观察的说明图。另外，关于图5所示的构成要素中与图2所示的构成要素相同的构成要素，通过标注与图2所示的符号相同的符号，而在此处省略其说明。在第2实施方式的半导体装置的制造方法中，首先，准备晶片10(参照图5(a))与支撑衬底20。
其次，如图5(b)所示，在晶片10的周缘部，利用切割刀沿着晶片10的外周形成从晶片10的表面12起达到晶片10的厚度a的四分之一以上的深度e、例如200～500μm的深度的槽部8。
所述槽部8具有从斜面部3中的晶片10的内面侧的倾斜位置向水平方向到达至例如200～小于600μ的位置的横宽g。另外，槽部8是在将槽宽g设为例如1000μm的最大宽度的情况下，遍及斜面部3及半导体元件11侧的晶片10的表面12而形成。在该情况下，在晶片10的表面12确保槽部8与半导体元件11不相互重叠的区域。
接着，如图5(c)所示，将表背翻转的晶片10的表面12经由粘接剂7贴合在支撑衬底20。粘接剂7通过利用旋转涂布法等将所述粘接剂7涂布在晶片10的表面12而形成。
然后，利用研磨机6对晶片10从背面13进行研磨而使晶片10薄化至小于200μm的厚度、具体来说、例如33μm的厚度为止。
此处，晶片10的背面周缘部中的未被槽部8分离的部分80是在晶片的厚度方向上距离晶片的表面12较远的位置通过研磨而去除。因此，即使在所述部分80断裂而卷入至晶片10的研磨面的情况下，在使晶片10薄化至所期望的厚度的期间晶片10的研磨面也平坦化。
也就是说，在本实施方式中，通过将所述部分80在距离晶片的表面12较远的位置去除，随着晶片10的背面13的研磨接近最后阶段而卷入至研磨面的所述部分80的晶片芯片的混入引起的影响被消除，而晶片10的研磨面逐渐平坦化。
另外，晶片10的周缘部中的被槽部8分离的部分81由于被粘接剂7粘着，所以不用担心在研磨时卷入至晶片10的主面侧的研磨面。
然后，如图5(d)所示，通过研磨使晶片10薄化至所期望的厚度f、该例中为33μm的厚度时，以高精度获得平坦化的晶片10的背面13。
然后，通过CMP，将晶片10的背面13精加工得光滑。然后，实施将晶片10从支撑衬底20剥离并将该晶片10单片化的步骤等后续步骤的处理。
如所述那样，第2实施方式的半导体装置的制造方法包含实施切割加工的步骤、贴合步骤、及薄化步骤这3个步骤。在实施切割加工的步骤中，于在表面12设置着半导体元件11的晶片10的周缘部，使用切割刀沿着晶片10的外周形成从晶片10的表面12起达到至少200μm以上的深度e的槽部8。
在贴合步骤中，将晶片10的表面12经由粘接剂7贴合在支撑衬底20。在薄化步骤中，对晶片10从背面13进行研磨而使晶片10薄化至小于200μm的厚度f为止。
由此，在第2实施方式的半导体装置的制造方法中，在对贴合在支撑衬底20的晶片10从背面13进行研磨而使该晶片10薄化的情况下，能够以高精度获得平坦化的晶片10的背面13，而能够使半导体装置的良率提高。
另外，所述第2实施方式的半导体装置的制造方法是对晶片10的周缘部使用切割刀实施切割加工，但也可使用激光实施切割加工。也就是说，也可以是通过照射激光而在晶片10形成机械强度比未利用激光实施加工的部位低的部位的隐形切割。
具体来说，在晶片10的周缘部，通过激光沿着晶片10的外周形成从晶片10的表面12起达到晶片10的厚度a的四分之一以上的深度e、例如200～500μm的深度的机械强度低的部位。
图6所示的例子是使用激光沿着晶片10的外周形成从晶片10的表面12起达到至少200μm以上的深度e的机械强度低的部位9的例子。图6是表示第2实施方式的半导体装置的其他制造步骤的剖面模式图。另外，图6(a)～图6(d)所示的步骤与图5(a)～图5(d)所示的步骤是除在晶片10的表面侧周缘部使用激光沿着晶片10的外周形成机械强度低的部位9以外，表示相同内容的步骤。
如图6(b)所示，激光被照射在晶片10的形成在表面侧周缘部的斜面部3中的半导体元件11侧的端部。由此，沿着晶片10的外周形成从晶片10的表面12起达到至少200μm以上的深度e的机械强度低的部位9。
然后，经过图6(c)及图6(d)所示的步骤，通过研磨使晶片10薄化至所期望的厚度f为止，由此以高精度获得平坦化的晶片10的背面13。
即使为这种方式，在对贴合在支撑衬底20的晶片10从背面13进行研磨而使该晶片10薄化的情况下，也能够以高精度获得平坦化的晶片10的背面13，而能够使半导体装置的良率提高。
另外，由于所述方式使用激光对晶片10的周缘部实施切割加工，所以能够将晶片10的切割加工面精加工得美观。
(第3实施方式)
接下来，对第3实施方式的半导体装置的制造方法进行说明。在该实施方式中，对晶片的周缘部进行去除而在晶片的表面侧周缘形成切口部之后，对晶片的周缘部从晶片的表面侧实施达到所期望的深度且沿着晶片的外周连续的切割加工。
图7是第3实施方式的半导体装置的制造步骤的基于剖面观察的说明图。另外，关于图7所示的构成要素中与图5所示的构成要素相同的构成要素，通过标注与图5所示的符号相同的符号，而在此处省略其说明。在第3实施方式的半导体装置的制造方法中，首先，准备晶片10(参照图5(a))与支撑衬底20。
其次，如图7(a)所示，通过蚀刻在晶片10的周缘部形成从晶片10的表面12起达到晶片10的厚度a的五分之一以下的深度h、例如50～150μm的深度且沿着晶片10的周缘连续的环状的较浅的切口部4a。在本实施方式中，该切口部4a的宽度是与形成有斜面部3的周缘部的宽度b大致相同的宽度。也就是说，切口部4a是通过利用蚀刻对晶片10的周缘部中的斜面部3进行去除而形成。
接着，如图7(b)所示，针对晶片10的形成有切口部4a的周缘部，利用切割刀沿着晶片10的外周形成从晶片10的表面12起达到晶片的厚度a的四分之一以上的深度e、例如200～500μm的深度的槽部8a。该槽部8a是从晶片10的周缘部中的切口部4a的内周面侧朝向外侧形成。
接着，如图7(c)所示，将表背翻转的晶片10的表面12经由粘接剂7贴合在支撑衬底20。粘接剂7是通过利用旋转涂布法等将所述粘接剂7涂布在晶片10的表面12而形成。然后，利用研磨机6对晶片10从背面13进行研磨而使晶片10薄化至小于200μm的厚度、具体来说例如33μm的厚度为止。
然后，如图7(d)所示，通过研磨使晶片10薄化至所期望的厚度f、该例中为33μm的厚度为止，由此，以高精度获得平坦化的晶片10的背面13。
然后，通过CMP，将晶片10的背面13精加工得光滑。然后，实施将晶片10从支撑衬底20剥离并将该晶片10单片化的步骤等后续步骤的处理。
如所述那样，第3实施方式的半导体装置的制造方法包含形成步骤、实施切割加工的步骤、贴合步骤、及薄化步骤这4个步骤。在形成步骤中，将表面12设置着半导体元件11的晶片10的周缘部去除到从晶片10的表面12起为晶片10的厚度a的五分之一以下的深度h为止，而在晶片10的表面侧周缘形成较浅的切口部4a。
在实施切割加工的步骤中，在晶片10的周缘部使用切割刀沿着晶片10的外周形成从晶片10的表面12起达到至少200μm以上的深度e的槽部8a。
在贴合步骤中，将晶片10的表面12经由粘接剂7贴合在支撑衬底20。在薄化步骤中，对晶片10从背面13进行研磨而使晶片10薄化至小于200μm的厚度f为止。
由此，在第3实施方式的半导体装置的制造方法中，在对贴合在支撑衬底20的晶片10从背面13进行研磨而使该晶片10薄化的情况下，能够以高精度获得平坦化的晶片10的背面13，而能够使半导体装置的良率提高。
另外，所述方式是对晶片10的周缘部进行去除而形成沿着晶片10的周缘连续的环状的较浅的切口部4a之后，使用切割刀沿着晶片10的外周形成从切口部4a的底面起达到所期望的深度的槽部8a。
因此，如图7(d)所示，研磨结束时，晶片10的周缘部中的形成有切口部4a的部分的晶片芯片已被去除，所以，能够容易地将背面研磨已完成的晶片10从支撑衬底20剥离。
另外，所述方式是对晶片10的周缘部使用切割刀实施切割加工，但也可使用激光实施切割加工。具体来说，在晶片10的形成有切口部4a的周缘部，通过激光沿着晶片10的外周形成从晶片10的表面12起达到至少200μm以上的深度e的机械强度低的部位。
即使为这种方式，在对贴合在支撑衬底20的晶片10从背面13进行研磨而使该晶片10薄化的情况下，也能够以高精度获得平坦化的晶片10的背面13，而能够使半导体装置的良率提高。
(第4实施方式)
接下来，对第4实施方式的半导体装置的制造方法进行说明。在该实施方式中，对晶片从背面进行研磨直到所期望的厚度为止后，在晶片的周缘部通过激光沿着晶片的外周形成从晶片的背面起达到所期望的深度的机械强度低的部位。
图8是第4实施方式的半导体装置的制造步骤的基于剖面观察的说明图。另外，关于图8所示的构成要素中与图5及图7所示的构成要素相同的构成要素，通过标注与图5及图7所示的符号相同的符号，而在此处省略其说明。在第4实施方式的半导体装置的制造方法中，首先，准备晶片10(参照图5(a))与支撑衬底20。
其次，通过蚀刻在晶片10的周缘部形成从晶片10的表面12起达到晶片10的厚度a的五分之一以下的深度h、例如50～150μm的深度且沿着晶片10的周缘连续的环状的较浅的切口部4a(参照图7(a))。
接着，如图8(a)所示，将表背翻转的晶片10的表面12经由粘接剂7贴合在支撑衬底20。粘接剂7是通过利用旋转涂布法等将所述粘接剂7涂布在晶片10的表面而形成。然后，利用研磨机6对晶片10从背面13进行研磨，而薄化至从晶片10的表面12起为晶片10的厚度a的二分之一以上的厚度i、例如400μm的厚度为止。
然后，如图8(b)所示，在晶片10的周缘部通过激光沿着晶片10的外周形成从晶片10的背面13起直到形成有切口部4a的表面12为止的机械强度低的部位9a。具体来说，通过对晶片10的周缘部中的切口部4a的内周面的正上方照射激光而在晶片10形成机械强度比未通过激光实施加工的部位低的部位9a。
接着，如图8(c)所示，再次利用研磨机6对晶片10从背面13进行研磨而使晶片10薄化至小于200μm的厚度、具体来说例如33μm的厚度为止。
然后，如图8(d)所示，通过研磨使晶片10薄化至所期望的厚度f、该例中为33μm的厚度为止，由此，以高精度获得平坦化的晶片10的背面13。
然后，通过CMP，将晶片10的背面13精加工至光滑。然后，实施将晶片10从支撑衬底20剥离并将该晶片10单片化的步骤等后续步骤的处理。
如所述那样，第4实施方式的半导体装置包含形成步骤、贴合步骤、第1薄化步骤、实施切割加工的步骤、及第2薄化步骤这5个步骤。在形成步骤中，将表面12设置着半导体元件11的晶片10的周缘部去除到从晶片10的表面12起为晶片10的厚度a的五分之一以下的深度h为止，而在晶片10的表面侧周缘形成较浅的切口部4a。
在贴合步骤中，将晶片10的表面12经由粘接剂7贴合在支撑衬底20。在第1薄化步骤中，对晶片10从背面13进行研磨而薄化至从晶片10的表面12起为晶片10的厚度a的二分之一以上的厚度i为止。
在实施切割加工的步骤中，在晶片10的周缘部通过激光沿着晶片10的外周形成从晶片10的背面13起到达至形成有切口部4a的表面12为止的机械强度低的部位9a。在第2薄化步骤中，对晶片10从背面13进行研磨而使晶片10薄化至小于200μm的厚度f为止。
由此，在第4实施方式的半导体装置的制造方法中，在对贴合在支撑衬底20的晶片10从背面13进行研磨而使该晶片10薄化的情况下，能够以高精度获得平坦化的晶片10的背面13，而能够使半导体装置的良率提高。
另外，所述方式是对晶片10的周缘部进行去除而形成沿着晶片10的周缘连续的环状的较浅的切口部4a之后，使用激光沿着晶片10的外周形成从晶片10的背面13起到达至切口部4a的底面为止的机械强度低的部位9a。
因此，如图8(d)所示，研磨结束时，晶片10的周缘部中的形成有切口部4a的部分的晶片芯片已被去除，所以能够容易地将背面研磨已完成的晶片10从支撑衬底20剥离。
另外，所述方式是在将晶片10的背面13研磨至所期望的厚度i之后，使用激光对晶片10的周缘部实施切割加工。因此，能够将对于晶片10的激光的照射时间抑制得较短，而能够抑制晶片10的因激光引起的热的影响。
另外，所述方式是使用激光对晶片10的周缘部实施切割加工，因此，能够将晶片10的切割加工面精加工得美观。
另外，在第1至第4实施方式的半导体装置的制造方法中，将晶片10的表面12经由粘接剂7贴合在支撑衬底20，但并不限定于该方式。作为其他方式，也可不使用粘接剂7而将晶片10的表面12直接接合在支撑衬底20。
即使为所述方式，在对贴合在支撑衬底20的晶片10从背面13进行研磨而使该晶片10薄化的情况下，也能够以高精度获得平坦化的晶片10的背面13，而能够使半导体装置的良率提高。
已对本发明的若干实施方式进行了说明，但这些实施方式是作为例子而提出，并不意图限定发明的范围。这些新颖的实施方式能以其他多种方式实施，可以在不脱离发明主旨的范围内进行各种省略、置换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其均等的范围内。
[符号的说明]
10 晶片
11 半导体元件
12 表面
13 背面
20 支撑衬底
3 斜面部
4、4a 切口部
5 凸缘部分
6 研磨机
7 粘接剂
8、8a 槽部
9、9a 机械强度低的部位

Claims (5)

1.一种半导体装置的制造方法，其特征在于包含如下步骤：
将表面设置着半导体元件的晶片的形成着斜面的周缘部，以与所述斜面的宽度相同的宽度且从所述晶片的表面侧起达到所述晶片的厚度的5分之1以下的深度地进行去除，在所述晶片的表面侧周缘形成切口部；
在所述切口部的端部形成槽部，所述槽部从所述晶片的表面侧起达到至少200μm以上且是所述晶片的厚度的4分之1以上的深度，且从所述切口部的内周面侧朝向外侧，沿着所述晶片的外周连续；
将所述晶片的表面贴合在支撑衬底；及
对所述晶片从背面侧进行研磨而使所述晶片薄化至小于200μm的厚度为止。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于：
所述斜面是在所述晶片的周缘部，形成于所述晶片的表面及背面。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：
将所述晶片的表面贴合在所述支撑衬底的步骤是经由通过旋转涂布法涂布的粘接剂进行。
4.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：
通过所述薄化的步骤，将位于所述槽部的外侧的所述晶片的周缘部进行去除。
5.根据权利要求1或2所述的半导体装置的制造方法，其特征在于包括下述步骤：
从所述支撑衬底剥离通过所述薄化的步骤薄化后的晶片，并将所述薄化后的晶片单片化。
CN201610239950.9A 2015-09-11 2016-04-18 半导体装置的制造方法 Active CN106531625B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015180152A JP6410152B2 (ja) 2015-09-11 2015-09-11 半導体装置の製造方法
JP2015-180152 2015-09-11

Publications (2)

Publication Number Publication Date
CN106531625A CN106531625A (zh) 2017-03-22
CN106531625B true CN106531625B (zh) 2019-07-12

Family

ID=58237058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610239950.9A Active CN106531625B (zh) 2015-09-11 2016-04-18 半导体装置的制造方法

Country Status (4)

Country Link
US (1) US20170076969A1 (zh)
JP (1) JP6410152B2 (zh)
CN (1) CN106531625B (zh)
TW (1) TWI663024B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016109693B4 (de) * 2016-05-25 2022-10-27 Infineon Technologies Ag Verfahren zum Trennen von Halbleiterdies von einem Halbleitersubstrat und Halbleitersubstratanordnung
US9905466B2 (en) * 2016-06-28 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer partitioning method and device formed
JP6893691B2 (ja) * 2017-09-29 2021-06-23 三星ダイヤモンド工業株式会社 複層脆性材料基板の作製方法および作製システム
CN108436604B (zh) * 2018-04-23 2020-12-08 苏试宜特(上海)检测技术有限公司 应用于低介电材质覆晶芯片的防脱层研磨方法
JP7109537B2 (ja) * 2018-04-27 2022-07-29 東京エレクトロン株式会社 基板処理システム及び基板処理方法
JP6934563B2 (ja) * 2018-04-27 2021-09-15 東京エレクトロン株式会社 基板処理システム及び基板処理方法
JP7237464B2 (ja) * 2018-05-24 2023-03-13 キオクシア株式会社 半導体装置の製造方法
JP7132042B2 (ja) * 2018-09-10 2022-09-06 株式会社ディスコ 加工装置
JP2020057709A (ja) * 2018-10-03 2020-04-09 株式会社ディスコ ウェーハの加工方法
JP7161923B2 (ja) * 2018-11-21 2022-10-27 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP7460322B2 (ja) * 2018-11-27 2024-04-02 株式会社ディスコ ウェーハの加工方法
JP7412161B2 (ja) * 2019-12-23 2024-01-12 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US11482506B2 (en) * 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing
JP2022046207A (ja) 2020-09-10 2022-03-23 キオクシア株式会社 半導体装置の製造方法、及び半導体装置
KR20230012637A (ko) 2020-11-19 2023-01-26 양쯔 메모리 테크놀로지스 씨오., 엘티디. 반도체 웨이퍼 프로세싱 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135600A (ja) * 1999-11-04 2001-05-18 Rohm Co Ltd 半導体装置の製造方法および研削装置
CN102398313A (zh) * 2010-09-14 2012-04-04 株式会社迪思科 光器件晶片的加工方法
CN103594332A (zh) * 2012-08-15 2014-02-19 格罗方德半导体公司 薄化及/或切粒具有集成电路产品形成于其上的半导体衬底的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026413A (ja) * 2003-07-01 2005-01-27 Renesas Technology Corp 半導体ウエハ、半導体素子およびその製造方法
JP5134928B2 (ja) * 2007-11-30 2013-01-30 浜松ホトニクス株式会社 加工対象物研削方法
JP2009283802A (ja) * 2008-05-26 2009-12-03 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置の製造方法
JP5665511B2 (ja) * 2010-12-10 2015-02-04 株式会社東芝 半導体装置の製造方法、製造プログラム、および製造装置
JP2013131652A (ja) * 2011-12-21 2013-07-04 Fujitsu Semiconductor Ltd 半導体装置の製造方法、半導体ウェハの加工方法、半導体ウェハ
KR102072140B1 (ko) * 2013-06-26 2020-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6197422B2 (ja) * 2013-07-11 2017-09-20 富士通セミコンダクター株式会社 半導体装置の製造方法および支持基板付きウェハ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135600A (ja) * 1999-11-04 2001-05-18 Rohm Co Ltd 半導体装置の製造方法および研削装置
CN102398313A (zh) * 2010-09-14 2012-04-04 株式会社迪思科 光器件晶片的加工方法
CN103594332A (zh) * 2012-08-15 2014-02-19 格罗方德半导体公司 薄化及/或切粒具有集成电路产品形成于其上的半导体衬底的方法

Also Published As

Publication number Publication date
CN106531625A (zh) 2017-03-22
US20170076969A1 (en) 2017-03-16
JP2017055089A (ja) 2017-03-16
JP6410152B2 (ja) 2018-10-24
TW201710020A (zh) 2017-03-16
TWI663024B (zh) 2019-06-21

Similar Documents

Publication Publication Date Title
CN106531625B (zh) 半导体装置的制造方法
US8790995B2 (en) Processing method and processing device of semiconductor wafer, and semiconductor wafer
CN106469650B (zh) 晶片的加工方法和电子器件
JP6360750B2 (ja) ウエーハの加工方法
TWI327100B (en) Verfahren zur herstellung einer halbleiterscheibe mit einer profilierten kante
CN103707177B (zh) 用于晶圆边缘修整的研磨轮
TWI549172B (zh) Wafer grinding method
KR102680919B1 (ko) 모따기 가공 방법
JP2014072475A (ja) ウェーハの加工方法
TW201247365A (en) Device for machining columnar member
WO2009019993A1 (ja) 磁気ディスク用ガラス基板の製造方法
KR20130132388A (ko) 웨이퍼의 사다리꼴 연삭용 연삭 장치
CN103038875A (zh) 半导体和太阳能晶片及其处理方法
JP2018182146A (ja) 多層膜ｓｏｉウェーハの製造方法および多層膜ｓｏｉウェーハ
CN103314139A (zh) 采用碳化硅生产宝石的方法
US20160288291A1 (en) Method for grinding wafers by shaping resilient chuck covering
TW201722879A (zh) 強化層疊玻璃製品之邊緣的方法及由該方法形成的層疊玻璃製品
JP2012222310A (ja) ウェーハの加工方法
CN109643650A (zh) 半导体晶片的研磨方法及半导体晶片
JP6016473B2 (ja) ウエーハの加工方法
JP2008034875A (ja) 半導体装置及びその製造方法
US20240173813A1 (en) Methods for thinning substrates for semiconductor devices
CN103053019A (zh) 半导体和太阳能晶片
US20240079243A1 (en) Processing method of wafer
JP4440810B2 (ja) 貼り合わせウエーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20170809

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Toshiba Corp.

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Pangea Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220130

Address after: Tokyo

Patentee after: Pangea Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.