CN106486456A - 具有集成导体元件的电子装置及其制造方法 - Google Patents

具有集成导体元件的电子装置及其制造方法 Download PDF

Info

Publication number
CN106486456A
CN106486456A CN201610151246.8A CN201610151246A CN106486456A CN 106486456 A CN106486456 A CN 106486456A CN 201610151246 A CN201610151246 A CN 201610151246A CN 106486456 A CN106486456 A CN 106486456A
Authority
CN
China
Prior art keywords
additional conductive
conductive element
chip
gripper shoe
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610151246.8A
Other languages
English (en)
Other versions
CN106486456B (zh
Inventor
D·奥彻雷
L·马雷夏尔
Y·因布斯
L·施瓦茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV
Original Assignee
STMicroelectronics Grenoble 2 SAS
STMicroelectronics Alps SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS, STMicroelectronics Alps SAS filed Critical STMicroelectronics Grenoble 2 SAS
Publication of CN106486456A publication Critical patent/CN106486456A/zh
Application granted granted Critical
Publication of CN106486456B publication Critical patent/CN106486456B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Details Of Aerials (AREA)

Abstract

一种电子装置包括具有安装面和电连接网络的支撑板。集成电路芯片安装在安装面上并连接至电连接网络。封装块使得集成电路芯片嵌入。由导电材料制成的额外元件至少部分地嵌入在封装块中。额外导电元件具有平行于支撑板延伸的主要部分，并且具有电连接至集成电路芯片的次要部分。开口形成在封装块中，并且次要部分延伸进入该开口中以形成电链路。额外导电元件可以是天线。

Description

具有集成导体元件的电子装置及其制造方法
优先权
本申请要求享有2015年8月28日提交的法国专利申请No.1557999的优先权，该申请的公开内容在此通过引用的方式并入本文。
技术领域
本发明涉及电子装置的领域。
背景技术
通常为平行六面体形式的已知电子装置包括包含电连接网络的支撑板，安装在支撑板的一个面上的集成电路芯片，以及其中嵌入了芯片的封装块。芯片由***在支撑板和芯片之间的电连接元件(诸如连接球)或者由嵌入封装块中的电连接引线而连接至支撑板的网络。
这些电子装置安装在印刷电路板上，通常经由电连接元件诸如连接球，连接了支撑板的电连接网络与印刷电路板的电连接网络。
当芯片产生必须被发送的射频信号或者处理接收道射频信号时，在印刷电路板上制造发送或接收天线。电信号沿着由印刷电路板的电连接网络的电线、在印刷电路板和支撑板之间的电连接元件、以及在支撑板之间的电连接元件所形成的长的电阻性路径而前进。此外这些路径取决于由制造获得的互联的质量。
当用于在吉赫兹量级或之上、甚至远大于吉赫兹的频率下发送射频信号的天线的所需尺寸变得减小时，以上所提供的明显地构成了障碍。
发明内容
根据一个实施例，提出了一种电子装置，包括，具有安装面并包括电连接网络的支撑板，安装在支撑板的所述安装面上并连接至所述电连接网络的至少一个集成电路芯片，其中嵌入了芯片的封装块，该封装块在芯片之上并且在支撑板的所述安装面上的芯片周围延伸，以及至少部分地嵌入所述封装块的、由导电材料制成的至少一个额外元件，该额外导电元件具有平行于所述支撑板延伸的至少一个主部分并具有电连接至所述芯片的至少一个次要部分。
额外导电元件的所述次要部分可以连接至至少一个电接触，该至少一个电接触以距芯片的***的一定距离被形成在所述支撑板的所述安装面上。
额外导电元件的所述次要部分可以连接至形成在所述芯片的正面上的至少一个电接触。
所述额外导电元件的所述次要部分可以相对于其主要部分朝向支撑板而往回折叠。
焊接材料可以***在所述额外导电元件的所述次要部分与支撑板的所述电接触之间。
所述封装块可以具有至少部分地暴露所述额外导电元件的所述主要部分的空腔。
所述额外导电元件的所述主要部分可以在芯片之上延伸并距芯片一定距离。
所述额外导电元件可以构成射频天线。
所述封装块可以包括两个重叠部分，所述额外导电元件在两个重叠部分之间延伸。
也提出了一种用于制造电子装置的方法，其中存在一种可用的主要电子装置，包括支撑板，安装在支撑板的安装面上的集成电路芯片，以及在支撑板的所述安装面上的芯片周围并且在芯片之上延伸的主要封装块，封装块具有平行于支撑板的正面；以及额外的元件，由导电材料制成，被形成为具有至少一个主要部分和至少一个次要部分。
该方法包括：从主要电子装置的正面制造穿过主要电子装置的所述主要封装块的孔，以至少部分地暴露所述支撑板的所述安装面或者芯片的电接触；在位置中安装所述额外导电元件以使得其主要部分在主要封装块的所述正面之上延伸并且其次要部分连接至所述孔中的所述电接触；以及在所述主要电子装置的所述主要封装块上制造额外封装块，主要封装块和额外封装块构成了最终封装块，所述额外导电元件至少部分地嵌入所述最终封装块中。
方法可以包括：使得具有次要部分的额外导电元件相对于其主要部分往回折叠并且在位置中安装额外导电元件以使得该次要部分接合在主要电子装置的封装块的所述孔中。
方法可以包括：由焊接材料将所述额外导电元件的次要部分连接至所述电接触。
方法可以包括：在主要电子装置的主要封装块的正面中制造沟槽并且在该沟槽中安装所述额外导电元件的至少所述主要部分。
方法可以包括：在主要电子装置的主要封装块的正面上至少部分地键合所述额外导电元件。
方法可以包括：在额外封装块中制造空隙，以便于部分地暴露所述额外导电元件的所述主要部分。
方法可以包括：在安装所述额外导电元件之前，在主要电子装置的所述主要封装块中制造空隙，并且在位置中安装所述额外导电元件以使得该额外导电元件的所述主要部分完全覆盖并闭合该空隙。
附图说明
现在将描述由附图所示的作为示例性实施例的电子装置及其制造方法，其中：
图1表示电子装置的截面；
图2表示图1的电子装置的平视图；
图3在截面中表示图1的电子装置的制造的步骤；
图4在截面中表示图1的电子装置的制造的另一步骤；
图5在截面中表示图1的电子装置的制造的另一步骤；
图6在截面中表示图1的电子装置的制造的另一步骤；
图7表示另一电子装置的截面；
图8表示另一电子装置的截面；
图9表示另一电子装置的截面；以及
图10表示图9的电子装置的平视图。
具体实施方式
如图1和图2中所示，根据示例性实施例，最终电子装置1包括包含集成电连接网络3的支撑板2，安装在支撑板2的正安装面5上的集成电路芯片4，以及最终封装块6，在最终封装块6中嵌入了芯片4并且最终封装块6在支撑板2的安装面5上的芯片4周围并在芯片4上延伸，使得电子装置1获得平行六面体的形式。
根据所展示的变形实施例，集成电路芯片4经由诸如连接球之类的电连接元件7安装在支撑板2的安装面5上，电连接元件选择性地连接芯片4和电连接网络3。根据另一变形实施例，芯片4可以键合至支撑板2的安装面5上并且由嵌入封装块6中的电连接引线而连接至电连接网络3。
电子装置1进一步包括嵌入封装块6中的额外集成元件7’，额外集成元件7’由导电材料制成，优选为刚性。
额外导电元件7’包括平行于支撑板2的安装面5延伸的主要部分8，以及经由焊接材料11将主要部分8连接至电连接网络3的电接触10的次要部分9，该电接触10形成在支撑板2的安装面5上并且位于距芯片4的***一定距离处并在其外侧，并且位于距封装块6的***一定距离处并在其内侧。
根据所展示的变形实施例，额外导电元件7’的主要部分8延伸在芯片4之上并且位于距其一定距离处，并且次要部分9相对于主要部分8而朝向支撑板2往回折叠。
预制造的额外导电元件7’可以例如通过冲压狭长金属片而形成，主要部分8平压在支撑板2和芯片4之上并且处于距支撑板2和芯片4的一定距离处，次要部分9能够还原成往回折叠的薄片。可以通过切割金属板并且与此同时或者在切割之后成型而获得额外导电元件7’。
电子装置1可以具有外部电连接元件12，诸如连接球，其被设置在形成于支撑板2的面14上的电连接网络3的电接触13上，面14与安装面5相对，这些电接触13选择性地连接至支撑板2的电连接网络3。
电子装置1可以如下制造。
如图3中所示，存在预制造的可应用的主要电子装置15，其包括支撑板2，如前所述安装的芯片4，以及其中嵌入了芯片4并且在支撑板2的安装面5之上在芯片4周围延伸的主要封装块16。主要封装块16具有平行于支撑板2以及在芯片4之上并从其一距离而延伸的正面17。
如图4中所示，在位于芯片4的***与主要封装块16的***之间的点处、从其正面17局部地穿过主要封装块16制造孔18，以便于暴露电接触10。随后，焊接材料11的液滴沉积在电接触10上的孔18的底部处。
接着，如图5中所示，通过成型并切割而预制造的额外导电元件7’被安装在主要封装块16上的如下位置处，该位置使得其主要部分8在正面17之上延伸并且其次要部分9接合在孔18中的位置，次要部分的末端在焊接材料11上形成接触。
随后，可选地，例如与次要部分9最远离的主要部分8的至少一部分使用少量粘胶键合至正面17。根据图2中任选地所示的变形实施例，孔18中形成的定位沟槽16a将制造在主要封装块16的正面17中，额外导电元件7的主要部分8能够***该沟槽16a中并且因此定位并保持在合适位置。
接着，电气装置15传入烤箱中以经由焊接材料11在电接触10上制造额外导电元件7’的次要部分9的焊接，额外导电元件7’借由少量粘胶19而固定。
随后，如图6中所示，额外封装块20制造在主要封装块16上以便于覆盖额外导电元件7’，以使得主要封装块16和额外封装块20构成最终封装块6并且获得如之前参照图1和图2所述的最终电子装置1。
如图7中所示，根据另一示例性实施例，最终电子装置1可以视作新的主要电子装置21，对其执行等同于参照图4至图6如上所述步骤的步骤，例如如下所述。
在不同于之前孔18的点处，从其正面6a在封装块6中或穿过其而制造孔22，以便于暴露电连接网络3的另一电接触23，该另一电接触23形成在支撑板2的安装面5上。
随后，在孔22的底部处在该电接触23上沉积焊接材料的液滴24。
接着，安装等同于额外导电元件7的另一额外导电元件25，具有布置在封装块6的正面6a上的主要部分以及接合在孔22中以放置在液滴24上的次要部分。随后，完成焊接。
最终，在封装块6上制造另一额外封装块26，覆盖了另一额外导电元件25，以便于形成由封装块6和额外封装块26构成的另一最终封装块27。
随后获得最终电子装置28，装备具有嵌入在该最终封装块27中的两个额外导电元件7’和25。
如图8中所示，根据另一示例性实施例，最终电子装置28不同于之前所述电子装置1之处在于：其包括额外导电元件29，其次要部分30直接地连接至被提供在芯片4正面32上的特殊电接触31。特殊电接触31可以通过形成从集成电路芯片4穿过衬底的电链路(已知名为TSV(穿硅通孔))而得到。
在该示例性实施例中，等同于参照图4所述的制造步骤在于：在位于芯片4之上的点处穿过主要封装块16制造孔33，以便于暴露电接触31。额外导电元件7的安装以及额外封装块20的制造的后续步骤等同于参照图5和图6所述的那些步骤。
如图9和图10中所示，根据另一示例性实施例，最终电子装置34不同于之前所述电子装置1之处在于：其包括在最终封装块6中形成空腔35，空腔35向外开口并且部分地暴露额外导电元件7’的主要部分8。
空腔35包括开口36，穿过额外的封装块20至额外导电元件7’的主要部分8而形成。该开口36在额外封装块20的制造步骤之后而制造。
空腔35进一步包括形成在额外导电元件7’的主要部分8下方的空隙37，例如在与支撑板2相对的芯片4的正面38和该主要部分8之间。
在额外导电元件7’的布置之前，在参照图4所述的步骤中制造空隙37。额外导电元件7’的主要部分8完全覆盖了空隙37，从而在额外封装块20的制造步骤期间，形成该块26的材料并未穿透至该空隙37中。
此外，芯片4的正面38可以由金属层39覆盖。额外导电元件7’的主要部分8可以用于形成射频天线，并且金属层39可以在该情形中用作用于所述天线的接地面。
根据变形实施例，额外导电元件7’的主要部分8可以是穿孔的。
可以在参照图7和图8所述的电子装置中制造等同于空腔35的空腔。
在其中额外导电元件7’的主要部分8形成射频天线的情形中，形成在额外导电元件7’的主要部分8之下的空腔35和空隙37提供了使其能够访问主要部分8以使其变形和/或穿透，以便于调整天线的电磁特性的优点。该调整操作可以在完成了最终装置34的制造、并且后者已经安装在所需应用中并测试之后执行。
刚刚已经描述了的电子装置可以通过在共用支撑晶片上共同集体制造而获得，如微电子领域已知的。封装块和额外封装块可以通过散布液体材料例如环氧树脂、随后硬化该材料而获得。
自然，电子装置的额外导电元件可以采取任何所需的地形。
刚刚已经描述了的、包括在最终封装块中的电子装置的额外到带你元件可以有利地构成用于在非常高频率(高达吉赫兹或在吉赫兹之上、甚至数百吉赫兹)下发送/接收射频信号的电磁天线，经由支撑板2的电连接网络(图1)或直接地(图8)由短路连接路径连接至芯片4。

Claims (20)

1.一种电子装置，包括：
支撑板，具有安装面并且包括电连接网络；
集成电路芯片，被安装在所述支撑板的所述安装面上并且被连接至所述电连接网络；
封装块，嵌入有所述集成电路芯片，所述封装块在所述支撑板的所述安装面上的所述集成电路芯片周围并且在所述集成电路芯片之上延伸；以及
额外导电元件，由导电材料制成并且至少部分地被嵌入在所述封装块中，所述额外导电元件具有平行于所述支撑板延伸的主要部分以及电连接至所述集成电路芯片的次要部分。
2.根据权利要求1所述的装置，其中，所述额外导电元件的所述次要部分在距所述集成电路芯片的***的一定距离处被连接至被形成在所述支撑板的所述安装面上的电接触。
3.根据权利要求1所述的装置，其中，所述额外导电元件的所述次要部分被连接至被形成在所述至少一个集成电路芯片的正面上的电接触。
4.根据权利要求1所述的装置，其中，所述额外导电元件的所述次要部分相对于所述主要部分朝向所述支撑板往回折叠。
5.根据权利要求2所述的装置，其中，焊接材料被***在所述额外导电元件的所述次要部分与所述支撑板的所述电接触之间。
6.根据权利要求1所述的装置，其中，所述封装块包括空腔，所述空腔至少部分地暴露所述额外导电元件的所述主要部分。
7.根据权利要求1所述的装置，其中，所述额外导电元件的所述主要部分在所述集成电路芯片之上并且在距其一定距离处延伸。
8.根据权利要求1所述的装置，其中，所述额外导电元件是射频天线。
9.根据权利要求1所述的装置，其中，所述封装块包括两个重叠的部分，所述额外导电元件在所述两个重叠的部分之间延伸。
10.根据权利要求1所述的装置，其中，所述封装块包括沟槽，并且所述额外导电元件的所述主要部分在所述沟槽内延伸。
11.一种用于制造电子装置的方法，包括：
制造穿过主要电子装置的主要封装块延伸的孔，所述主要电子装置包括支撑板、安装在所述支撑板的安装面上的集成电路芯片、以及在所述支撑板的所述安装面上的所述集成电路芯片周围并且在所述集成电路芯片之上延伸的所述主要封装块，所述封装块具有平行于所述支撑板的正面，所述孔至少部分地暴露电接触；以及
在如下位置中安装额外导电元件，该位置使得所述额外导电元件的主要部分在所述主要封装块的正面之上延伸，以及所述额外导电元件的次要部分延伸进入所述孔中并且被连接至所述电接触。
12.根据权利要求11所述的方法，其中，所述电接触是在所述支撑板的所述安装面上的电接触。
13.根据权利要求11所述的方法，其中，所述电接触是在所述集成电路芯片的面上的电接触。
14.根据权利要求11所述的方法，进一步包括：
在所述主要封装块上制造额外封装块，所述主要封装块和所述额外封装块构成其中至少部分地嵌入有所述额外导电元件的最终封装块。
15.根据权利要求11所述的方法，其中，所述次要部分相对于所述主要部分往回折叠。
16.根据权利要求11所述的方法，进一步包括，将所述次要部分焊接至所述电接触。
17.根据权利要求11所述的方法，进一步包括：
在所述主要封装块的所述正面中制造沟槽；以及
在所述沟槽中安装所述额外导电元件的至少所述主要部分。
18.根据权利要求11所述的方法，进一步包括：在所述主要封装块的所述正面上至少部分地键合所述额外导电元件。
19.根据权利要求11所述的方法，进一步包括：在所述额外封装块中制造至少部分地暴露所述额外导电元件的所述主要部分的空隙。
20.根据权利要求11所述的方法，进一步包括：
在安装所述额外导电元件之前，在所述主要封装块中制造空隙；以及
在如下位置中安装所述额外导电元件，该位置使得所述额外导电元件的所述主要部分完全覆盖并闭合所述空隙。
CN201610151246.8A 2015-08-28 2016-03-16 具有集成导体元件的电子装置及其制造方法 Active CN106486456B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1557999 2015-08-28
FR1557999A FR3040535B1 (fr) 2015-08-28 2015-08-28 Dispositif electronique muni d'un element conducteur integre et procede de fabrication

Publications (2)

Publication Number Publication Date
CN106486456A true CN106486456A (zh) 2017-03-08
CN106486456B CN106486456B (zh) 2020-12-25

Family

ID=54329787

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201620203916.1U Active CN205621727U (zh) 2015-08-28 2016-03-16 电子装置
CN201610151246.8A Active CN106486456B (zh) 2015-08-28 2016-03-16 具有集成导体元件的电子装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201620203916.1U Active CN205621727U (zh) 2015-08-28 2016-03-16 电子装置

Country Status (3)

Country Link
US (4) US9754851B2 (zh)
CN (2) CN205621727U (zh)
FR (1) FR3040535B1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3040535B1 (fr) 2015-08-28 2019-07-05 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique muni d'un element conducteur integre et procede de fabrication
KR102025906B1 (ko) 2017-12-06 2019-11-04 삼성전자주식회사 안테나 모듈
US10530038B2 (en) * 2018-03-06 2020-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor package device
DE102019112940B4 (de) * 2018-06-29 2022-09-29 Infineon Technologies Ag Halbleitervorrichtungen mit Aussparungen in einem Verkapselungsmaterial und zugehörige Herstellungsverfahren
FR3088479B1 (fr) * 2018-11-14 2022-08-05 St Microelectronics Grenoble 2 Dispositif electronique incluant une puce electronique et une antenne
CN110620106B (zh) * 2019-08-22 2021-04-13 上海先方半导体有限公司 一种晶圆级天线封装结构及制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090289343A1 (en) * 2008-05-21 2009-11-26 Chi-Tsung Chiu Semiconductor package having an antenna
CN102005438A (zh) * 2009-09-03 2011-04-06 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102324416A (zh) * 2010-09-16 2012-01-18 日月光半导体制造股份有限公司 整合屏蔽膜及天线的半导体封装件
US20130009320A1 (en) * 2011-07-07 2013-01-10 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same
CN104037166A (zh) * 2013-03-07 2014-09-10 日月光半导体制造股份有限公司 包含天线层的半导体封装件及其制造方法
CN205621727U (zh) * 2015-08-28 2016-10-05 意法半导体(格勒诺布尔2)公司 电子装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2780551B1 (fr) 1998-06-29 2001-09-07 Inside Technologies Micromodule electronique integre et procede de fabrication d'un tel micromodule
US20040217472A1 (en) 2001-02-16 2004-11-04 Integral Technologies, Inc. Low cost chip carrier with integrated antenna, heat sink, or EMI shielding functions manufactured from conductive loaded resin-based materials
US7042398B2 (en) * 2004-06-23 2006-05-09 Industrial Technology Research Institute Apparatus of antenna with heat slug and its fabricating process
TWI380500B (en) 2007-02-06 2012-12-21 Mutual Pak Technology Co Ltd Integrated circuit device having antenna conductors and the mothod for the same
FR2938976A1 (fr) 2008-11-24 2010-05-28 St Microelectronics Grenoble Dispositif semi-conducteur a composants empiles
US9007273B2 (en) * 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8637963B2 (en) * 2011-10-05 2014-01-28 Sandisk Technologies Inc. Radiation-shielded semiconductor device
FR3011978A1 (fr) 2013-10-15 2015-04-17 St Microelectronics Grenoble 2 Systeme electronique comprenant des dispositifs electroniques empiles comprenant des puces de circuits integres

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090289343A1 (en) * 2008-05-21 2009-11-26 Chi-Tsung Chiu Semiconductor package having an antenna
CN102005438A (zh) * 2009-09-03 2011-04-06 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102324416A (zh) * 2010-09-16 2012-01-18 日月光半导体制造股份有限公司 整合屏蔽膜及天线的半导体封装件
US20130009320A1 (en) * 2011-07-07 2013-01-10 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same
CN104037166A (zh) * 2013-03-07 2014-09-10 日月光半导体制造股份有限公司 包含天线层的半导体封装件及其制造方法
CN205621727U (zh) * 2015-08-28 2016-10-05 意法半导体(格勒诺布尔2)公司 电子装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘英等: "一种用于移动终端的新型内置五频芯片天线", 《西安电子科技大学学报》 *

Also Published As

Publication number Publication date
US10116037B2 (en) 2018-10-30
US10879583B2 (en) 2020-12-29
CN106486456B (zh) 2020-12-25
US9754851B2 (en) 2017-09-05
US20180309187A1 (en) 2018-10-25
FR3040535A1 (fr) 2017-03-03
US20170338543A1 (en) 2017-11-23
CN205621727U (zh) 2016-10-05
US10522899B2 (en) 2019-12-31
FR3040535B1 (fr) 2019-07-05
US20170062299A1 (en) 2017-03-02
US20200119430A1 (en) 2020-04-16

Similar Documents

Publication Publication Date Title
CN205621727U (zh) 电子装置
US10651559B2 (en) Redirection of electromagnetic signals using substrate structures
CN104022106B (zh) 具有波导管天线的半导体封装件及其制造方法
US20170162514A1 (en) Semiconductor package with antenna
CN205789917U (zh) 电子装置
US20190221531A1 (en) On-Chip Antennas for Semiconductor Devices and Related Manufacturing Methods
CN111816644A (zh) 天线整合式封装结构及其制造方法
CN108878407B (zh) 半导体封装装置及其制造方法
CN105140207A (zh) 半导体装置
CN108122859B (zh) 半导体封装结构
CN110364492A (zh) 半导体装置封装及其制造方法
CN111933636A (zh) 一种半导体封装结构以及封装方法
CN108630628A (zh) 封装结构
CN106711123A (zh) 半导体封装件及其制造方法
CN107665885B (zh) 半导体装置封装
CN107211533A (zh) 电路结构体
KR102013884B1 (ko) 반도체 패키지 및 그 제조방법
CN112551475B (zh) 芯片封装结构、其制作方法和电子设备
CN110600431A (zh) 集成电路封装体及其形成方法
JP6683542B2 (ja) 電磁シールドを備えた半導体装置の製造方法
CN106558505B (zh) 设置有整体传导接线的电子器件及其制造方法
CN109411450B (zh) 半导体封装装置和其制造方法
CN109037167B (zh) 半导体装置封装及其制造方法
CN112551483B (zh) 声敏传感器封装结构制作方法和声敏传感器封装结构
CN108538823B (zh) 集成单极子天线的封装芯片及其加工方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230516

Address after: Geneva, Switzerland

Patentee after: STMicroelectronics International N.V.

Address before: Grenoble

Patentee before: STMicroelectronics (Grenoble 2) S.A.S.

Patentee before: STMicroelectronics (Alps) S.A.S.