CN106356378B - 阵列基板及其制作方法 - Google Patents

阵列基板及其制作方法 Download PDF

Info

Publication number
CN106356378B
CN106356378B CN201610849162.1A CN201610849162A CN106356378B CN 106356378 B CN106356378 B CN 106356378B CN 201610849162 A CN201610849162 A CN 201610849162A CN 106356378 B CN106356378 B CN 106356378B
Authority
CN
China
Prior art keywords
thin film
active layer
region
active
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610849162.1A
Other languages
English (en)
Other versions
CN106356378A (zh
Inventor
苏同上
成军
赵策
周斌
王东方
袁广才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610849162.1A priority Critical patent/CN106356378B/zh
Publication of CN106356378A publication Critical patent/CN106356378A/zh
Priority to JP2018501215A priority patent/JP7036710B2/ja
Priority to US15/580,240 priority patent/US10559601B2/en
Priority to PCT/CN2017/089717 priority patent/WO2018054111A1/zh
Application granted granted Critical
Publication of CN106356378B publication Critical patent/CN106356378B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请涉及一种阵列基板及其制作方法。所述阵列基板包括薄膜晶体管，且至少具有第一区域和第二区域，所述第一区域中的薄膜晶体管的有源层厚度大于所述第二区域中的薄膜晶体管的有源层厚度，且所述第一区域中的薄膜晶体管的源极或漏极与有源层之间的重叠面积大于所述第二区域中的薄膜晶体管的源极或漏极与有源层之间的重叠面积，使得薄膜晶体管的源极或漏极与有源层之间的重叠面积与有源层厚度的比率在所述第一区域和第二区域上保持均一。

Description

阵列基板及其制作方法
技术领域
本发明的实施例涉及显示技术领域，特别涉及一种阵列基板及其制作方法。
背景技术
薄膜晶体管(TFT)是一种由多层薄膜(例如有源半导体层、介电层和金属电极层)形成的场效应晶体管。由于具有适于集成和大规模生产等优点，TFT作为显示控制单元在平板显示领域诸如液晶显示(LCD)、有机发光二极管显示(OLED)、电子纸显示(EPD)等领域中起着非常重要的作用。因此，存在着不断提高集成有TFT的显示面板的显示性能的需求。
发明内容
本发明的实施例提供了一种阵列基板及其制作方法、显示面板和显示装置，其能够使显示性能得到改善。
根据本发明的第一方面，提供了一种阵列基板，包括薄膜晶体管，且至少具有第一区域和第二区域，所述第一区域中的薄膜晶体管的有源层厚度大于所述第二区域中的薄膜晶体管的有源层厚度，且所述第一区域中的薄膜晶体管的源极或漏极与有源层之间的重叠面积大于所述第二区域中的薄膜晶体管的源极或漏极与有源层之间的重叠面积，使得薄膜晶体管的源极或漏极与有源层之间的重叠面积与有源层厚度的比率在所述第一区域和第二区域上保持均一。
根据上述配置，由于薄膜晶体管的源极或漏极与有源层之间的重叠面积与有源层厚度的比率在所述第一区域和第二区域上保持均一，所以能够避免第一区域和第二区域中的薄膜晶体管由于有源层厚度的差异而导致源漏极电流的差异，使阵列基板对像素单元的控制在第一区域和第二区域上保持均一，从而改善显示效果。
根据本发明的第二方面，薄膜晶体管的源极或漏极与有源层之间的重叠部分的长度为有源层沟道区的宽度，且所述重叠部分的宽度为固定值；薄膜晶体管的有源层沟道区的宽度与有源层厚度的比率在所述第一区域和第二区域上保持均一。
根据本发明的第三方面，所述第一区域和第二区域中的至少一个区域中的各薄膜晶体管的有源层厚度随有源层位置变化的曲线由拟合函数表示，且所述至少一个区域中的各薄膜晶体管的源极或漏极与有源层之间的重叠面积与所述拟合函数成正比地随有源层位置变化。
根据本发明的第四方面，所述第一区域和第二区域中的至少一个区域中的各薄膜晶体管的有源层厚度随有源层位置变化的曲线由拟合函数表示，且所述至少一个区域中的各薄膜晶体管的有源层沟道区的宽度与所述拟合函数成正比地随有源层位置变化。
根据本发明的第五方面，所述第一区域和第二区域周期性地交替排列。
根据本发明的第六方面，所述薄膜晶体管包括用于向有机发光二极管施加驱动电流的驱动薄膜晶体管，以及用于向所述驱动薄膜晶体管施加驱动电压的开关薄膜晶体管。
根据上述配置，阵列基板可以用于OLED显示面板，而且由于向OLED施加的驱动电流在相同的驱动条件下能够在第一区域和第二区域上保持均一、并且用于向驱动薄膜晶体管施加驱动电压的开关薄膜晶体管的源漏极电流在相同的驱动条件下能够在第一区域和第二区域上也保持均一，所以能够改善OLED显示面板的显示效果。
根据本发明的第七方面，所述薄膜晶体管包括用于向液晶层施加数据电压的开关薄膜晶体管。
根据上述配置，阵列基板可以用于LCD显示面板，且由于用于向液晶层施加数据电压的开关薄膜晶体管的源漏极电流在相同的驱动条件下能够在第一区域和第二区域上保持均一，所以能够改善LCD显示面板的显示效果。
根据本发明的第八方面，提供了一种阵列基板的制作方法，包括：获得有源薄膜的厚度在衬底基板上随位置的变化情况，所述有源薄膜至少具有厚度较大的第一区域和厚度较小的第二区域；根据所述变化情况，确定要形成的薄膜晶体管的源极或漏极与有源层之间的重叠面积，使得所述重叠面积与相应有源薄膜厚度的比率在所述第一区域和第二区域上保持均一；以及在衬底基板上形成薄膜晶体管，使得所形成的薄膜晶体管具有所确定的重叠面积。
根据上述配置，由于薄膜晶体管的源极或漏极与有源层之间的重叠面积与相应有源薄膜厚度的比率在第一区域和第二区域上保持均一，所以能够避免在第一区域和第二区域中形成的薄膜晶体管由于有源层厚度的差异而导致源漏极电流的差异，使阵列基板对像素单元的控制在第一区域和第二区域上保持均一，从而改善显示效果。
根据本发明的第九方面，薄膜晶体管的源极或漏极与有源层之间的重叠部分的长度为有源层沟道区的宽度，且所述重叠部分的宽度为固定值；确定所述重叠面积包括：确定要形成的有源层沟道区的宽度，使得有源层沟道区的宽度与相应有源薄膜厚度的比率在所述第一区域和第二区域上保持均一。
根据本发明的第十方面，在上述第八方面的制作方法中，获得有源薄膜的厚度在衬底基板上随位置的变化情况包括：在与所述衬底基板相同的测试用基板上形成有源薄膜；以及测量所述第一区域和第二区域中的有源薄膜厚度。
根据本发明的第十一方面，在上述第十方面的制作方法中，确定所述重叠面积包括：根据测得的有源薄膜厚度，确定所述第一区域和第二区域中的至少一个区域中的有源薄膜厚度随有源层位置变化的曲线的拟合函数；以及确定所述至少一个区域中的所述重叠面积，使其与所述拟合函数成正比地随有源层位置变化。
根据上述配置，仅测量有源层在较少数量的位置处的厚度，就可以利用所确定的拟合函数确定有源层在未测量的位置处的厚度，并进而确定各厚度所对应的重叠面积，从而提高效率。
根据本发明的第十二方面，在上述第九方面的制作方法中，获得有源薄膜的厚度在衬底基板上随位置的变化情况包括：在与所述衬底基板相同的测试用基板上形成有源薄膜；以及测量所述第一区域和第二区域中的有源薄膜厚度。
根据本发明的第十三方面，在上述第十二方面的制作方法中，确定要形成的有源层沟道区的宽度包括：根据测得的有源薄膜厚度，确定所述第一区域和第二区域中的至少一个区域中的有源薄膜厚度随有源层位置变化的曲线的拟合函数；以及确定所述至少一个区域中的有源层沟道区的宽度，使其与所述拟合函数成正比地随有源层位置变化。
根据上述配置，仅测量有源层在较少数量的位置处的厚度，就可以利用所确定的拟合函数确定有源层在未测量的位置处的厚度，并进而确定各厚度所对应的有源层沟道区的宽度，从而提高效率。
根据本发明的第十四方面，在衬底基板上形成薄膜晶体管包括：在所述衬底基板上形成栅极；在所述栅极上形成栅绝缘层；在所述栅绝缘层上形成有源薄膜；对所述有源薄膜进行构图以形成有源层；以及在所述有源层上形成源极和漏极。
根据本发明的第十五方面，在形成有源薄膜或有源层之后，获得所述变化情况并确定所述重叠面积。
附图说明
为了更清楚地说明本发明的实施例的技术方案，下面将对实施例的附图作简单地介绍。明显地，以下附图中的结构示意图不一定按比例绘制，而是以简化形式呈现各特征。而且，下面描述中的附图仅仅涉及本发明的一些实施例，而并非对本发明进行限制。
图1是利用现有技术在阵列基板的衬底基板上形成的有源薄膜的示意图；
图2是可以在其中应用本发明的原理的阵列基板的电路示意图；
图3是可以在其中应用本发明的原理的薄膜晶体管的结构示意图；
图4示出利用现有技术在阵列基板的衬底基板上形成的有源薄膜的厚度随位置变化的曲线的拟合函数；
图5是根据本发明的实施例的阵列基板的制作方法的流程图；以及
图6是用于进一步说明图5的制作方法的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明的实施例提供了一种阵列基板及其制作方法、显示面板和显示装置，其能够使显示性能得到改善。在下文中，将以相应的实施例对本发明的阵列基板及其制作方法、显示面板和显示装置进行具体说明。
I.阵列基板
图1是利用现有的旋转靶磁控溅射设备在阵列基板的衬底基板上形成的有源薄膜的示意图。磁控溅射设备是利用在靶表面上形成的正交电磁场，把电子束缚在靶表面特定区域来提高电离效率，增加等离子体的密度和能量，从而实现高速率溅射成膜的设备。磁控溅射设备通常包括平面靶磁控溅射设备和旋转靶磁控溅射设备。不论是哪一种类型的磁控溅射设备，由于靶材之间存在间隙、并且磁控溅射设备上的磁场分布不均匀，导致所沉积的薄膜在衬底基板上的不同位置会出现膜厚的差异。如图1所示，利用现有的旋转靶磁控溅射设备在衬底基板上沉积的薄膜的膜厚存在着周期性差异。在靶材正对的位置，薄膜厚度较厚，如图1中的A区域(对应于权利要求中的“第一区域”)所示；而在靶材之间的位置，薄膜厚度较小，如图1中的B区域(对应于权利要求中的“第二区域”)所示，其中A区域和B区域的宽度为数厘米的量级(例如约为8厘米)。这种薄膜周期性的厚度变化，会导致在衬底基板的A区域和B区域上形成的薄膜晶体管(TFT)的工作性能存在差异，最终导致所谓的TargetMura(即，显示不均匀)现象。下面以有机发光二极管(OLED)阵列基板为例说明由于A区域和B区域的膜厚差异所导致的问题。
图2是可以在其中应用本发明的原理的OLED阵列基板的电路示意图。如图2所示，该阵列基板包括多条扫描线和多条数据线，其限定出多个矩形像素单元。每个像素单元包括开关TFT(即S-TFT)、电荷存储电容C、驱动TFT(即D-TFT)以及OLED。在配备有该阵列基板的显示面板正常工作时，以具有例如高电平VGH的信号顺次驱动每条扫描线，使该条扫描线上连接的所有开关TFT导通。与扫描线的扫描同步，各条数据线将数据信号电压通过导通的开关TFT记录到电荷存储电容C上，同时该数据信号电压使驱动TFT导通从而输出驱动电流即源漏极电流(其中Vdd为驱动TFT的工作电压)，使OLED发出相应颜色和强度的光。当该条扫描线的扫描结束时，开关TFT被关断，所记录的数据信号电压被保持并持续使驱动TFT输出相应的驱动电流，使OLED持续发出相应颜色和强度的光，直到下一帧扫描到来之前。
关于开关TFT和驱动TFT，其可以采用图3所示的示例性结构。图3是底栅交叠型TFT(staggered bottom-gate TFT)的结构示意图。如图3所示，底栅交叠型TFT包括：形成在衬底基板(未示出)上的栅极302，其可以由例如金属、氧化铟锡等材料制成；形成在栅极302上的栅绝缘层304，其可以由绝缘材料(例如SiO2、Al2O3、有机绝缘材料等)制成；形成在栅绝缘层304上的有源层306，其可以由无机和有机半导体材料(例如IGZO、InSb、聚噻吩等)制成；以及形成在有源层306上的源极308和漏极310，其可以由例如金属、氧化铟锡等材料制成。
如前面关于图1所述，利用现有的旋转靶磁控溅射设备在衬底基板上沉积的薄膜的膜厚存在着周期性差异。在图2所示的OLED阵列基板的情况下，由于A区域和B区域的宽度为数厘米的量级、而像素单元的宽度为数十微米的量级(例如约为50微米)，因此A区域和B区域均包含多个像素单元，图2中仅示意性地示出一个像素单元。此外，由于A区域中的有源薄膜的膜厚较大、B区域中的有源薄膜的膜厚较小，所以在A区域和B区域中形成的驱动TFT的源漏极电流(即驱动电流)存在差异，导致在相同的驱动电压下，A区域和B区域中的OLED发出的光的颜色和强度存在差异，从而引起Target Mura现象。
为了消除该Target Mura现象，本发明的发明人认识到，当TFT处于工作状态的时候，如图3所示，其电流在有源层中的流向是一个U型的回路，该回路上的电阻R＝2R1+R2，其中R1是源/漏极下方垂直方向的电阻，R2是沟道区水平方向的电阻。由于导电沟道区的电阻R2<<R1，因此回路电阻近似表示为R＝2R1。根据电阻的计算公式，有源层的回路电阻可表示为：R＝2R1＝2ρt/(Wd)＝2ρt/S，其中ρ为有源薄膜的电阻率，t为有源层的厚度，S＝Wd是源极308或漏极310与有源层306之间的重叠面积，W是该重叠部分的长度，即在与TFT的横截面垂直的方向上，源极308或漏极310与有源层306之间的重叠部分的尺寸(即有源层沟道区的宽度)，d是该重叠部分的宽度，即在与TFT的横截面平行的方向上，源极308或漏极310与有源层306之间的重叠部分的尺寸，图中所示的L为在与TFT的横截面垂直的方向上，源极308和漏极310之间的距离(即有源层沟道区的长度)。
根据电流I与电压U间的关系的公式I＝U/R，流过TFT的源漏极之间的电流IDS可以表示如下：
IDS＝UDS/R＝UDSS/(2ρt)＝UDSWd/(2ρt)，
其中UDS为TFT的源漏极之间的电压差。因此，在电压差UDS一定的情况下，IDS和源极308或漏极310与有源层306之间的重叠面积S成正比，和有源薄膜的厚度t成反比。另外，由于重叠部分的宽度d不宜过大(导致TFT的尺寸增大)或过小(导致TFT的开态电流降低)，所以d通常固定为一个较佳的值。因此，在本发明的一个实施例中，重叠部分的宽度d可以是固定值，且在这种情况下，IDS和有源层沟道区的宽度W成正比，和有源薄膜的厚度t成反比。
因此，根据本发明的实施例，由于A区域的有源薄膜的膜厚tA大于B区域的有源薄膜的膜厚tB，所以A区域的源极308或漏极310与有源层306之间的重叠面积SA大于B区域的源极308或漏极310与有源层306之间的重叠面积SB，且源极308或漏极310与有源层306之间的重叠面积S与有源薄膜的厚度t的比率S/t在A区域和B区域上保持均一。这样，在相同的驱动电压下，A区域和B区域中的TFT的源漏极电流IDS保持均一，使得A区域和B区域中的OLED发出的光的颜色和强度保持均一，从而消除Target Mura现象。相应地，在上面提到的重叠部分的宽度d为固定值的实施例中，有源层沟道区的宽度W与有源薄膜的厚度t的比率W/t在A区域和B区域上保持均一。
为了实现有源层的S/t或W/t在A区域和B区域上保持均一，考虑到在工艺条件稳定的情况下在阵列基板的衬底基板上形成的有源薄膜的厚度随不同基板的情况基本保持不变，可以先获得有源薄膜的厚度在衬底基板上随位置的变化情况(例如在与衬底基板相同的测试用基板上形成有源薄膜，并测量有源薄膜的厚度随位置的变化情况)，根据测得的各膜厚t确定其相应的有源层的重叠面积S或沟道区宽度W，然后设计相应的掩膜来实现所确定的重叠面积S或沟道区宽度W。
然而，本发明并不限于上述示例。作为另一示例，也可以在形成TFT的过程中获得有源薄膜的厚度在衬底基板上随位置的变化情况，并根据测得的各膜厚确定其相应的有源层的重叠面积S或沟道区宽度W。如前所述，在图3中，先形成有源层306，再形成源极308和漏极310。在这种情况下，可以在形成有源薄膜或有源层306之后，测量A区域和B区域中的各有源层306的厚度，并根据测得的各厚度t确定其对应的有源层的重叠面积S或沟道区宽度W，使得有源层的S/t或W/t在A区域和B区域上保持均一。然后，可以形成源极308和漏极310，使所形成的有源层具有所确定的重叠面积S或沟道区宽度W。从图3中与截面图对应的俯视图可以看出，有源层的重叠面积S或沟道区宽度W可以通过源极308和漏极310的图形进行调节。因此，可以通过例如设计和制备用于形成源极308和/或漏极310的掩膜，来实现所确定的重叠面积S或沟道区宽度W。
如前所述，A区域和B区域的宽度在数厘米的量级、而TFT的尺寸约为5-30微米，因此对于膜厚随位置以曲线变化的A区域而言，如果要测量A区域中的各TFT对应位置的厚度，则需要测量非常大量的位置处的厚度。为了提高效率，考虑到图1所示的A区域的膜厚随位置变化的曲线近似呈轴对称曲线，可以在A区域的半个周期上，每隔相对较大的间隔(例如每300-500微米)测量一次厚度，并根据测得的厚度值来确定膜厚随位置变化的曲线的拟合函数。这样，A区域上任意一点的膜厚就可以通过将该点的坐标代入该拟合函数来确定。
图4示出利用现有的旋转靶磁控溅射设备在阵列基板的衬底基板上形成的有源薄膜的厚度随位置变化的曲线的拟合函数，其中TA为A区域的周期，TB为B区域的周期，且x坐标表示A区域和B区域的宽度方向上的坐标。假设通过拟合算法利用A区域的半个周期[x0,x1]上的多个点的坐标和测得的膜厚所确定的拟合函数的表达式为：
f(x)＝a0+a1(x-x0)+a2(x-x0)2+a3(x-x0)3,
其中a0、a1、a2和a3为利用拟合算法得到的系数。那么，A区域的另半个周期[x1,x2]上的拟合函数的表达式可以表示为：
f(x)＝a0+a1(TA+x0-x)+a2(TA+x0-x)2+a3(TA+x0-x)3。
由于有源层的S/t或W/t比率在A区域和B区域上保持均一，所以在由A区域和B区域组成的一个周期[x0,x3]上，有源层的重叠面积S随位置变化的曲线的表达式g(x)可以表示为：
其中(S0/a0)为B区域上的有源层的面积和厚度的比值。相应地，有源层沟道区的宽度W随位置变化的曲线的表达式h(x)可以表示为：
其中(W0/a0)为B区域上的有源层沟道区的宽度和厚度的比值。关于位于其它周期范围的x，可以以此类推。应注意的是，在一个TFT所占的空间范围内，坐标x有一定的变化范围。例如，对于10微米的TFT，可以取5微米处的厚度作为整个TFT的厚度，也可以取0-10微米范围的厚度的平均值作为整个TFT的厚度。此外，在本示例的旋转靶磁控溅射设备的情况下，B区域上的有源薄膜的厚度随位置变化很小，所以无需对B区域的膜厚随位置的变化情况进行函数拟合。然而，如果例如采用其他工艺所形成的有源薄膜的膜厚在膜厚较大的区域和膜厚较小的区域中的至少一个区域的膜厚随位置变化较大(例如，与预定位置变化量对应的膜厚变化量大于预定阈值)，则可以对该至少一个区域进行函数拟合。
应注意的是，本发明并不限于上面描述的示例。首先，引起有源薄膜的膜厚在不同位置出现差异的工艺并不限于磁控溅射，也可以是其它溅射(例如未使用磁控的一般溅射)，或者也可以是其他成膜工艺(例如，蒸镀)。其次，可以在其中应用本发明的原理的阵列基板并不限于OLED阵列基板。作为另一示例，阵列基板也可以是用于LCD显示面板的阵列基板。与上述OLED阵列基板类似，该LCD阵列基板可以包括多条扫描线和多条数据线，其限定出多个矩形像素单元。每个像素单元包括开关TFT、保持电容C以及液晶层。在配备有该LCD阵列基板的显示面板正常工作时，以具有例如高电平VGH的信号顺次驱动每条扫描线，使该条扫描线上连接的所有开关TFT导通。与扫描线的扫描同步，各条数据线将数据信号电压通过导通的开关TFT记录到保持电容上。当该条扫描线的扫描结束时，开关TFT被关断，所记录的数据信号电压被保持并持续驱动液晶层，直到下一帧扫描到来之前。通过将本发明的实施例应用于该LCD阵列基板，由于在具有不同膜厚的区域中形成的开关TFT的源漏极电流在相同的驱动条件下能够保持均一，所以通过源漏极电流记录到保持电容上的数据信号电压也保持均一，从而改善LCD显示面板的显示效果。作为再一示例，阵列基板也可以是用于电润湿显示面板的阵列基板。
此外，OLED阵列基板并不限于2T1C(两个TFT、一个电容)的配置，也可以是3T1C(三个TFT、一个电容)的配置或者包含TFT的各种其它现有配置。而且，在上述OLED阵列基板的实施例中，可以仅调节驱动TFT的沟道区宽度W，也可以既调节驱动TFT又调节开关TFT的沟道区宽度W，从而进一步改善显示效果。此外，阵列基板上设置的TFT并不限于用于控制像素单元的驱动TFT和开关TFT，也可以是例如用于控制扫描线和/或数据线的驱动模块中的TFT。综上，本领域技术人员能够理解的是，本发明的原理可以应用于任何类型的设有TFT的阵列基板，只要在制作TFT时所形成的有源薄膜的厚度在不同位置存在差异且该TFT在导通状态下在有源层中存在U型电流回路即可。而且，沟道区宽度W随膜厚t而被调节的TFT可以是阵列基板上的执行任何一种功能的TFT或其组合。
也就是说，本发明的至少一个实施例提供了一种阵列基板，包括薄膜晶体管，且至少具有第一区域和第二区域，所述第一区域中的薄膜晶体管的有源层厚度大于所述第二区域中的薄膜晶体管的有源层厚度，且所述第一区域中的薄膜晶体管的源极或漏极与有源层之间的重叠面积大于所述第二区域中的薄膜晶体管的源极或漏极与有源层之间的重叠面积，使得薄膜晶体管的源极或漏极与有源层之间的重叠面积与有源层厚度的比率在所述第一区域和第二区域上保持均一。
II.显示面板和显示装置
根据本发明的实施例的显示面板包括上面在第I部分中描述的阵列基板。相应地，根据本发明的实施例的显示装置(例如OLED显示装置、LCD显示装置等)也包括上面在第I部分中描述的阵列基板。由于采用了上面在第I部分中描述的阵列基板，所以可以改善该显示面板和显示装置的显示效果，在此不再赘述。
III.阵列基板的制作方法
图5是根据本发明的实施例的阵列基板的制作方法的流程图。如图5所示，阵列基板的制作方法包括步骤502、504和506。
在步骤502，获得有源薄膜的厚度在衬底基板上随位置的变化情况，所述有源薄膜至少具有厚度较大的第一区域和厚度较小的第二区域。例如，如前所述，该步骤502可以包括以下两个子步骤。在第一子步骤，在与衬底基板相同的测试用基板上形成有源薄膜。可以直接在测试用基板上形成有源薄膜，也可以从正常制作TFT的过程的第一步骤开始执行到有源薄膜的形成完毕。在第二子步骤，测量所述第一区域和第二区域中的有源薄膜厚度。该步骤可以利用任何现有的测量膜厚的技术来实现。
接着，在步骤504，根据所述变化情况，确定要形成的薄膜晶体管的源极或漏极与有源层之间的重叠面积，使得所述重叠面积与相应有源薄膜厚度的比率在第一区域和第二区域上保持均一。如前所述，在本发明的一个实施例中，重叠部分的宽度d为固定值。在这种情况下，根据所述变化情况，确定要形成的有源层沟道区的宽度，使得有源层沟道区的宽度与相应有源薄膜厚度的比率在第一区域和第二区域上保持均一。
此外，如前所述，可以测量第一和第二区域中的各TFT对应位置的厚度，这需要测量非常大量的位置处的厚度。为了提高效率，也可以每隔相对较大的间隔(例如每300-500微米)测量一次厚度，并根据测得的厚度值来确定膜厚随位置变化的曲线的拟合函数。关于拟合函数的细节以及利用拟合函数确定有源层的重叠面积或沟道区宽度的细节，前面在第I部分中已进行了详细描述，在此不再赘述。
在步骤506，在衬底基板上形成薄膜晶体管，使得所形成的薄膜晶体管具有所确定的重叠面积。相应地，在上述重叠部分的宽度d为固定值的实施例中，在衬底基板上形成薄膜晶体管，使得所形成的有源层沟道区具有所确定的宽度。例如，可以通过设计和制备用于形成薄膜晶体管的一个或多个掩膜，来实现所确定的重叠面积S或沟道区宽度W。
作为一个示例，薄膜晶体管的实现可以如图6所示，其对应于图3所示的底栅交叠型TFT。在该情况下，形成薄膜晶体管包括步骤602-610。在步骤602，在衬底基板上形成栅极。这可以利用沉积和光刻工艺来实现。例如，可以通过依次执行沉积栅极材料层、涂光刻胶、使用掩膜板进行曝光、用显影液进行显影、用刻蚀液进行刻蚀、和剥离光刻胶，来在衬底基板上形成栅极。在步骤604，在栅极上形成栅绝缘层。这可以利用沉积工艺来实现，或者可以利用沉积和光刻工艺来实现。在步骤606，在栅绝缘层上形成有源薄膜。这可以通过溅射或蒸镀等工艺来实现。在步骤608，对有源薄膜进行构图以形成有源层。这可以利用光刻工艺来实现。在步骤610，在有源层上形成源极和漏极。这可以利用沉积和光刻工艺来实现。
然而，本发明并不限于上面描述的示例。作为另一示例，步骤502和504也可以在步骤506的执行过程中执行。例如，在图6所示的示例中，先形成有源层，再形成源极和漏极。因此，步骤502和504可以在形成有源薄膜或有源层之后(即，在图6的步骤606或608之后)执行。这样，在步骤504确定要形成的有源层的重叠面积或沟道区宽度之后，可以在步骤610中形成源极和漏极来实现所确定的重叠面积或沟道区宽度。如前所述，可以通过例如设计和制备用于形成源极和/或漏极的掩膜，来实现所确定的重叠面积或沟道区宽度。
综上所述，本发明的至少一个实施例提供了一种阵列基板的制作方法，包括：获得有源薄膜的厚度在衬底基板上随位置的变化情况，所述有源薄膜至少具有厚度较大的第一区域和厚度较小的第二区域；根据所述变化情况，确定要形成的薄膜晶体管的源极或漏极与有源层之间的重叠面积，使得所述重叠面积与相应有源薄膜厚度的比率在所述第一区域和第二区域上保持均一；以及在衬底基板上形成薄膜晶体管，使得所形成的薄膜晶体管具有所确定的重叠面积。
这样，由于薄膜晶体管的源极或漏极与有源层之间的重叠面积与有源层厚度的比率在第一区域和第二区域上保持均一，所以能够避免在第一区域和第二区域中形成的薄膜晶体管由于有源层厚度的差异而导致源漏极电流的差异，使阵列基板对像素单元的控制在第一区域和第二区域上保持均一，从而改善显示效果。
应注意的是，以上所述仅是本发明的示范性实施方式，而并非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。

Claims (13)

1.一种阵列基板，包括薄膜晶体管，其特征在于，
所述阵列基板至少具有第一区域和第二区域，所述第一区域中的薄膜晶体管的有源层厚度大于所述第二区域中的薄膜晶体管的有源层厚度，且所述第一区域中的薄膜晶体管的源极或漏极与有源层之间的重叠面积大于所述第二区域中的薄膜晶体管的源极或漏极与有源层之间的重叠面积，使得薄膜晶体管的源极或漏极与有源层之间的重叠面积与有源层厚度的比率在所述第一区域和第二区域上保持均一，
其中，薄膜晶体管的源极或漏极与有源层之间的重叠部分的长度为有源层沟道区的宽度，且所述重叠部分的宽度为固定值；以及
薄膜晶体管的有源层沟道区的宽度与有源层厚度的比率在所述第一区域和第二区域上保持均一。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一区域和第二区域中的至少一个区域中的各薄膜晶体管的有源层厚度随有源层位置变化的曲线由拟合函数表示，且所述至少一个区域中的各薄膜晶体管的源极或漏极与有源层之间的重叠面积与所述拟合函数成正比地随有源层位置变化。
3.根据权利要求1所述的阵列基板，其特征在于，所述第一区域和第二区域中的至少一个区域中的各薄膜晶体管的有源层厚度随有源层位置变化的曲线由拟合函数表示，且所述至少一个区域中的各薄膜晶体管的有源层沟道区的宽度与所述拟合函数成正比地随有源层位置变化。
4.根据权利要求1所述的阵列基板，其特征在于，所述第一区域和第二区域周期性地交替排列。
5.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管包括用于向有机发光二极管施加驱动电流的驱动薄膜晶体管，以及用于向所述驱动薄膜晶体管施加驱动电压的开关薄膜晶体管。
6.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管包括用于向液晶层施加数据电压的开关薄膜晶体管。
7.一种阵列基板的制作方法，其特征在于，包括：
获得有源薄膜的厚度在衬底基板上随位置的变化情况，所述有源薄膜至少具有厚度较大的第一区域和厚度较小的第二区域；
根据所述变化情况，确定要形成的薄膜晶体管的源极或漏极与有源层之间的重叠面积，使得所述重叠面积与相应有源薄膜厚度的比率在所述第一区域和第二区域上保持均一；以及
在衬底基板上形成薄膜晶体管，使得所形成的薄膜晶体管具有所确定的重叠面积，
其中，薄膜晶体管的源极或漏极与有源层之间的重叠部分的长度为有源层沟道区的宽度，且所述重叠部分的宽度为固定值；以及
确定所述重叠面积包括：确定要形成的有源层沟道区的宽度，使得有源层沟道区的宽度与相应有源薄膜厚度的比率在所述第一区域和第二区域上保持均一。
8.根据权利要求7所述的制作方法，其特征在于，获得有源薄膜的厚度在衬底基板上随位置的变化情况包括：
在与所述衬底基板相同的测试用基板上形成有源薄膜；以及
测量所述第一区域和第二区域中的有源薄膜厚度。
9.根据权利要求8所述的制作方法，其特征在于，确定所述重叠面积包括：
根据测得的有源薄膜厚度，确定所述第一区域和第二区域中的至少一个区域中的有源薄膜厚度随有源层位置变化的曲线的拟合函数；以及
确定所述至少一个区域中的所述重叠面积，使其与所述拟合函数成正比地随有源层位置变化。
10.根据权利要求7所述的制作方法，其特征在于，获得有源薄膜的厚度在衬底基板上随位置的变化情况包括：
在与所述衬底基板相同的测试用基板上形成有源薄膜；以及
测量所述第一区域和第二区域中的有源薄膜厚度。
11.根据权利要求10所述的制作方法，其特征在于，确定要形成的有源层沟道区的宽度包括：
根据测得的有源薄膜厚度，确定所述第一区域和第二区域中的至少一个区域中的有源薄膜厚度随有源层位置变化的曲线的拟合函数；以及
确定所述至少一个区域中的有源层沟道区的宽度，使其与所述拟合函数成正比地随有源层位置变化。
12.根据权利要求7所述的制作方法，其特征在于，在衬底基板上形成薄膜晶体管包括：
在所述衬底基板上形成栅极；
在所述栅极上形成栅绝缘层；
在所述栅绝缘层上形成有源薄膜；
对所述有源薄膜进行构图以形成有源层；以及
在所述有源层上形成源极和漏极。
13.根据权利要求12所述的制作方法，其特征在于，
在形成有源薄膜或有源层之后，获得所述变化情况并确定所述重叠面积。
CN201610849162.1A 2016-09-26 2016-09-26 阵列基板及其制作方法 Active CN106356378B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610849162.1A CN106356378B (zh) 2016-09-26 2016-09-26 阵列基板及其制作方法
JP2018501215A JP7036710B2 (ja) 2016-09-26 2017-06-23 アレイ基板及びその製作方法
US15/580,240 US10559601B2 (en) 2016-09-26 2017-06-23 Array substrate and method for manufacturing the same
PCT/CN2017/089717 WO2018054111A1 (zh) 2016-09-26 2017-06-23 阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610849162.1A CN106356378B (zh) 2016-09-26 2016-09-26 阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN106356378A CN106356378A (zh) 2017-01-25
CN106356378B true CN106356378B (zh) 2023-10-27

Family

ID=57859270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610849162.1A Active CN106356378B (zh) 2016-09-26 2016-09-26 阵列基板及其制作方法

Country Status (4)

Country Link
US (1) US10559601B2 (zh)
JP (1) JP7036710B2 (zh)
CN (1) CN106356378B (zh)
WO (1) WO2018054111A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106356378B (zh) 2016-09-26 2023-10-27 合肥鑫晟光电科技有限公司 阵列基板及其制作方法
CN109713043A (zh) * 2017-10-25 2019-05-03 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板、电子装置
CN108987258A (zh) 2018-07-19 2018-12-11 京东方科技集团股份有限公司 氧化物半导体层的制备方法及装置
CN110299103A (zh) 2019-06-28 2019-10-01 上海天马有机发光显示技术有限公司 一种显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1540602A (zh) * 2003-04-24 2004-10-27 ����Sdi��ʽ���� 具有薄膜晶体管的平板显示器
CN206022363U (zh) * 2016-09-26 2017-03-15 合肥鑫晟光电科技有限公司 阵列基板、显示面板和显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267662A (ja) * 1992-03-19 1993-10-15 Hitachi Ltd 相補型薄膜半導体装置およびそれを用いた画像情報処理装置
GB2326019A (en) * 1997-06-03 1998-12-09 Philips Electronics Nv Thin film transistor
JP2005108930A (ja) * 2003-09-29 2005-04-21 Sony Corp 薄膜トランジスタの製造方法および薄膜トランジスタ
JP4321557B2 (ja) * 2006-07-06 2009-08-26 エプソンイメージングデバイス株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
US8581260B2 (en) 2007-02-22 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR100848341B1 (ko) * 2007-06-13 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
JP5111949B2 (ja) * 2007-06-18 2013-01-09 株式会社日立製作所 薄膜トランジスタの製造方法及び薄膜トランジスタ装置
KR20100023151A (ko) * 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
US20110227878A1 (en) * 2008-11-20 2011-09-22 Sharp Kabushiki Kaisha Semiconductor device, method for manufacturing same, and display device using semiconductor device
WO2011078005A1 (ja) * 2009-12-21 2011-06-30 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
CN103489826B (zh) * 2013-09-26 2015-08-05 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置
KR20160038150A (ko) * 2014-09-29 2016-04-07 삼성디스플레이 주식회사 표시장치
KR20160044168A (ko) * 2014-10-14 2016-04-25 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
CN104701265A (zh) 2015-03-27 2015-06-10 深圳市华星光电技术有限公司 低温多晶硅tft基板结构及其制作方法
CN105116653B (zh) * 2015-09-14 2019-02-15 深超光电（深圳）有限公司 显示面板
CN106356378B (zh) * 2016-09-26 2023-10-27 合肥鑫晟光电科技有限公司 阵列基板及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1540602A (zh) * 2003-04-24 2004-10-27 ����Sdi��ʽ���� 具有薄膜晶体管的平板显示器
CN206022363U (zh) * 2016-09-26 2017-03-15 合肥鑫晟光电科技有限公司 阵列基板、显示面板和显示装置

Also Published As

Publication number Publication date
US10559601B2 (en) 2020-02-11
WO2018054111A1 (zh) 2018-03-29
CN106356378A (zh) 2017-01-25
US20190221588A1 (en) 2019-07-18
JP7036710B2 (ja) 2022-03-15
JP2019531589A (ja) 2019-10-31

Similar Documents

Publication Publication Date Title
CN107068770B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示面板
CN106356378B (zh) 阵列基板及其制作方法
US8710497B2 (en) Array substrate including thin film transistor and method of fabricating the same
CN103762174A (zh) 一种薄膜晶体管的制备方法
US9773817B2 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
CN108417580B (zh) 阵列基板及其制作方法和显示面板
US10347660B2 (en) Array substrate and manufacturing method thereof
US9484364B2 (en) Array substrate and method for manufacturing the same, display device
KR101788488B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
CN104143533A (zh) 高解析度amoled背板制造方法
CN105810693A (zh) 阵列基板及其制作方法、显示装置
US11088283B2 (en) Thin film transistor, method of fabricating thin film transistor and array substrate
US20180151749A1 (en) Thin Film Transistor, Array Substrate and Methods for Manufacturing and Driving the same and Display Device
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
US20160240557A1 (en) Array substrate and manufacturing method thereof, and display device including the array substrate
KR101689886B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법
US9891495B2 (en) Array substrate and fabricating method thereof, and display panel
CN206022363U (zh) 阵列基板、显示面板和显示装置
US20170294461A1 (en) Manufacturing method of array substrate, array substrate and display device
CN110998857A (zh) 一种薄膜晶体管及其制备方法与薄膜晶体管阵列
WO2014012317A1 (zh) 液晶显示器像素结构、阵列基板以及液晶显示器
CN106898654B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
WO2016000363A1 (zh) 低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
US20190187504A1 (en) Array Substrate and Manufacturing Method Therefor, Display Device and Driving Method Therefor
CN109994426B (zh) 阵列基板及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant