CN106324485A - 芯片的无线测试电路及无线测试方法 - Google Patents

芯片的无线测试电路及无线测试方法 Download PDF

Info

Publication number
CN106324485A
CN106324485A CN201610769377.2A CN201610769377A CN106324485A CN 106324485 A CN106324485 A CN 106324485A CN 201610769377 A CN201610769377 A CN 201610769377A CN 106324485 A CN106324485 A CN 106324485A
Authority
CN
China
Prior art keywords
test
chip
unit
circuit unit
nfc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610769377.2A
Other languages
English (en)
Other versions
CN106324485B (zh
Inventor
廖裕民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockchip Electronics Co Ltd
Original Assignee
Fuzhou Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou Rockchip Electronics Co Ltd filed Critical Fuzhou Rockchip Electronics Co Ltd
Priority to CN201610769377.2A priority Critical patent/CN106324485B/zh
Publication of CN106324485A publication Critical patent/CN106324485A/zh
Application granted granted Critical
Publication of CN106324485B publication Critical patent/CN106324485B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种芯片的无线测试电路,包括测试机台电路和芯片内电路;所述测试机台电路包括机台控制电路单元、机台测试启动单元、机台采样电路单元、机台端NFC控制电路单元以及机台端NFC线圈;所述芯片内电路包括芯片端NFC线圈、芯片端NFC控制电路单元、测试激励产生电路单元、logic_scan_chain单元、存储单元Memory、scan测试响应判断电路单元以及MBIST测试响应判断电路单元。测试时,所述测试机台电路发送测试启动命令给所述芯片内电路;所述芯片内电路产生测试激励对芯片进行测试,包括对芯片的逻辑电路进行扫描和memory bist测试;测试结果再通过NFC无线发送至所述测试机台电路。本发明可以在不需要物理连接的情况下进行芯片验证和测试。

Description

芯片的无线测试电路及无线测试方法
技术领域
本发明涉及一种芯片测试技术,特别涉及一种不利用物理电气接口而实现对芯片进行测试的测试电路及测试方法。
背景技术
随着SOC芯片技术的迅速发展,物联网技术越来越重要。但是目前制约物联网芯片设备的一个重要问题是所有的设备和基础芯片都还依赖于传统的物理电气,比如电源插座,调试插座等,用于连接进行信息交换和电源充电等应用,因此设备无法工作于游泳或者洗澡等液体环境或者其他恶劣环境中。随着技术的发展,已经有一些不需要物理连接的芯片出现,但是这些芯片的验证和测试又成为了一个困难的问题。
因此本发明提出了一种测试电路及测试方法,可以在不需要物理连接的情况下进行芯片验证和测试,极大的支持完善了无物理电气接口的芯片的生产开发流程,同时该测试电路或测试方法如果使用在传统的芯片上,也可以简化测试设备设计的复杂度,还可解决物理连接设备的易损性问题。
发明内容
本发明要解决的技术问题,在于提供一种芯片的无线测试电路及无线测试方法,可以在不需要物理连接的情况下进行芯片验证和测试。
本发明的无线测试电路是这样实现的:一种芯片的无线测试电路,包括测试机台电路和芯片内电路;
所述测试机台电路包括机台控制电路单元、机台测试启动单元、机台采样电路单元、机台端NFC控制电路单元以及机台端NFC线圈;所述机台控制电路单元分别通过所述机台测试启动单元、机台采样电路单元连接所述机台端NFC控制电路单元,所述机台端NFC控制电路单元再连接至机台端NFC线圈,且所述机台控制电路单元还连接机台端NFC控制电路单元;
所述芯片内电路包括芯片端NFC线圈、芯片端NFC控制电路单元、测试激励产生电路单元、logic_scan_chain单元、存储单元Memory、scan测试响应判断电路单元以及MBIST测试响应判断电路单元;所述芯片端NFC线圈、芯片端NFC控制电路单元、测试激励产生电路单元依次连接;该测试激励产生电路单元通过logic_scan_chain单元连接scan测试响应判断电路单元,并通过存储单元Memory连接MBIST测试响应判断电路单元;所述scan测试响应判断电路单元和MBIST测试响应判断电路单元再连接至芯片端NFC控制电路单元。
进一步的,所述芯片端NFC控制电路单元、测试激励产生电路单元、logic_scan_chain单元、存储单元Memory、scan测试响应判断电路单元以及MBIST测试响应判断电路单元均设置在芯片硅片上;所述芯片端NFC线圈设置为单独的一块NFC线圈膜或板。
进一步的,所述芯片还包括电池板、无线充电线圈膜或板以及基板;所述NFC线圈膜或板、芯片硅片、电池板、无线充电线圈膜或板以及基板进行一体式封装形成封装体,且封装体表面不留任何物理电气接口。
进一步的,所述一体式封装的封装方式为下述的任何一种:
(1)、所述NFC线圈膜或板、芯片硅片、电池板、无线充电线圈膜或板自上而下依次堆叠在基板上并通过绝缘胶粘接固定,且所述NFC线圈膜或板和芯片硅片之间,所述芯片硅片和电池板之间,所述电池板和无线充电线圈膜或板之间,无线充电线圈膜或板和基板之间,以及芯片硅片和基板之间分别通过焊接线焊接后形成电气连接;
(2)、所述NFC线圈膜或板、芯片硅片、电池板和无线充电线圈膜或板平铺分布在基板的正表面并通过绝缘胶粘接固定,且分别与基板通过焊接线焊接后形成电气连接;
(3)、所述NFC线圈膜或板、芯片硅片、电池板自上而下依次堆叠并通过绝缘胶粘接固定在基板的正面,所述无线充电线圈膜或板则粘接固定在基板的背面;所述NFC线圈膜或板和芯片硅片之间,所述芯片硅片和电池板之间,所述电池板和基板之间,所述无线充电线圈膜或板和基板之间,以及芯片硅片和基板之间分别通过焊接线焊接后形成电气连接;且基板上设有金属过孔以连通基板的正面和背面的信号。
本发明的无线测试方法是这样实现的:一种芯片的无线测试方法,提供上述无线测试电路,把待测芯片放置到测试位置后,所述测试机台电路和所述芯片内电路进行NFC连接,在NFC连接成功后,所述测试机台电路发送测试启动命令给所述芯片内电路;所述芯片内电路产生测试激励对芯片进行测试,包括对芯片的逻辑电路进行扫描和memory bist测试;测试结果再通过NFC无线发送至所述测试机台电路。
进一步的,本发明方法的具体过程如下:
S1、把待测芯片放置到验证测试位置后,当所述测试机台电路的所述机台端NFC线圈检测到NFC连接成功时,所述机台端NFC控制电路单元会通知所述机台控制电路单元;
S2、所述机台控制电路单元接到通知后,发送测试启动信号到所述机台测试启动单元;由所述机台测试启动单元发送测试启动命令序列到机台端NFC控制电路单元;
S4、机台端NFC控制电路单元将测试启动命令调制后通过机台端NFC线圈无线发送给芯片端NFC线圈单元,由芯片端NFC线圈送往芯片端NFC控制电路单元;
S5、所述芯片端NFC控制电路单元测试启动命令解调为数字信号并送往所述测试激励产生电路单元;
S6、所述测试激励产生电路单元在接收到测试启动信号后产生测试激励对芯片进行测试,先产生logic_scan_chain的测试激励对芯片的逻辑电路进行扫描,然后在扫描测试完成后再进行memory bist测试;
S7、logic_scan_chain单元接收到测试激励产生电路单元送来的测试激励后会把测试响应送往scan测试响应判断电路单元;存储单元Memory接收到memory bist的测试激励后,会把测试响应送往MBIST测试响应判断电路单元;
S8、scan测试响应判断电路单元对scan_chain的测试响应进行判断,如果所有响应符合预期,则判断该芯片为逻辑电路无缺陷芯片否则为逻辑电路有缺陷芯片,并把测试结果送往芯片端NFC控制电路单元;
MBIST测试响应判断电路单元对memory的bist的测试响应进行判断,如果所有响应符合预期,则判断该芯片为memory电路无缺陷芯片否则为memory有缺陷芯片,并把测试结果送往芯片端NFC控制电路单元;
S9、芯片端NFC控制电路单元将测试结果调制后通过芯片端NFC线圈无线发送给机台端NFC线圈单元,到达所述机台端NFC控制电路;
S10、所述机台端NFC控制电路测试结果解调为数字信号并送往机台采样电路单元,由机台采样电路单元对测试结果进行采样之后送往机台控制电路单元进行记录和芯片分类。
本发明具有如下优点:本发明可以在不需要物理连接的情况下对芯片进行测试,以对芯片进行验证和分类,完善了无物理连接芯片的生产开发流程;也可以在传统有物理电气接口的芯片调试设计上简化测试设备,以解决物理连接设备的易损性问题。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明芯片的无线测试电路的结构示意图。
图2为本发明中无物理电气接口芯片的一种封装结构。
图2a为图2的前视结构示意图。
图3为本发明中无物理电气接口芯片的另一种封装结构.
图3a为图3的前视结构示意图。
图4为本发明中无物理电气接口芯片的又一种封装结构。
具体实施方式
请参阅图1所示,本发明的芯片的无线测试电路,包括测试机台电路100和芯片内电路200;
所述测试机台电路100包括机台控制电路单元101、机台测试启动单元102、机台采样电路单元103、机台端NFC控制电路单元104以及机台端NFC线圈105;所述机台控制电路单元101分别通过所述机台测试启动单元102、机台采样电路单元103连接所述机台端NFC控制电路单元104,所述机台端NFC控制电路单元104再连接至机台端NFC线圈105,且所述机台控制电路单元101还连接机台端NFC控制电路单元104;
所述芯片内电路200包括芯片端NFC线圈201、芯片端NFC控制电路单元202、测试激励产生电路单元203、logic_scan_chain单元204、存储单元Memory205、scan测试响应判断电路单元206以及MBIST测试响应判断电路单元207;所述芯片端NFC线圈201、芯片端NFC控制电路单元202、测试激励产生电路单元203依次连接;该测试激励产生电路单元203通过logic_scan_chain单元204连接scan测试响应判断电路单元206,并通过存储单元Memory205连接MBIST测试响应判断电路单元207;所述scan测试响应判断电路单元206和MBIST测试响应判断电路单元207再连接至芯片端NFC控制电路单元202。
所述芯片端NFC控制电路单元202、测试激励产生电路单元203、logic_scan_chain单元204、存储单元Memory205、scan测试响应判断电路单元206以及MBIST测试响应判断电路单元207均设置在芯片硅片1上;所述芯片端NFC线圈201设置为单独的一块NFC线圈膜或板2。
所述芯片还包括电池板3、无线充电线圈膜或板4以及基板5;所述NFC线圈膜或板2、芯片硅片1、电池板3、无线充电线圈膜或板4以及基板5进行一体式封装形成封装体300,且封装体300表面不留任何物理电气接口。
所述一体式封装的封装方式为下述的任何一种:
(1)、如图2和图2a所示,所述NFC线圈膜或板2、芯片硅片1、电池板3、无线充电线圈膜或板4自上而下依次堆叠在基板5上并通过绝缘胶粘接固定,且所述NFC线圈膜或板2和芯片硅片1之间,所述芯片硅片1和电池板3之间,所述电池板3和无线充电线圈膜或板4之间,无线充电线圈膜或板4和基板5之间,以及芯片硅片1和基板5之间分别通过焊接线焊接后形成电气连接;
(2)、如图3和图3a所示,所述NFC线圈膜或板2、芯片硅片1、电池板3和无线充电线圈膜或板4平铺分布在基板5的正表面并通过绝缘胶粘接固定,且分别与基板5通过焊接线焊接后形成电气连接;
(3)、如图4所示,所述NFC线圈膜或板2、芯片硅片1、电池板3自上而下依次堆叠并通过绝缘胶粘接固定在基板5的正面,所述无线充电线圈膜或板4则粘接固定在基板5的背面;所述NFC线圈膜或板2和芯片硅片1之间,所述芯片硅片1和电池板3之间,所述电池板3和基板5之间,所述无线充电线圈膜或板4和基板5之间,以及芯片硅片1和基板5之间分别通过焊接线焊接后形成电气连接;且基板上设有金属过孔52以连通基板的正面和背面的信号。
基于本发明上述测试电路,本发明还提供芯片的无线测试方法,其是把待测芯片放置到测试位置后,所述测试机台电路100和所述芯片内电路200进行NFC连接,在NFC连接成功后,所述测试机台电路100发送测试启动命令给所述芯片内电路200;所述芯片内电路200产生测试激励对芯片进行测试,包括对芯片的逻辑电路进行扫描和memory bist测试;测试结果再通过NFC无线发送至所述测试机台电路100。
本发明方法的具体过程如下:
S1、把待测芯片放置到验证测试位置后,当所述测试机台电路100的所述机台端NFC线圈105检测到NFC连接成功时,所述机台端NFC控制电路单元104会通知所述机台控制电路单元101;
S2、所述机台控制电路单元101接到通知后,发送测试启动信号到所述机台测试启动单元102;由所述机台测试启动单元102发送测试启动命令序列到机台端NFC控制电路单元104;
S4、机台端NFC控制电路单元104将测试启动命令调制后通过机台端NFC线圈105无线发送给芯片端NFC线圈单元201,由芯片端NFC线圈201送往芯片端NFC控制电路单元202;
S5、所述芯片端NFC控制电路单元202测试启动命令解调为数字信号并送往所述测试激励产生电路单元203;
S6、所述测试激励产生电路单元203在接收到测试启动信号后产生测试激励对芯片进行测试,先产生logic_scan_chain的测试激励对芯片的逻辑电路进行扫描,然后在扫描测试完成后再进行memory bist测试;
S7、logic_scan_chain单元204接收到测试激励产生电路单元203送来的测试激励后会把测试响应送往scan测试响应判断电路单元206;存储单元Memory205接收到memorybist的测试激励后,会把测试响应送往MBIST测试响应判断电路单元207;
S8、scan测试响应判断电路单元206对scan_chain的测试响应进行判断,如果所有响应符合预期,则判断该芯片为逻辑电路无缺陷芯片否则为逻辑电路有缺陷芯片,并把测试结果送往芯片端NFC控制电路单元202;
MBIST测试响应判断电路单元207对memory的bist的测试响应进行判断,如果所有响应符合预期,则判断该芯片为memory电路无缺陷芯片否则为memory有缺陷芯片,并把测试结果送往芯片端NFC控制电路单元202;
S9、芯片端NFC控制电路单元202将测试结果调制后通过芯片端NFC线圈无线201发送给机台端NFC线圈单元105,到达所述机台端NFC控制电路104;
S10、所述机台端NFC控制电路104测试结果解调为数字信号并送往机台采样电路单元103,由机台采样电路单元103对测试结果进行采样之后送往机台控制电路单元101进行记录和芯片分类。
虽然以上描述了本发明的具体实施方式,但是熟悉本技术领域的技术人员应当理解,我们所描述的具体的实施例只是说明性的,而不是用于对本发明的范围的限定,熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化,都应当涵盖在本发明的权利要求所保护的范围内。

Claims (6)

1.一种芯片的无线测试电路,其特征在于:包括测试机台电路和芯片内电路;
所述测试机台电路包括机台控制电路单元、机台测试启动单元、机台采样电路单元、机台端NFC控制电路单元以及机台端NFC线圈;所述机台控制电路单元分别通过所述机台测试启动单元、机台采样电路单元连接所述机台端NFC控制电路单元,所述机台端NFC控制电路单元再连接至机台端NFC线圈,且所述机台控制电路单元还连接机台端NFC控制电路单元;
所述芯片内电路包括芯片端NFC线圈、芯片端NFC控制电路单元、测试激励产生电路单元、logic_scan_chain单元、存储单元Memory、scan测试响应判断电路单元以及MBIST测试响应判断电路单元;所述芯片端NFC线圈、芯片端NFC控制电路单元、测试激励产生电路单元依次连接;该测试激励产生电路单元通过logic_scan_chain单元连接scan测试响应判断电路单元,并通过存储单元Memory连接MBIST测试响应判断电路单元;所述scan测试响应判断电路单元和MBIST测试响应判断电路单元再连接至芯片端NFC控制电路单元。
2.根据权利要求1所述的芯片的无线测试电路,其特征在于:所述芯片端NFC控制电路单元、测试激励产生电路单元、logic_scan_chain单元、存储单元Memory、scan测试响应判断电路单元以及MBIST测试响应判断电路单元均设置在芯片硅片上;所述芯片端NFC线圈设置为单独的一块NFC线圈膜或板。
3.根据权利要求2所述的芯片的无线测试电路,其特征在于:所述芯片还包括电池板、无线充电线圈膜或板以及基板;所述NFC线圈膜或板、芯片硅片、电池板、无线充电线圈膜或板以及基板进行一体式封装形成封装体,且封装体表面不留任何物理电气接口。
4.根据权利要求3所述的芯片的无线测试电路,其特征在于:所述一体式封装的封装方式为下述的任何一种:
(1)、所述NFC线圈膜或板、芯片硅片、电池板、无线充电线圈膜或板自上而下依次堆叠在基板上并通过绝缘胶粘接固定,且所述NFC线圈膜或板和芯片硅片之间,所述芯片硅片和电池板之间,所述电池板和无线充电线圈膜或板之间,无线充电线圈膜或板和基板之间,以及芯片硅片和基板之间分别通过焊接线焊接后形成电气连接;
(2)、所述NFC线圈膜或板、芯片硅片、电池板和无线充电线圈膜或板平铺分布在基板的正表面并通过绝缘胶粘接固定,且分别与基板通过焊接线焊接后形成电气连接;
(3)、所述NFC线圈膜或板、芯片硅片、电池板自上而下依次堆叠并通过绝缘胶粘接固定在基板的正面,所述无线充电线圈膜或板则粘接固定在基板的背面;所述NFC线圈膜或板和芯片硅片之间,所述芯片硅片和电池板之间,所述电池板和基板之间,所述无线充电线圈膜或板和基板之间,以及芯片硅片和基板之间分别通过焊接线焊接后形成电气连接;且基板上设有金属过孔以连通基板的正面和背面的信号。
5.一种芯片的无线测试方法,其特征在于:提供如权利要求1至4任一项所述的芯片的无线测试电路,把待测芯片放置到测试位置后,所述测试机台电路和所述芯片内电路进行NFC连接,在NFC连接成功后,所述测试机台电路发送测试启动命令给所述芯片内电路;所述芯片内电路产生测试激励对芯片进行测试,包括对芯片的逻辑电路进行扫描和memorybist测试;测试结果再通过NFC无线发送至所述测试机台电路。
6.根据权利要求5所述的芯片的无线测试方法,其特征在于:具体过程如下:
S1、把待测芯片放置到验证测试位置后,当所述测试机台电路的所述机台端NFC线圈检测到NFC连接成功时,所述机台端NFC控制电路单元会通知所述机台控制电路单元;
S2、所述机台控制电路单元接到通知后,发送测试启动信号到所述机台测试启动单元;由所述机台测试启动单元发送测试启动命令序列到机台端 NFC控制电路单元;
S4、机台端NFC控制电路单元将测试启动命令调制后通过机台端NFC线圈无线发送给芯片端NFC线圈单元,由芯片端NFC线圈送往芯片端NFC控制电路单元;
S5、所述芯片端NFC控制电路单元测试启动命令解调为数字信号并送往所述测试激励产生电路单元;
S6、所述测试激励产生电路单元在接收到测试启动信号后产生测试激励对芯片进行测试,先产生logic_scan_chain的测试激励对芯片的逻辑电路进行扫描,然后在扫描测试完成后再进行memory bist测试;
S7、logic_scan_chain单元接收到测试激励产生电路单元送来的测试激励后会把测试响应送往scan测试响应判断电路单元;存储单元Memory接收到memory bist的测试激励后,会把测试响应送往MBIST测试响应判断电路单元;
S8、scan测试响应判断电路单元对scan_chain的测试响应进行判断,如果所有响应符合预期,则判断该芯片为逻辑电路无缺陷芯片否则为逻辑电路有缺陷芯片,并把测试结果送往芯片端NFC控制电路单元;
MBIST测试响应判断电路单元对memory的bist的测试响应进行判断,如果所有响应符合预期,则判断该芯片为memory电路无缺陷芯片否则为memory有缺陷芯片,并把测试结果送往芯片端NFC控制电路单元;
S9、芯片端NFC控制电路单元将测试结果调制后通过芯片端NFC线圈无线发送给机台端NFC线圈单元,到达所述机台端NFC控制电路;
S10、所述机台端NFC控制电路测试结果解调为数字信号并送往机台采样电路单元,由机台采样电路单元对测试结果进行采样之后送往机台控制电路单元进行记录和芯片分类。
CN201610769377.2A 2016-08-30 2016-08-30 芯片的无线测试电路及无线测试方法 Active CN106324485B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610769377.2A CN106324485B (zh) 2016-08-30 2016-08-30 芯片的无线测试电路及无线测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610769377.2A CN106324485B (zh) 2016-08-30 2016-08-30 芯片的无线测试电路及无线测试方法

Publications (2)

Publication Number Publication Date
CN106324485A true CN106324485A (zh) 2017-01-11
CN106324485B CN106324485B (zh) 2019-04-02

Family

ID=57788788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610769377.2A Active CN106324485B (zh) 2016-08-30 2016-08-30 芯片的无线测试电路及无线测试方法

Country Status (1)

Country Link
CN (1) CN106324485B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112394276A (zh) * 2019-08-19 2021-02-23 Oppo广东移动通信有限公司 无线充电测试方法及装置、***、电子设备、存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1407560A (zh) * 2001-09-05 2003-04-02 富士通株式会社 装有存储器和逻辑芯片的可测试存储器芯片的半导体器件
CN1614713A (zh) * 2003-11-06 2005-05-11 尔必达存储器股份有限公司 堆栈式存储器、存储器模块和存储器***
CN1866515A (zh) * 2005-05-20 2006-11-22 恩益禧电子股份有限公司 包含顺序堆叠的模拟半导体芯片和数字半导体芯片的sip型封装及其制造方法
CN101587754A (zh) * 2008-05-20 2009-11-25 卓胜微电子(上海)有限公司 基于扫描链的存储器测试装置及其使用方法
CN202938462U (zh) * 2012-12-10 2013-05-15 海尔集团公司 空调器以及该空调器的监控***
US20150323589A1 (en) * 2012-08-10 2015-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Composite integrated circuits and methods for wireless interactions therewith

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1407560A (zh) * 2001-09-05 2003-04-02 富士通株式会社 装有存储器和逻辑芯片的可测试存储器芯片的半导体器件
CN1614713A (zh) * 2003-11-06 2005-05-11 尔必达存储器股份有限公司 堆栈式存储器、存储器模块和存储器***
CN1866515A (zh) * 2005-05-20 2006-11-22 恩益禧电子股份有限公司 包含顺序堆叠的模拟半导体芯片和数字半导体芯片的sip型封装及其制造方法
CN101587754A (zh) * 2008-05-20 2009-11-25 卓胜微电子(上海)有限公司 基于扫描链的存储器测试装置及其使用方法
US20150323589A1 (en) * 2012-08-10 2015-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Composite integrated circuits and methods for wireless interactions therewith
CN202938462U (zh) * 2012-12-10 2013-05-15 海尔集团公司 空调器以及该空调器的监控***

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112394276A (zh) * 2019-08-19 2021-02-23 Oppo广东移动通信有限公司 无线充电测试方法及装置、***、电子设备、存储介质

Also Published As

Publication number Publication date
CN106324485B (zh) 2019-04-02

Similar Documents

Publication Publication Date Title
TWI264551B (en) System for probing integrated circuit devices
US9442159B2 (en) Testing integrated circuits using few test probes
CN102313870B (zh) 集成电路并行测试方法、装置和***
US8604570B2 (en) Integrated electronic device with transceiving antenna and magnetic interconnection
CN105070320B (zh) 一种存储器晶圆测试方法及存储器测试机
CN103698561B (zh) 探针卡
US20110006794A1 (en) Method and apparatus for interrogating electronic equipment components
US9625523B2 (en) Method and apparatus for interconnect test
CN108807212A (zh) 晶圆测试方法及晶圆测试装置
CN104237766B (zh) 芯片测试方法和装置
CN102305907A (zh) 多芯片封装结构的测试方法和***
CN106771985A (zh) 一种弱短路故障测试电路及其测试方法
CN106356312A (zh) 对封装芯片进行测试及失效分析的方法
CN103543368A (zh) 集成电路开/短路测试方法及测试机
CN106324485A (zh) 芯片的无线测试电路及无线测试方法
CN109633417A (zh) 多芯片同测结构及方法
CN102435928B (zh) 晶圆测试装置及对应的晶圆测试方法
Marinissen et al. Contactless testing: Possibility or pipe-dream?
CN109725250A (zh) 一种片上***芯片模拟电路的测试***及测试方法
KR101607723B1 (ko) 전자 회로와 통신 기능 검사 방법
US20210041495A1 (en) Inductive testing probe apparatus for testing semiconductor die and related systems and methods
CN109164378A (zh) 一种边界扫描测试链路的设计及测试方法
CN116338413B (zh) 晶上***的测试方法及测试装置
TWI392888B (zh) 積體電路元件檢測系統
CN107765167A (zh) 基于开关电容的tsv测试电路及测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China

Patentee after: Ruixin Microelectronics Co., Ltd

Address before: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China

Patentee before: Fuzhou Rockchips Electronics Co.,Ltd.