CN107765167A - 基于开关电容的tsv测试电路及测试方法 - Google Patents

Abstract

本发明公开了一种基于开关电容的TSV测试电路及测试方法，涉及半导体领域。基于开关电容的TSV测试电路的等效电阻单元包括复数个等效电阻模块，每个等效电阻模块对应一待测穿透硅通孔，等效电阻模块的测试端口与对应的待测穿透硅通孔的测试端连接，所有的等效电阻模块的充电端口共同连接以形成等效电阻单元的充电端；公共测试单元的电量输出端与等效电阻单元的充电端连接，公共测试单元用以根据第三控制输入端的第三控制信号、第一控制输入端的第一控制信号，及第二控制输入端的第二控制信号控制待测穿透硅通孔的充放电状态，以进行测试，通过测试输出端输出待测穿透硅通孔的测试结果。

Description

基于开关电容的TSV测试电路及测试方法

技术领域

本发明属于半导体领域，尤其涉及一种基于开关电容的TSV(Through-SiliconVia，穿透硅通孔)测试电路及测试方法。

背景技术

随着半导体行业的发展，摩尔定律受到越来越多的挑战，互连线延迟已经远远超过门电路延迟而导致了一系列时序、功耗、耦合和串扰问题。面对集成电路在发展与创新上的需求，基于TSV的三维集成电路(Three-dimensional integrated circuit,3D IC)通过TSV结构将多层硅片进行垂直互连，有效地克服二维集成电路的缺点，以更小的体积容纳更为丰富的功能，成为下一代集成电路的发展趋势。

在三维集成电路技术中，TSV作为多层芯片间的垂直互连对整个芯片的信号完整性有着重要的影响。由于TSV在三维非存储逻辑集成中的工艺尚未完全成熟，TSV形成或晶片绑定过程中产生的缺陷直接导致三维集成芯片的良品率较低。根据相关报道，晶片绑定前TSV的失效率为0.005％到5％；晶片垂直绑定中，由于减薄、氧化等工艺过程，TSV的成品率进一步降低，这些因素严重影响三维集成电路芯片的良品率，阻碍三维集成电路市场化。因此，如何保证待绑定芯片中TSV的有效性和可靠性是实现三维集成电路大规模应用必须解决的问题之一。而该问题最直接的解决方法就是在三维集成电路绑定前对TSV进行有效的测试。

发明内容

本发明的目的是为了解决三维集成电路绑定前对TSV进行有效的测试的问题，现提供一种在三维集成电路绑定前对TSV进行有效的测试的基于开关电容的TSV测试电路及测试方法。

一种基于开关电容的TSV测试电路，包括：

等效电阻单元，包括复数个等效电阻模块，每个所述等效电阻模块对应一待测穿透硅通孔，所述等效电阻模块包括第一控制输入端、第二控制输入端、测试端口、充电端口和接地端，所述测试端口与对应的所述待测穿透硅通孔的测试端连接，所有的所述等效电阻模块的充电端口共同连接以形成所述等效电阻单元的充电端；

公共测试单元，包括第三控制输入端、测试输出端、时钟端口、供电端和电量输出端，所述电量输出端与所述等效电阻单元的充电端连接，所述公共测试单元用以根据所述第三控制输入端的第三控制信号、所述第一控制输入端的第一控制信号，及所述第二控制输入端的第二控制信号控制所述待测穿透硅通孔的充放电状态，以进行测试，通过所述测试输出端输出所述待测穿透硅通孔的测试结果。

优选的，所述等效电阻模块包括：

第一传输门开关，串联于所述充电端口与所述待测穿透硅通孔的测试端之间，所述第一控制输入端形成于所述的第一传输门开关的控制端；

第二传输门开关，串联于所述待测穿透硅通孔的测试端与所述接地端之间，所述第二控制输入端形成于所述的第二传输门开关的控制端；

所述待测穿透硅通孔的测试端连接于所述第一传输门开关与第二传输门开关之间。

优选的，所述公共测试单元包括：

三输入与门，包括第一输入端、第二输入端、第三输入端和输出端，所述三输入与门的输出端形成所述测试输出端，所述第一输入端形成所述时钟端口；

第三传输门开关，所述第三传输门开关的一端形成所述供电端；

标准电容，所述标准电容的一端接地，所述标准电容的另一端连接所述第三传输门开关的另一端；

反相器，所述反相器的输入端与所述第三传输门开关的控制端共同形成所述第三控制输入端，所述反相器的输出端连接所述三输入与门的第二输入端；

驱动器，所述驱动器的输入端同时连接所述标准电容的另一端和所述第三传输门开关的另一端共同形成所述公共测试单元的电量输出端。

本发明还提供了一种基于开关电容的TSV测试电路的测试方法，用以逐个对复数个所述待测穿透硅通孔进行测试，分别将每个所述待测穿透硅通孔连接于相应的等效电阻模块中，对每个所述待测穿透硅通孔进行测试的方法包括下述步骤：

S1.初始化阶段，将预设时钟信号通过时钟端口输入至公共测试单元，将第三控制信号通过第三控制输入端输入至所述公共测试单元中，通过第三控制信号控制第三传输门开关闭合，使所述公共测试单元中的标准电容在预设时间内充电至预设电压，将第一控制信号通过第一控制输入端输入至等效电阻模块中，通过所述第一控制信号控制所述第一传输门开关断开，将第二控制信号通过第二控制输入端输入至等效电阻模块中，通过第二控制信号控制所述第二传输门开关闭合，使所述待测穿透硅通孔在预设时间内对地放电至0V；

S2.测试阶段，将预设周期信号通过时钟端口输入至所述公共测试单元中以进行计数，通过第三控制信号控制第三传输门开关断开，以切断所述公共测试单元中的标准电容与片上电源的连接；同时，通过第一控制信号和第二控制信号分别控制所述第一传输门开关和所述第二传输门开关以预设周期交替开启关断，所述第一控制信号和第二控制信号在0/1之间周期性切换，获取所述标准电容的电压测试数据，通过所述公共测试单元将所述电压测试数据转换为脉冲数字信号由所述测试输出端输出，以获取所述待测穿透硅通孔的测试结果。

上述技术特征可以各种适合的方式组合或由等效的技术特征来替代，只要能够达到本发明的目的。

本发明的有益效果在于，采用基于开关电容的TSV测试电路对TSV进行绑定前测试，该测试电路结构简单有效性高，且具有较高的测试精度；测试电路受工艺偏差(processvariation)的影响较小，测试鲁棒性高；测试电路可用于TSV漏电故障，开路故障和阻性故障的测试，故障类型覆盖广；测试电路合理利用片上资源，测试时间短，占片面积小。

附图说明

图1为本发明所述的基于开关电容的TSV测试电路的一种实施例的电路图；

图2为本发明所述等效电阻单元的原理图；

图3为本发明所述的基于开关电容的TSV测试电路的测试原理图；

图4为传输门开关S1和S2的工作周期示意图；

图5为TSV高阻故障判断精度曲线图；

图6为TSV漏电故障测试时序图；

图7为无故障TSV漏电故障测试结果图；

图8为存在20μΩ^-1漏电故障的TSV的漏电故障测试结果图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

如图1所示，一种基于开关电容的TSV测试电路，包括：

等效电阻单元，包括复数个等效电阻模块2，每个等效电阻模块2对应一待测穿透硅通孔，等效电阻模块2包括第一控制输入端、第二控制输入端、测试端口、充电端口和接地端，测试端口与对应的待测穿透硅通孔的测试端连接，所有的等效电阻模块2的充电端口共同连接以形成等效电阻单元的充电端；

公共测试单元1，包括第三控制输入端、测试输出端、时钟端口、供电端和电量输出端，电量输出端与等效电阻单元的充电端连接，公共测试单元1用以根据第三控制输入端的第三控制信号、第一控制输入端的第一控制信号，及第二控制输入端的第二控制信号控制待测穿透硅通孔的充放电状态，以进行测试，通过测试输出端输出待测穿透硅通孔的测试结果。

在本实施例中，采用基于开关电容的TSV测试电路对TSV进行绑定前测试，该测试电路结构简单有效性高，且具有较高的测试精度；测试电路受工艺偏差(processvariation)的影响较小，测试鲁棒性高；测试电路可用于TSV漏电故障，开路故障和阻性故障的测试，故障类型覆盖广；测试电路合理利用片上资源，测试时间短，占片面积小。

在优选的实施例中，等效电阻模块2包括：

第一传输门开关，串联于充电端口与所述待测穿透硅通孔的测试端之间，第一控制输入端形成于的第一传输门开关的控制端；

第二传输门开关，串联于所述待测穿透硅通孔的测试端与接地端之间，第二控制输入端形成于的第二传输门开关的控制端；

待测穿透硅通孔的测试端连接于第一传输门开关与第二传输门开关之间。

在本实施例中，等效电阻单元包括复数个(即：n个)TSV开关电容等效电阻模块2(Switched-Capacitor Resistor)。每个模块均由一对传输门开关TG1_k和以及一个待测TSV组成。每组等效电阻模块2的两个传输门开关均与该组TSV测试端直接相连。同时，每组等效电阻模块2通过传输门开关与电容C_s相连，如图1所示。每个等效电阻模块2有两个输入控制信号：CP1_k和CP2_k，用以控制传输门开关TG1_k和TG2_k的开启和关断。由于所有的等效电阻模块2均与公共测试单元1相连，通过CP0，CP1_k与CP2_k合理的信号控制，公共测试单元1可以串行地为每一个等效电阻模块2提供测试服务。

在优选的实施例中，公共测试单元1(Public TSV Test Unit)包括：

三输入与门12，包括第一输入端、第二输入端、第三输入端和输出端，三输入与门12的输出端形成测试输出端，第一输入端形成时钟端口；

第三传输门开关TG0，第三传输门开关TG0的一端形成供电端；

标准电容，标准电容的一端接地，标准电容的另一端连接第三传输门开关TG0的另一端；

反相器11，反相器11的输入端与第三传输门开关TG0的控制端共同形成第三控制输入端，反相器11的输出端连接三输入与门12的第二输入端；

驱动器13，驱动器13的输入端同时连接标准电容的另一端和第三传输门开关TG0的另一端共同形成公共测试单元1的电量输出端。

在本实施例中，公共测试单元1由第三传输门开关TG0，一个反相器11，标准电容C_s，一个驱动器13和一个三输入与门12组成。该公共测试单元1有三个输入信号：电压信号V_DD，第三控制信息CP0，测试时钟信号CLK和测试输出信号Count。电压信号V_DD是标准的芯片片上电压信号，这里可设定V_DD为1.1V，第三控制信息CP0是传输门TG0的控制信号，可开启传输门使电压信号V_DD对标准电容C_s进行充电，测试时钟信号CLK可将TSV测试结果自动数字化，测试输出信号Count可直接用于判断TSV故障。

如图2所示，TSV在该测试电路中可以等效为由电容C_F与C_B以及电阻R_o组成的π型电路模块。其中，电容C_F与C_B是TSV绝缘壁引发的寄生电容，电阻R_o是TSV的导通电阻。通过在TSV两端加入交替导通的开关S1和S2，可构建开关电容等效电阻，如图2中方框区域所示。假设TSV电容上的初始电压为0，当开关S1闭合，开关S2断开t_p1秒时，TSV电容上的电压为：

其中，V(t_p1)是TSV入口端在t_p1时刻的电压，V_DD是对TSV进行充电的电源电压，τ是时间常数。

此时，根据公式q＝CV，TSV电容上的电荷量为：

q_IN＝C_TSVV(t_p1) (2)

其中，C_TSV＝C_F+C_B。

不连续切换开关S1和S2的状态是为了避免竞争冒险现象的出现，，只需将开关切换的周期控制在T_c即可，如图4所示。

在后半个周期，当开关S1断开，开关S2闭合t_p2秒时，TSV电容上的电压为：

其中，V(T_c/2+t_p2)是TSV入口端在T_c/2+t_p2时刻的电压，τ是时间常数。

此时，TSV电容上的电荷量为：

则将公式(2)与公式(4)做减法可得在整个T_c周期中，电容上的电荷转移量为：

根据电流的定义，可以得到：

其中T_c是一次电荷转移周期(即开关S1和S2交替开启的一个周期，如图4所示)。

将公式(5)代入公式(6)后，可以得到：

根据欧姆定律，公式(7)可以转化为：

得出结论，TSV的RC参数可以通过开关电容电路转化为一等效电阻R_SC，测量该值的大小即可测出TSV的RC参数，从而判断TSV故障。因此，采用如图3所示的一阶RC放电电路来测量TSV的等效R_SC值。而最终的测试电路就是图1所示的形态。

综上基于开关电容的TSV测试电路的有益效果如下：

1)通过公共测试单元1的复用，可以最大限度的减小测试电路的面积开销，同时可有效降低电路参数偏差对测量结果的影响。

2)通过等效电阻单元，将难以测量的TSV阻容参数转化为了容易测量的等效电阻参数R_SC，使得测量易于实现。

3)利用开关电容的开关周期Tc进行计数，可直接将测量结果转化为脉冲数字信号输出，方便了故障判断的同时也降低了外界辅助测试设备(ATE)的成本。

针对对基于开关电容的TSV测试电路的面积，可采用Nangate 45nm标准库中的原件模型带入Cadence RTL编译器中进行估算，估算结果如下：

对于一个传输门开关TG，其占片面积为：0.532μm²；对于三输入与门12AND3_X2，其占片面积为：1.064μm²，对于4倍驱动能力驱动器13BUF_X4，其占片面积为：0.798μm²，对于4倍驱动能力反向其INV_X4，其占片面积为：0.532μm²。一因此整个公共测试单元1的占片面积为：

0.532μm²+1.064μm²+0.532μm²+0.798μm²＝2.926μm²

而对于每个测试TSV而言，其测试电路占片面积只是两个传输门开关的面积开销，即：

0.532μm²x2＝1.064μm²

综上，该基于开关电容的TSV测试电路利用合理的片上资源即可实现。

对于测试时间，也进行了估算。对于每个TSV而言，需要200ns的时间进行测试初始化，5000ns的时间进行TSV漏电与开路测试，5000ns的时间进行TSV高阻测试。因此每个TSV所需的测试时间约为：

200ns+5000ns+5000ns＝10200ns

假设片上有1000枚TSV，在包含大约1000x2x4＝8000ns的配置时间后，整体测试时间约为：

10200nsx1000+8000ns＝10.2ms

可见该方法测试时间开销短，有着很高的测试效率。

本发明还提供了一种基于开关电容的TSV测试电路的测试方法，用以逐个对复数个待测穿透硅通孔进行测试，分别将每个待测穿透硅通孔连接于相应的等效电阻模块2中，对每个待测穿透硅通孔进行测试的方法包括下述步骤：

S1.初始化阶段，将预设时钟信号通过时钟端口输入至公共测试单元，将第三控制信号通过第三控制输入端输入至公共测试单元中，通过第三控制信号控制第三传输门开关闭合，使公共测试单元中的标准电容在预设时间内充电至预设电压，将第一控制信号通过第一控制输入端输入至等效电阻模块中，通过第一控制信号控制第一传输门开关断开，将第二控制信号通过第二控制输入端输入至等效电阻模块中，通过第二控制信号控制第二传输门开关闭合，使待测穿透硅通孔在预设时间内对地放电至0V；

S2.测试阶段，将预设周期信号通过时钟端口输入至公共测试单元中以进行计数，通过第三控制信号控制第三传输门开关断开，以切断公共测试单元中的标准电容与片上电源的连接；同时，通过第一控制信号和第二控制信号分别控制第一传输门开关和第二传输门开关以预设周期交替开启关断，第一控制信号和第二控制信号在0/1之间周期性切换，获取标准电容的电压测试数据，通过公共测试单元将电压测试数据转换为脉冲数字信号由测试输出端输出，以获取待测穿透硅通孔的测试结果。

在本实施例中，对于TSV漏电故障，该方法可判断1μΩ^-1以上的漏电故障；对于TSV开路故障，该方法可判断处于TSV前90％处任何位置的开路故障；对于TSV高阻故障，其判断大小与故障位置有密切关系，具体判断精度如图5所示。图5中，横坐标为故障所处位置，纵坐标为可判断故障阻值。

在HSPICE(是许多主要的EDA设计工具兼容的工具。)中建立该电路模型后，分别对两个TSV进行漏电故障测试。其中TSV1是无故障的TSV，而TSV2有着50kΩ的漏电故障。测试过程中参数设置如下：

无故障TSV参数：R＝0.1mΩ,C＝60fF,G＝1pΩ^-1

故障TSV参数：R＝0.1mΩ,C＝60fF,G＝20μΩ^-1

测试初始化时间：200ns；

测试周期：20ns；

测试开关通断时间：5ns；

芯片片上电源电压：1.1V；

标准电容容值：10pF；

为了方便说明，首先给出整个TSV漏电过程的测试时序图，如图6所示。

测试开始时，首先进行测试初始化，该初始化需200ns时间，其主要目的是将标准电容经片上电源充电至1.1V，同时将TSV经传输门TG2对地放电至0V。该阶段可通过控制传输门控制信号CP0＝1(TG0闭合)，CP1＝0(TG1断开)，CP2＝1(TG2闭合)实现，如图6虚线前阶段所示。

当初始化结束后，TSV漏电故障测试开始，此时测试脉冲开始计数。测试过程中，保持控制信号CP0＝0断开传输门TG0，以切断标准电容C_s与片上电源的连接。同时让控制信号CP1和CP2在0/1之间周期性切换，以控制开关S1与S2以20ns为周期交替开启关断，如图6虚线后所示。在这个测试过程中，标准电容C_s上的电荷会经由TSV转移到地，因此标准电容C_s上的电压会随着测试周期的增加而逐步下降。当标准电容C_s上的电压下降至驱动器13的门限电压以下时，驱动器13输出的低电平信号会阻值计数脉冲继续计数。对于存在漏电故障的TSV而言，在电荷转移过程中部分电荷会由漏电通道泄露，从而导致标准电容C_s上的电压下降更为迅速，由此即可判断被测TSV是否存在漏电故障。

图7-图8是对无故障TSV和存在G＝20μΩ^-1漏电故障TSV的测试结果图，从中不难发现对于无故障TSV，最后脉冲计数为128，而对于存在漏电故障的TSV，最后脉冲计数为51，故障特征明显。

虽然在本文中参照了特定的实施方式来描述本发明，但是应该理解的是，这些实施例仅仅是本发明的原理和应用的示例。因此应该理解的是，可以对示例性的实施例进行许多修改，并且可以设计出其他的布置，只要不偏离所附权利要求所限定的本发明的精神和范围。应该理解的是，可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是，结合单独实施例所描述的特征可以使用在其他所述实施例中。

Claims (4)

1.一种基于开关电容的TSV测试电路，其特征在于，包括：

等效电阻单元，包括复数个等效电阻模块(2)，每个所述等效电阻模块(2)对应一待测穿透硅通孔，所述等效电阻模块(2)包括第一控制输入端、第二控制输入端、测试端口、充电端口和接地端，所述测试端口与对应的所述待测穿透硅通孔的测试端连接，所有的所述等效电阻模块(2)的充电端口共同连接以形成所述等效电阻单元的充电端；

公共测试单元(1)，包括第三控制输入端、测试输出端、时钟端口、供电端和电量输出端，所述电量输出端与所述等效电阻单元的充电端连接，所述公共测试单元(1)用以根据所述第三控制输入端的第三控制信号、所述第一控制输入端的第一控制信号，及所述第二控制输入端的第二控制信号控制所述待测穿透硅通孔的充放电状态，以进行测试，通过所述测试输出端输出所述待测穿透硅通孔的测试结果。

2.根据权利要求1所述的基于开关电容的TSV测试电路，其特征在于，所述等效电阻模块(2)包括：

第一传输门开关，串联于所述充电端口与所述待测穿透硅通孔的测试端之间，所述第一控制输入端形成于所述的第一传输门开关的控制端；

第二传输门开关，串联于所述待测穿透硅通孔的测试端与所述接地端之间，所述第二控制输入端形成于所述的第二传输门开关的控制端；

所述待测穿透硅通孔的测试端连接于所述第一传输门开关和第二传输门开关之间。

3.根据权利要求1所述的基于开关电容的TSV测试电路，其特征在于，所述公共测试单元(1)包括：

三输入与门(12)，包括第一输入端、第二输入端、第三输入端和输出端，所述三输入与门(12)的输出端形成所述测试输出端，所述第一输入端形成所述时钟端口；

第三传输门开关(TG0)，所述第三传输门开关(TG0)的一端形成所述供电端；

标准电容，所述标准电容的一端接地，所述标准电容的另一端连接所述第三传输门开关(TG0)的另一端；

反相器(11)，所述反相器(11)的输入端与所述第三传输门开关(TG0)的控制端共同形成所述第三控制输入端，所述反相器(11)的输出端连接所述三输入与门(12)的第二输入端；

驱动器(13)，所述驱动器(13)的输入端同时连接所述标准电容的另一端和所述第三传输门开关(TG0)的另一端共同形成所述公共测试单元(1)的电量输出端。

4.一种基于开关电容的TSV测试电路的测试方法，用以逐个对复数个所述待测穿透硅通孔进行测试，分别将每个所述待测穿透硅通孔连接于相应的等效电阻模块中，其特征在于，对每个所述待测穿透硅通孔进行测试的方法包括下述步骤：

S1.初始化阶段，将预设时钟信号通过时钟端口输入至公共测试单元，将第三控制信号通过第三控制输入端输入至所述公共测试单元中，通过第三控制信号控制第三传输门开关闭合，使所述公共测试单元中的标准电容在预设时间内充电至预设电压，将第一控制信号通过第一控制输入端输入至等效电阻模块中，通过所述第一控制信号控制所述第一传输门开关断开，将第二控制信号通过第二控制输入端输入至等效电阻模块中，通过第二控制信号控制所述第二传输门开关闭合，使所述待测穿透硅通孔在预设时间内对地放电至0V；

S2.测试阶段，将预设周期信号通过时钟端口输入至所述公共测试单元中以进行计数，通过第三控制信号控制第三传输门开关断开，以切断所述公共测试单元中的标准电容与片上电源的连接；同时，通过第一控制信号和第二控制信号分别控制所述第一传输门开关和所述第二传输门开关以预设周期交替开启关断，所述第一控制信号和第二控制信号在0/1之间周期性切换，获取所述标准电容的电压测试数据，通过所述公共测试单元将所述电压测试数据转换为脉冲数字信号由所述测试输出端输出，以获取所述待测穿透硅通孔的测试结果。