CN106298969B - 超势垒二极管的加工方法和超势垒二极管 - Google Patents
超势垒二极管的加工方法和超势垒二极管 Download PDFInfo
- Publication number
- CN106298969B CN106298969B CN201510363885.6A CN201510363885A CN106298969B CN 106298969 B CN106298969 B CN 106298969B CN 201510363885 A CN201510363885 A CN 201510363885A CN 106298969 B CN106298969 B CN 106298969B
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- barrier diode
- type region
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 79
- 238000003672 processing method Methods 0.000 title claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 88
- 229920005591 polysilicon Polymers 0.000 claims abstract description 88
- 238000005530 etching Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 9
- 238000000407 epitaxy Methods 0.000 claims abstract description 7
- 230000000873 masking effect Effects 0.000 claims abstract description 7
- 238000005516 engineering process Methods 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 25
- 238000005468 ion implantation Methods 0.000 claims description 22
- 238000002513 implantation Methods 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 239000000243 solution Substances 0.000 description 16
- 238000002360 preparation method Methods 0.000 description 8
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8618—Diodes with bulk potential barrier, e.g. Camel diodes, Planar Doped Barrier diodes, Graded bandgap diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种超势垒二极管的加工方法和超势垒二极管，所述加工方法包括：在N型衬底上依次形成N型外延层、场氧化层、多晶硅层和绝缘层；在绝缘层上形成图形化掩膜层后，对绝缘层进行各向同性刻蚀，以形成绝缘层掩膜结构；以形成的绝缘层掩膜结构为掩膜，依次对多晶硅层和场氧化层进行各向异性刻蚀，以暴露出用于制作体区的外延层的指定区域；在外延层的指定区域形成P型体区；在经过刻蚀的场化层的边缘下方的外延层中形成P‑型区域，在P‑型区域的上方对应的多晶硅层形成P型多晶硅结构；在形成P型多晶硅结构的P型体区中，形成与P‑型区域分离的N+型区域和电极。通过本发明的技术方案，提升了超势垒二极管的可靠性。
Description
技术领域
本发明涉及半导体芯片制造技术领域，具体而言，涉及一种超势垒二极管的加工方法和一种超势垒二极管。
背景技术
目前，在相关技术中，功率二极管是电路***的关键部件，广泛适用于在高频逆变器、数码产品、发电机、电视机等民用产品和卫星接收装置、导弹及飞机等各种先进武器控制***和仪器仪表设备的军用场合。功率二极管向着两个重要方向拓展：(1)向几千万乃至上万安培发展，可应用于高温电弧风洞、电阻焊机等场合；(2)反向恢复时间越来越短，呈现向超快、超软、超耐用方向发展，使自身不仅用于整流场合，在各种开关电路中有着不同作用。
因此，如何设计一种超势垒二极管的加工方法，使得制备的超势垒二极管的导通压降低且漏电流小成为亟待解决的技术问题。
发明内容
本发明正是基于上述技术问题至少之一，提出了一种超势垒二极管的加工方法的方案，使得制备的超势垒二极管导通压降小于传统结构的二极管，漏电流水平要远低于传统器件，并且能够简化制造工艺，降低制造成本。
实现上述目的，根据本发明的第一方面的实施例，提供了一种超势垒二极管的加工方法，包括：在N型衬底上依次形成N型外延层、场氧化层、多晶硅层和绝缘层；在所述绝缘层上形成图形化掩膜层后，对所述绝缘层进行各向同性刻蚀，以形成绝缘层掩膜结构；以形成的所述绝缘层掩膜结构为掩膜，依次对所述多晶硅层和所述场氧化层进行各向异性刻蚀，以暴露出用于制作体区的所述外延层的指定区域；在所述外延层的指定区域形成P型体区；在经过刻蚀的所述场氧化层的边缘下方的所述外延层中形成P-型区域，同时，在所述P-型区域的上方对应的所述多晶硅层形成P型多晶硅结构；在形成所述P型多晶硅结构的所述P型体区中，形成与所述P-型区域分离的N+型区域和电极，以完成所述超势垒二极管的制作。
在该技术方案中，通过在形成绝缘层掩膜结构后，形成P-型区域和P型多晶硅结构，并且通过形成N+型区域和电极，避免了采用直接注入方式造成的P-型区域和N+型区域过于接近而导致漏电流较大的问题，也即有效控制了P-型区域和N+型区域的形成区域和离子浓度，使得制备的超势垒二极管同时具备了低导通电压和低漏电的特性，提升了超势垒二极管的可靠性。
在上述技术方案中，优选地，在所述绝缘层上形成图形化掩膜层后，对所述绝缘层进行各向同性刻蚀，以形成绝缘层掩膜结构，包括以下具体步骤：在所述绝缘层上形成图形化所述掩膜层后，对所述绝缘层进行采用湿法腐蚀处理，和/或采用各向同性腐蚀气体对所述绝缘层进行干法腐蚀处理，以形成所述绝缘层掩膜结构。
在该技术方案中，通过采用湿法腐蚀工艺和/或各向同性干法腐蚀工艺对绝缘层进行刻蚀，使得绝缘层形成凹槽结构，进而对绝缘层下方的多晶硅层和场氧化层进行刻蚀时，仍以光刻胶作为掩膜，绝缘层的凹槽结构下方的外延层对应于待制备超势垒二极管的P-型区域，也即以多晶硅层和场氧化层作为制备P-型区域的掩膜，可以进一步保证P-型区域的可靠性。
在上述技术方案中，优选地，在所述外延层的指定区域形成P型体区，包括以下具体步骤：采用第一离子注入工艺在所述外延层的指定区域形成所述P型体区。
在该技术方案中，通过采用第一离子注入工艺在外延层的指定区域形成P型体区，形成了超势垒二极管的沟道区。
在上述技术方案中，优选地，在经过刻蚀的所述场氧化层的边缘下方的所述外延层中形成P-型区域，同时，在所述P-型区域的上方对应的所述多晶硅层形成P型多晶硅结构，包括以下具体步骤：采用第二离子注入工艺在经过刻蚀的所述场氧化层的边缘下方的所述外延层中形成的所述P-型区域，同时，在所述P-型区域的上方对应的所述多晶硅层形成P型多晶硅结构。
在该技术方案中，通过第二离子注入形成P型多晶硅结构和P-型区域，形成了超势垒二极管的阳极离子区域，从而保证了器件的可靠性和稳定性，以场氧化层为掩膜形成P-型区域，有效地控制P-型区域的结深和离子浓度，避免了P-型区域和N+型区域过于接近而导致漏电流过大的问题，同时保证了超势垒二极管的低导通电压的特性。
在上述技术方案中，优选地，所述第一离子注入工艺的注入能量大于所述第二离子注入工艺的注入能量。
在该技术方案中，通过设定第一离子注入工艺的注入能量大于第二离子注入工艺的注入能量，形成了可靠性高的P型体区和P-型区域，也即超势垒二极管的沟道区和阳极离子区。
在上述技术方案中，优选地，所述第一离子注入工艺的注入剂量大于所述第二离子注入工艺的注入剂量。
在该技术方案中，通过设定第一离子注入工艺的注入剂量大于第二离子注入工艺的注入剂量，进一步地保证了形成的P型体区和P-型区域的可靠性高，保证了低漏电、低导通特性，从而提升了超势垒二极管的可靠性。
在上述技术方案中，优选地，在形成所述P型多晶硅结构的所述P型体区中，形成与所述P-型区域分离的N+型区域和电极，包括以下具体步骤：在形成所述P型多晶硅结构后，在所述N型衬底上形成N+型多晶硅层。
在该技术方案中，通过形成N+型多晶硅层，以通过N+型多晶硅层形成P型体区中的N+型区域，也即超势垒二极管的阴极离子区，有效地控制了阴极离子区的结深和离子浓度，进而进一步保证了低漏电、低导通特性，从而提升了超势垒二极管的可靠性。
在上述技术方案中，优选地，在形成所述P型多晶硅结构的所述P型体区中，形成与所述P-型区域分离的N+型区域和电极，还包括以下具体步骤：对所述N+型多晶硅层进行各向异性刻蚀，以去除所述绝缘层掩膜结构上方和所述P型体区的N+型多晶硅层，以形成同时与所述多晶硅层、所述场氧化层和所述P型体区的边缘接触的N+型多晶硅侧墙；对形成所述N+型多晶硅侧墙进行退火处理，以在所述P型体区的边缘形成与所述P-型区域分离的所述N+型区域。
在该技术方案中，通过形成N+型多晶硅侧墙，并对其进行退火处理，使得N+型多晶硅侧墙中的离子扩散于P型体区中，以形成N+型区域，也即超势垒二极管的阴极离子区，并有效地控制了N+型区域的结深和离子浓度，从而避免了N+型区域和P-型区域过于接近而导致漏电流过高的问题，有效地提高了超势垒二极管的可靠性。
在上述技术方案中，优选地，在形成所述P型多晶硅结构的所述P型体区中，形成与所述P-型区域分离的N+型区域和电极，还包括以下具体步骤：在形成所述N+型区域后，采用金属溅射工艺、电镀工艺和蒸镀工艺中的一种工艺或多种工艺的任意组合，在所述N型衬底上形成同时与所述绝缘层掩膜、所述N+型区域、P型体区接触的金属层，所述金属层即为所述超势垒二极管的电极。
在该技术方案中，通过形成超势垒二极管的电极，保证了制备的低漏电、低导通电压的超势垒二极管可以集成于应用级电路中，也即通过键合工艺，即可实现电极和应用级电路之间的串接，工艺方法简单。
根据本发明的第二方面，还提出了一种超势垒二极管，采用如上述任一项技术方案中所述的超势垒二极管的加工方法制造而成。
通过以上技术方案，使得制成的超势垒二极管的导通压降小于传统结构的超势垒二极管，漏电流水平要远低于传统超势垒二极管，并且能够简化制造工艺简单，降低了超势垒二极管的制造成本。
附图说明
图1示出了根据本发明的实施例的超势垒二极管的加工方法的示意流程图；
图2至图10示出了根据本发明的实施例的超势垒二极管的加工过程的剖面示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
图1示出了根据本发明的实施例的超势垒二极管的加工方法的示意流程图。
如图1所示，根据本发明的实施例的超势垒二极管的加工方法，包括：步骤S1，在N型衬底上依次形成N型外延层、场氧化层、多晶硅层和绝缘层；步骤S2，在所述绝缘层上形成图形化掩膜层后，对所述绝缘层进行各向同性刻蚀，以形成绝缘层掩膜结构；步骤S3，以形成的所述绝缘层掩膜结构为掩膜，依次对所述多晶硅层和所述场氧化层进行各向异性刻蚀，以暴露出用于制作体区的所述外延层的指定区域；步骤S4，在所述外延层的指定区域形成P型体区；步骤S5，在经过刻蚀的所述场氧化层的边缘下方的所述外延层中形成P-型区域，同时，在所述P-型区域的上方对应的所述多晶硅层形成P型多晶硅结构；步骤S6，在形成所述P型多晶硅结构的所述P型体区中，形成与所述P-型区域分离的N+型区域和电极，以完成所述超势垒二极管的制作。
在该技术方案中，通过在形成绝缘层掩膜结构后，形成P-型区域和P型多晶硅结构，并且通过形成N+型区域和电极，避免了采用直接注入方式造成的P-型区域和N+型区域过于接近而导致漏电流较大的问题，也即有效控制了P-型区域和N+型区域的形成区域和离子浓度，使得制备的超势垒二极管同时具备了低导通电压和低漏电的特性，提升了超势垒二极管的可靠性。
在上述技术方案中，优选地，在所述绝缘层上形成图形化掩膜层后，对所述绝缘层进行各向同性刻蚀，以形成绝缘层掩膜结构，包括以下具体步骤：步骤S21，在所述绝缘层上形成图形化所述掩膜层后，对所述绝缘层进行采用湿法腐蚀处理，和/或采用各向同性腐蚀气体对所述绝缘层进行干法腐蚀处理，以形成所述绝缘层掩膜结构。
在该技术方案中，通过采用湿法腐蚀工艺和/或各向同性干法腐蚀工艺对绝缘层进行刻蚀，使得绝缘层形成凹槽结构，进而对绝缘层下方的多晶硅层和场氧化层进行刻蚀时，仍以光刻胶作为掩膜，绝缘层的凹槽结构下方的外延层对应于待制备超势垒二极管的P-型区域，也即以多晶硅层和场氧化层作为制备P-型区域的掩膜，可以进一步保证P-型区域的可靠性。
在上述技术方案中，优选地，在所述外延层的指定区域形成P型体区，包括以下具体步骤：步骤S41，采用第一离子注入工艺在所述外延层的指定区域形成所述P型体区。
在该技术方案中，通过采用第一离子注入工艺在外延层的指定区域形成P型体区，形成了超势垒二极管的沟道区。
在上述技术方案中，优选地，在经过刻蚀的所述场氧化层的边缘下方的所述外延层中形成P-型区域，同时，在所述P-型区域的上方对应的所述多晶硅层形成P型多晶硅结构，包括以下具体步骤：步骤S51，采用第二离子注入工艺在经过刻蚀的所述场氧化层的边缘下方的所述外延层中形成的所述P-型区域，同时，在所述P-型区域的上方对应的所述多晶硅层形成P型多晶硅结构。
在该技术方案中，通过第二离子注入形成P型多晶硅结构和P-型区域，形成了超势垒二极管的阳极离子区域，从而保证了器件的可靠性和稳定性，以场氧化层为掩膜形成P-型区域，有效地控制P-型区域的结深和离子浓度，避免了P-型区域和N+型区域过于接近而导致漏电流过大的问题，同时保证了超势垒二极管的低导通电压的特性。
在上述技术方案中，优选地，所述第一离子注入工艺的注入能量大于所述第二离子注入工艺的注入能量。
在该技术方案中，通过设定第一离子注入工艺的注入能量大于第二离子注入工艺的注入能量，形成了可靠性高的P型体区和P-型区域，也即超势垒二极管的沟道区和阳极离子区。
在上述技术方案中，优选地，所述第一离子注入工艺的注入剂量大于所述第二离子注入工艺的注入剂量。
在该技术方案中，通过设定第一离子注入工艺的注入剂量大于第二离子注入工艺的注入剂量，进一步地保证了形成的P型体区和P-型区域的可靠性高，保证了低漏电、低导通特性，从而提升了超势垒二极管的可靠性。
在上述技术方案中，优选地，在形成所述P型多晶硅结构的所述P型体区中，形成与所述P-型区域分离的N+型区域和电极，包括以下具体步骤：在形成所述P型多晶硅结构后，在所述N型衬底上形成N+型多晶硅层。
在该技术方案中，通过形成N+型多晶硅层，以通过N+型多晶硅层形成P型体区中的N+型区域，也即超势垒二极管的阴极离子区，有效地控制了阴极离子区的结深和离子浓度，进而进一步保证了低漏电、低导通特性，从而提升了超势垒二极管的可靠性。
在上述技术方案中，优选地，在形成所述P型多晶硅结构的所述P型体区中，形成与所述P-型区域分离的N+型区域和电极，还包括以下具体步骤：步骤S61，对所述N+型多晶硅层进行各向异性刻蚀，以去除所述绝缘层掩膜结构上方和所述P型体区的N+型多晶硅层，以形成同时与所述多晶硅层、所述场氧化层和所述P型体区的边缘接触的N+型多晶硅侧墙；步骤S62，对形成所述N+型多晶硅侧墙进行退火处理，以在所述P型体区的边缘形成与所述P-型区域分离的所述N+型区域。
在该技术方案中，通过形成N+型多晶硅侧墙，并对其进行退火处理，使得N+型多晶硅侧墙中的离子扩散于P型体区中，以形成N+型区域，也即超势垒二极管的阴极离子区，并有效地控制了N+型区域的结深和离子浓度，从而避免了N+型区域和P-型区域过于接近而导致漏电流过高的问题，有效地提高了超势垒二极管的可靠性。
在上述技术方案中，优选地，在形成所述P型多晶硅结构的所述P型体区中，形成与所述P-型区域分离的N+型区域和电极，还包括以下具体步骤：步骤S63，在形成所述N+型区域后，采用金属溅射工艺、电镀工艺和蒸镀工艺中的一种工艺或多种工艺的任意组合，在所述N型衬底上形成同时与所述绝缘层掩膜、所述N+型区域、P型体区接触的金属层，所述金属层即为所述超势垒二极管的电极。
在该技术方案中，通过形成超势垒二极管的电极，保证了制备的低漏电、低导通电压的超势垒二极管可以集成于应用级电路中，也即通过键合工艺，即可实现电极和应用级电路之间的串接，工艺方法简单。
下面结合图2至图10对根据本发明的实施例的超势垒二极管的加工过程进行具体说明，其中，图2至图10中的附图标记及结构名称为：101N型衬底，102N型外延层，103场氧化层，104多晶硅层，105绝缘层，106P型体区，P-型区域107，108P型多晶硅，109N+型多晶硅层，110N+型多晶硅侧墙，111N+型区域，112电极。
如图2所示，在N型衬底101上形成N型外延层102后，依次在N型外延层上形成场氧化层103、多晶硅层104和绝缘层105。
如图3所示，在绝缘层105上形成图形化光刻胶(图中PR所示的结构)后，对绝缘层105进行各向同性刻蚀，其中，各向刻蚀工艺中采用的液体或者气体对多晶硅基本不腐蚀，根据预设的刻蚀时间或者触发刻蚀点来控制绝缘层的刻蚀过程，以保证绝缘层的各向同性刻蚀的准确性。
如图4所示，继续对多晶硅层104和场氧化层103进行各向同性刻蚀，完成这一步刻蚀后，绝缘层105的边缘形成了凹槽结构，上述凹槽结构用于保留多晶硅层104的边缘区域。
如图5所示，以图形化光刻胶(图中PR所示的结构)为掩膜，对N型外延层102进行离子注入，以形成P型体区106，从而形成了超势垒二极管的沟道区。
如图6所示，去除图形化光刻胶(图中PR所示的结构)后，对多晶硅层104进行离子注入处理，形成了P型多晶硅108，同时，在P型多晶硅108的下方对应P型体区106中形成了P-型区域107，也即形成了超势垒二极管的阳极离子区。
如图7所示，形成整层的N+型多晶硅层109。
如图8所示，N+型多晶硅层109进行各向异性刻蚀处理，以形成N+型多晶硅侧墙110。
如图9所示，对形成N+型多晶硅侧墙110的有源区进行退火处理，使得N+型多晶硅侧墙110中的离子扩散进入直接接触的P型体区106的指定区域，以形成N+型区域111，也即形成了超势垒二极管的阴极离子区。
如图10所示，形成超势垒二极管的电极112，以完成超势垒二极管的加工，也即在保证超势垒二极管的低导通特性的同时，实现了对N+型区域111和P-型区域108的准确加工，从而实现了阴极离子区和阳极离子区的分离，从而降低了漏电流，保证了超势垒二极管的可靠性。
以上结合附图详细说明了本发明的技术方案，本发明提出了一种超势垒二极管的加工方法和一种超势垒二极管，使得制成的超势垒二极管的导通压降小于传统结构的超势垒二极管，漏电流水平要远低于传统超势垒二极管，并且能够简化制造工艺，降低超势垒二极管的制造成本。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种超势垒二极管的加工方法，其特征在于，包括：
在N型衬底上依次形成N型外延层、场氧化层、多晶硅层和绝缘层；
在所述绝缘层上形成图形化掩膜层后，对所述绝缘层进行各向同性刻蚀，以形成绝缘层掩膜结构；
以形成的所述绝缘层掩膜结构为掩膜，依次对所述多晶硅层和所述场氧化层进行各向异性刻蚀，以暴露出用于制作体区的所述外延层的指定区域；
在所述外延层的指定区域形成P型体区；
在经过刻蚀的所述场氧化层的边缘下方的所述外延层中形成P-型区域，同时，在所述P-型区域的上方对应的所述多晶硅层形成P型多晶硅结构；
在形成所述P型多晶硅结构的所述P型体区中，形成与所述P-型区域分离的N+型区域和电极，以完成所述超势垒二极管的制作。
2.根据权利要求1所述的超势垒二极管的加工方法，其特征在于，在所述绝缘层上形成图形化掩膜层后，对所述绝缘层进行各向同性刻蚀，以形成绝缘层掩膜结构，包括以下具体步骤：
在所述绝缘层上形成图形化所述掩膜层后，对所述绝缘层进行采用湿法腐蚀处理，和/或采用各向同性腐蚀气体对所述绝缘层进行干法腐蚀处理，以形成所述绝缘层掩膜结构。
3.根据权利要求1所述的超势垒二极管的加工方法，其特征在于，在所述外延层的指定区域形成P型体区，包括以下具体步骤：
采用第一离子注入工艺在所述外延层的指定区域形成所述P型体区。
4.根据权利要求3所述的超势垒二极管的加工方法，其特征在于，在经过刻蚀的所述场氧化层的边缘下方的所述外延层中形成P-型区域，同时，在所述P-型区域的上方对应的所述多晶硅层形成P型多晶硅结构，包括以下具体步骤：
采用第二离子注入工艺在经过刻蚀的所述场氧化层的边缘下方的所述外延层中形成的所述P-型区域，同时，在所述P-型区域的上方对应的所述多晶硅层形成P型多晶硅结构。
5.根据权利要求4所述的超势垒二极管的加工方法，其特征在于，所述第一离子注入工艺的注入能量大于所述第二离子注入工艺的注入能量。
6.根据权利要求4所述的超势垒二极管的加工方法，其特征在于，所述第一离子注入工艺的注入剂量大于所述第二离子注入工艺的注入剂量。
7.根据权利要求1所述的超势垒二极管的加工方法，其特征在于，在形成所述P型多晶硅结构的所述P型体区中，形成与所述P-型区域分离的N+型区域和电极，包括以下具体步骤：
在形成所述P型多晶硅结构后，在所述N型衬底上形成N+型多晶硅层。
8.根据权利要求7所述的超势垒二极管的加工方法，其特征在于，在形成所述P型多晶硅结构的所述P型体区中，形成与所述P-型区域分离的N+型区域和电极，还包括以下具体步骤：
对所述N+型多晶硅层进行各向异性刻蚀，以去除所述绝缘层掩膜结构上方和所述P型体区的N+型多晶硅层，以形成同时与所述多晶硅层、所述场氧化层和所述P型体区的边缘接触的N+型多晶硅侧墙；
对形成所述N+型多晶硅侧墙进行退火处理，以在所述P型体区的边缘形成与所述P-型区域分离的所述N+型区域。
9.根据权利要求8所述的超势垒二极管的加工方法，其特征在于，在形成所述P型多晶硅结构的所述P型体区中，形成与所述P-型区域分离的N+型区域和电极，还包括以下具体步骤：
在形成所述N+型区域后，采用金属溅射工艺、电镀工艺和蒸镀工艺中的一种工艺或多种工艺的任意组合，在所述N型衬底上形成同时与所述绝缘层掩膜、所述N+型区域、P型体区接触的金属层，所述金属层即为所述超势垒二极管的电极。
10.一种超势垒二极管，其特征在于，采用如权利要求书1至9中任一项所述的超势垒二极管的加工方法制作而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510363885.6A CN106298969B (zh) | 2015-06-26 | 2015-06-26 | 超势垒二极管的加工方法和超势垒二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510363885.6A CN106298969B (zh) | 2015-06-26 | 2015-06-26 | 超势垒二极管的加工方法和超势垒二极管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298969A CN106298969A (zh) | 2017-01-04 |
| CN106298969B true CN106298969B (zh) | 2019-11-08 |
Family
ID=57651053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510363885.6A Active CN106298969B (zh) | 2015-06-26 | 2015-06-26 | 超势垒二极管的加工方法和超势垒二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298969B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8148748B2 (en) * | 2007-09-26 | 2012-04-03 | Stmicroelectronics N.V. | Adjustable field effect rectifier |
| CN103077960B (zh) * | 2013-01-28 | 2016-01-06 | 上海宝芯源功率半导体有限公司 | 沟槽功率器件结构及其制造方法 |
| CN103325839A (zh) * | 2013-06-26 | 2013-09-25 | 张家港凯思半导体有限公司 | 一种mos超势垒整流器件及其制造方法 |
| CN104810408A (zh) * | 2014-01-24 | 2015-07-29 | 无锡华润华晶微电子有限公司 | 一种超势垒整流器件及其制造方法 |
-
2015
- 2015-06-26 CN CN201510363885.6A patent/CN106298969B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298969A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107331616B (zh) | 一种沟槽结势垒肖特基二极管及其制作方法 | |
| CN104393034B (zh) | 一种mos栅控晶闸管的制造方法 | |
| CN104518006B (zh) | 一种耗尽型沟道超势垒整流器及其制造方法 | |
| CN105322008A (zh) | 半导体器件及其制造方法 | |
| CN105185831A (zh) | 一种沟道自对准的碳化硅mosfet结构及其制造方法 | |
| CN103943688A (zh) | 一种肖特基势垒二极管器件结构及其制作方法 | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN106298774A (zh) | 一种mps二极管及其制造方法 | |
| CN102522335A (zh) | 一种功率器件终端环的制造方法及其结构 | |
| CN106298969B (zh) | 超势垒二极管的加工方法和超势垒二极管 | |
| CN107359117B (zh) | 高压快恢复pin二极管及其制造方法 | |
| CN107546277B (zh) | 超势垒二极管的制备方法和超势垒二极管 | |
| CN106098561A (zh) | 一种mosfet器件的制造方法及其器件 | |
| CN105529370A (zh) | 一种mos触发负阻二极管及其制造方法 | |
| CN107346734B (zh) | 二极管的制备方法和二极管 | |
| CN102054866A (zh) | 横向高压mos器件及其制造方法 | |
| CN107579120B (zh) | 功率二极管的制备方法和功率二极管 | |
| CN105336774B (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| CN104183485A (zh) | 一种超级势垒整流器结构及其制作方法 | |
| CN106328514A (zh) | 一种功率二极管的制造方法及功率二极管 | |
| CN103199107A (zh) | 半导体器件及制造方法 | |
| CN206711901U (zh) | 一种内置肖特基界面的沟槽式mos结构二极管 | |
| KR101667669B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조방법 | |
| CN105556679A (zh) | 具有更高反向浪涌能力和更小漏电流的含多晶硅层齐纳二极管 | |
| CN104269445B (zh) | 快恢复二极管及快恢复二极管的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220729 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |