CN106276777A - Mems基片的加工方法 - Google Patents

Mems基片的加工方法 Download PDF

Info

Publication number
CN106276777A
CN106276777A CN201510244272.0A CN201510244272A CN106276777A CN 106276777 A CN106276777 A CN 106276777A CN 201510244272 A CN201510244272 A CN 201510244272A CN 106276777 A CN106276777 A CN 106276777A
Authority
CN
China
Prior art keywords
substrate
mask layer
processing method
mems
described substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510244272.0A
Other languages
English (en)
Inventor
荆二荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi CSMC Semiconductor Co Ltd
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN201510244272.0A priority Critical patent/CN106276777A/zh
Priority to PCT/CN2016/081515 priority patent/WO2016180310A1/zh
Publication of CN106276777A publication Critical patent/CN106276777A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)

Abstract

一种MEMS基片的加工方法，对基片进行腐蚀前，通过在基片的侧面和背面分别形成第二掩膜层和第三掩膜层，由于第二掩膜层对基片的边缘侧面进行有效保护，可以有效避免在对基片进行腐蚀的同时将基片的边缘侧面腐蚀从而导致基片边缘出现缺角，在随后的工艺中基片不容易碎片，提高产品的成品率。

Description

MEMS基片的加工方法
技术领域
本发明涉及半导体器件技术领域，特别涉及一种MEMS基片的加工方法。
背景技术
MEMS(Micro Electro Mechanical Systems,微电子机械***)是利用集成电路制造技术和微加工技术把微结构、微传感器、微执行器、控制处理电路甚至接口、通信和电源等制造在一块或多块芯片上的微型集成***。MEMS制造技术不仅依赖于IC工艺，更依赖于微加工技术。微加工技术包括硅的体微加工技术、表面微加工技术和特殊微加工技术。体微加工技术是指沿着硅衬底的厚度方向对硅衬底进行刻蚀的工艺，包括湿法腐蚀和干法刻蚀，是实现三维结构的重要方法。为了获得需要的结构，刻蚀只在硅片的局部区域进行，非刻蚀区域必须淀积掩膜层(阻挡层)保护，并首先对掩膜层进行选择性刻蚀，使被刻蚀区域的硅暴露出来，然后采用湿法腐蚀或者干法刻蚀对硅衬底进行腐蚀。与一般的IC工艺不同，腐蚀深度可以达到几百微米，甚至把硅片腐蚀穿通。在对掩膜层进行选择性刻蚀时，硅片的边缘侧壁因为无法涂覆光刻胶，导致硅片边缘侧壁的掩膜层也被刻蚀掉。这样在对硅衬底进行体微加工时，硅片的边缘侧壁也会同时被腐蚀，导致硅片的边缘出现许多小缺角，与边缘光滑的硅片相比较，带有小缺角的硅片在随后的工艺中，很容易碎片，导致产品的成品率下降。
发明内容
基于此，有必要提供一种可以有效提高产品的成品率的MEMS基片的加工方法。
一种MEMS基片的加工方法，包括步骤：
提供基片，所述基片包括正面、侧面和背面；
在所述基片的正面形成第一掩膜层；
对所述第一掩膜层进行图形化并暴露所述基片的部分正面；
在所述基片的侧面形成第二掩膜层，在所述基片的背面形成第三掩膜层；
对所述基片暴露的部分正面进行腐蚀。
在其中一个实施例中，通过等离子体增强化学气相沉积工艺在所述基片的正面形成第一掩膜层。
在其中一个实施例中，通过等离子体增强化学气相沉积工艺在所述基片的侧面形成第二掩膜层并在所述基片的背面形成第三掩膜层。
在其中一个实施例中，形成所述第一掩膜层、第二掩膜层和第三掩膜层的材料包括二氧化硅。
在其中一个实施例中，所述第一掩膜层的厚度为0.5微米～2微米。
在其中一个实施例中，对所述基片暴露的部分正面利用氢氧化钾或四甲基氢氧化铵进行湿法腐蚀。
在其中一个实施例中，对所述基片暴露的部分正面进行深反应离子刻蚀。
在其中一个实施例中，所述基片的材料包括半导体材料。
上述MEMS基片的加工方法，对基片进行腐蚀前，通过在基片的侧面和背面分别形成第二掩膜层和第三掩膜层，由于第二掩膜层对基片的边缘侧面进行有效保护，可以有效避免在对基片进行腐蚀的同时将基片的边缘侧面腐蚀从而导致基片边缘出现缺角，在随后的工艺中基片不容易碎片，提高产品的成品率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
图1是MEMS基片的加工方法的流程图；
图2是基片的示意图；
图3是在基片正面形成第一掩膜层的示意图；
图4是第一掩膜层图形化后的示意图；
图5是形成第二掩膜层和第三掩膜层后的示意图；
图6是基片暴露的部分正面刻蚀后的示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
MEMS(Micro Electro Mechanical Systems,微电子机械***)是利用集成电路制造技术和微加工技术把微结构、微传感器、微执行器、控制处理电路甚至接口、通信和电源等制造在一块或多块芯片(基片)上的微型集成***。随着MEMS技术的发展，利用MEMS技术制作的压力传感器已广泛用于汽车工业、生物医学、工业控制、能源、以及半导体工业等众多领域。下面一种MEMS基片的加工方法。
下面结合附图，对本发明的具体实施方式进行详细描述。
图1是MEMS基片的加工方法的流程图。
一种MEMS基片的加工方法，包括步骤：
步骤S100:提供基片100，基片100包括正面110、侧面120和背面130。基片100可以为半导体材料，例如可以为硅材质。图2是基片的示意图。
步骤S200:在基片100的正面110形成第一掩膜层210。可以采用热氧化方法淀积，例如常压热氧化、低压热氧化和高压热氧化等；也可以采用物理淀积，例如真空蒸发、溅射镀膜和分子束外延等；也可以采用化学气相淀积(CVD，Chemical Vapor Deposition)，例如常压化学气相淀积、低压化学气相淀积和离子体增强化学气相沉积工艺(PECVD，Plasma Enhanced Chemical VaporDeposition)。采用PECVD淀积基片100的正面110时，侧面120也会淀积附上一层薄膜，而背面130则基本不会附上。如采用PECVD淀积形成第一掩膜层210，则由于PECVD淀积的特性使得基片100的侧面120也会附上一层薄膜。图3是在基片正面形成第一掩膜层的示意图。
淀积好正面110上的第一掩膜层210后，可以对第一掩膜层210进行选择性刻蚀以图形化。
步骤S300:对第一掩膜层210进行图形化并暴露基片100的部分正面112。在基片100的正面110上的第一掩膜层210涂上光刻胶后，通过曝光和显影，对第一掩膜层210进行选择性刻蚀形成图形。在对第一掩膜层210进行选择性刻蚀时，基片100的边缘侧壁(侧面120)因为无法涂覆光刻胶，导致基片100边缘侧壁(侧面120)的该薄膜也被刻蚀掉。第一掩膜层的厚度为0.5微米～2微米，材质可以包含半导体化合物，例如可以是硅的氧化物或氮化物，可以是二氧化硅。图4是第一掩膜层图形化后的示意图。
正面110上的第一掩膜层210图形化后，需要对基片100的侧面120进行淀积薄膜工作以保护基片100的边缘侧壁(侧面120)。
步骤S400:在基片100的侧面120形成第二掩膜层220，在基片100的背面130形成第三掩膜层230。由于PECVD淀积的特性，可以采用PECVD淀积同时形成第二掩膜层220和第三掩膜层230。将基片100的背面130对着淀积源淀积，基片100的正面110基本上不会淀积附上薄膜，而背面130和侧面120则会淀积附上薄膜并分别形成第二掩膜层220和第三掩膜层230。第二掩膜层220和第三掩膜层230的材质可以和第一掩膜层210一样，材质可以包含半导体化合物，例如可以是硅的氧化物或氮化物，可以是二氧化硅。图5是形成第二掩膜层和第三掩膜层后的示意图。
基片100的边缘侧壁(侧面120)附上第二掩膜层220得到有效保护后，可以进行后续的基片100图形刻蚀。
步骤S500:对基片100暴露的部分正面112(第一掩膜层210图形化后暴露的基片100部分正面)进行腐蚀，得到腐蚀图形140。可以通过对基片100暴露的部分112正面利用氢氧化钾(KOH)或四甲基氢氧化铵(TMAH)进行湿法腐蚀，也可以对基片100暴露的部分正面112进行深反应离子刻蚀(DRIE)。第一掩膜层210的材料关系到基片100刻蚀工艺，如果第一掩膜层210为二氧化硅材质，通常采用上述刻蚀工艺对基片100进行刻蚀。图6是基片暴露的部分正面刻蚀后的示意图。
可以理解，上述MEMS基片的加工方法，仅描述一些主要步骤，并不代表MEMS基片加工或制造的所有步骤。图2～图6中的图示也是对MEMS基片加工或制造过程中器件的一些主要结构的简单示例，并不代表器件的全部结构。
上述MEMS基片的加工方法，对基片进行腐蚀前，通过在基片的侧面和背面分别形成第二掩膜层和第三掩膜层，由于第二掩膜层对基片的边缘侧面进行有效保护，可以有效避免在对基片进行腐蚀的同时将基片的边缘侧面腐蚀从而导致基片边缘出现缺角，在随后的工艺中基片不容易碎片，提高产品的成品率。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种MEMS基片的加工方法，其特征在于，包括步骤：
提供基片，所述基片包括正面、侧面和背面；
在所述基片的正面形成第一掩膜层；
对所述第一掩膜层进行图形化并暴露所述基片的部分正面；
在所述基片的侧面形成第二掩膜层，在所述基片的背面形成第三掩膜层；
对所述基片暴露的部分正面进行腐蚀。
2.根据权利要求1所述的MEMS基片的加工方法，其特征在于，通过等离子体增强化学气相沉积工艺在所述基片的正面形成第一掩膜层。
3.根据权利要求1所述的MEMS基片的加工方法，其特征在于，通过等离子体增强化学气相沉积工艺在所述基片的侧面形成第二掩膜层并在所述基片的背面形成第三掩膜层。
4.根据权利要求1所述的MEMS基片的加工方法，其特征在于，形成所述第一掩膜层、第二掩膜层和第三掩膜层的材料包括二氧化硅。
5.根据权利要求1所述的MEMS基片的加工方法，其特征在于，所述第一掩膜层的厚度为0.5微米～2微米。
6.根据权利要求1所述的MEMS基片的加工方法，其特征在于，对所述基片暴露的部分正面利用氢氧化钾或四甲基氢氧化铵进行湿法腐蚀。
7.根据权利要求1所述的MEMS基片的加工方法，其特征在于，对所述基片暴露的部分正面进行深反应离子刻蚀。
8.根据权利要求1所述的MEMS基片的加工方法，其特征在于，所述基片的材料包括半导体材料。
CN201510244272.0A 2015-05-13 2015-05-13 Mems基片的加工方法 Pending CN106276777A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510244272.0A CN106276777A (zh) 2015-05-13 2015-05-13 Mems基片的加工方法
PCT/CN2016/081515 WO2016180310A1 (zh) 2015-05-13 2016-05-10 Mems基片的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510244272.0A CN106276777A (zh) 2015-05-13 2015-05-13 Mems基片的加工方法

Publications (1)

Publication Number Publication Date
CN106276777A true CN106276777A (zh) 2017-01-04

Family

ID=57248811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510244272.0A Pending CN106276777A (zh) 2015-05-13 2015-05-13 Mems基片的加工方法

Country Status (2)

Country Link
CN (1) CN106276777A (zh)
WO (1) WO2016180310A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108083223A (zh) * 2018-01-15 2018-05-29 杭州臻镭微波技术有限公司 一种硅基三维异构集成的射频微***及其制造方法
CN111874861A (zh) * 2020-05-20 2020-11-03 北京协同创新研究院 一种增强聚对二甲苯薄膜与硅粘附性的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6857501B1 (en) * 1999-09-21 2005-02-22 The United States Of America As Represented By The Secretary Of The Navy Method of forming parylene-diaphragm piezoelectric acoustic transducers
CN102491260A (zh) * 2011-12-31 2012-06-13 上海先进半导体制造股份有限公司 采用腐蚀自停止方式制造流量传感器的方法
CN102701140A (zh) * 2012-05-06 2012-10-03 西北工业大学 一种悬空硅热敏电阻加工方法
CN103373700A (zh) * 2012-04-17 2013-10-30 英飞凌科技股份有限公司 用于在半导体基底内部形成空腔的方法
CN103972173A (zh) * 2013-01-30 2014-08-06 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7892931B2 (en) * 2006-12-20 2011-02-22 Texas Instruments Incorporated Use of a single mask during the formation of a transistor's drain extension and recessed strained epi regions
US7977180B2 (en) * 2008-12-08 2011-07-12 GlobalFoundries, Inc. Methods for fabricating stressed MOS devices
CN103594336B (zh) * 2012-08-13 2016-05-25 中芯国际集成电路制造(上海)有限公司 一种双重图形化方法
CN104450549B (zh) * 2014-07-03 2017-03-15 甘肃农业大学 一株耐苦参碱根瘤菌株及其应用和以其制备的抗污染根瘤菌剂

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6857501B1 (en) * 1999-09-21 2005-02-22 The United States Of America As Represented By The Secretary Of The Navy Method of forming parylene-diaphragm piezoelectric acoustic transducers
CN102491260A (zh) * 2011-12-31 2012-06-13 上海先进半导体制造股份有限公司 采用腐蚀自停止方式制造流量传感器的方法
CN103373700A (zh) * 2012-04-17 2013-10-30 英飞凌科技股份有限公司 用于在半导体基底内部形成空腔的方法
CN102701140A (zh) * 2012-05-06 2012-10-03 西北工业大学 一种悬空硅热敏电阻加工方法
CN103972173A (zh) * 2013-01-30 2014-08-06 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108083223A (zh) * 2018-01-15 2018-05-29 杭州臻镭微波技术有限公司 一种硅基三维异构集成的射频微***及其制造方法
CN111874861A (zh) * 2020-05-20 2020-11-03 北京协同创新研究院 一种增强聚对二甲苯薄膜与硅粘附性的方法

Also Published As

Publication number Publication date
WO2016180310A1 (zh) 2016-11-17

Similar Documents

Publication Publication Date Title
Zahedinejad et al. Deep and vertical silicon bulk micromachining using metal assisted chemical etching
CN1834282B (zh) 成膜装置、成膜方法
JP5449300B2 (ja) 微小機械デバイス及びその製造方法
CN103738914B (zh) Mems器件的制造方法
JP6235023B2 (ja) シリコンエッチング法
TW201116478A (en) Method for manufacturing microstructures
Roy et al. MEMS and Nanotechnology for Gas sensors
CN101913553B (zh) 一种体硅刻蚀和金硅键合复合工艺方法
Bliznetsov et al. Deep SiO2 etching with Al and AlN masks for MEMS devices
Miller et al. The effects of DRIE operational parameters on vertically aligned micropillar arrays
US20150159283A1 (en) Metal mask manufacturing method and metal mask
Bagolini et al. Silicon deep reactive ion etching with aluminum hard mask
CN107316829B (zh) 基于tmah的气相刻蚀方法及气相刻蚀装置
CN106276777A (zh) Mems基片的加工方法
JP2010029976A (ja) 微細構造体形成方法
CN101135865A (zh) 一种图形化锆钛酸铅铁电薄膜的剥离制备方法
US6930051B1 (en) Method to fabricate multi-level silicon-based microstructures via use of an etching delay layer
CN103407959B (zh) 三维电极图形制作方法
CN102782803B (zh) 一种在晶圆上精确定位晶向的方法及其结构
US9373772B2 (en) CMOS integrated method for the release of thermopile pixel on a substrate by using anisotropic and isotropic etching
CN106531628B (zh) 一种集成离子刻蚀划片槽和密封环的制造方法
CN105551940A (zh) 去除含有颗粒缺陷的光刻抗反射层的方法
CN104934293B (zh) 一种金属层图形化方法
KR20070071429A (ko) 다단계 습식 식각을 이용한 유리 미세 가공
CN113512697A (zh) 一种高精度硅基掩模版及其加工方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant before: Wuxi CSMC Semiconductor Co., Ltd.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20170104

RJ01 Rejection of invention patent application after publication