CN103738914B - Mems器件的制造方法 - Google Patents

Mems器件的制造方法 Download PDF

Info

Publication number
CN103738914B
CN103738914B CN201410010413.8A CN201410010413A CN103738914B CN 103738914 B CN103738914 B CN 103738914B CN 201410010413 A CN201410010413 A CN 201410010413A CN 103738914 B CN103738914 B CN 103738914B
Authority
CN
China
Prior art keywords
hard mask
mems
mask layer
nitride layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410010413.8A
Other languages
English (en)
Other versions
CN103738914A (zh
Inventor
张振兴
奚裴
熊磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410010413.8A priority Critical patent/CN103738914B/zh
Publication of CN103738914A publication Critical patent/CN103738914A/zh
Priority to US14/575,377 priority patent/US9296608B2/en
Application granted granted Critical
Publication of CN103738914B publication Critical patent/CN103738914B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00428—Etch mask forming processes not provided for in groups B81C1/00396 - B81C1/0042
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00492—Processes for surface micromachining not provided for in groups B81C1/0046 - B81C1/00484
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

本发明提供了一种MEMS器件的制造方法，包括：提供一衬底；在所述衬底上依次形成氮化钽层和硬掩膜层；在所述硬掩膜层上涂布光刻胶并对所述硬掩膜层进行第一次刻蚀，形成刻蚀窗口，所述刻蚀窗口下保留部分硬掩膜层；去除所述硬掩膜层上的光刻胶并对所述刻蚀窗口下的硬掩膜层和氮化钽层进行第二次刻蚀，形成沟槽。在本发明提供的MEMS器件的制造方法中，通过两次刻蚀形成沟槽，其中第一次刻蚀保留部分硬掩膜层用以隔离氮化钽层和光刻胶，第二次刻蚀通过硬掩膜层对氮化钽层进行刻蚀，从而避免了氮化钽层刻蚀过程中由于直接以光刻胶为掩膜层而产生的含钽类聚合物残留问题。

Description

MEMS器件的制造方法
技术领域
本发明涉及微机电***技术领域，特别涉及一种MEMS器件的制造方法。
背景技术
微机电***（Micro-Electro-MechanicalSystems，简称MEMS）是指微细加工技术制作的，集微型传感器、微型构件、微型执行器、信号处理、控制电路等于一体的微型器件或***，尺寸通常在微米或纳米级。MEMS器件具有体积小、重量轻、功耗低、耐用性好、价格低廉、性能稳定等优点，在许多领域都有着十分广阔的应用前景。
MEMS技术是近年来高速发展的一项高新技术，由于采用了先进的半导体制造工艺，因此可以实现MEMS器件的批量制造，能极好的控制生产成本，提高器件的一致性。MEMS器件的制造过程是以薄膜沉积、光刻、外延、氧化、扩散、注入、溅射、蒸镀、刻蚀、划片和封装等为基本工艺步骤来制造复杂三维形体的微加工过程。其中，薄膜沉积、光刻和刻蚀是MEMS器件制造中最基本的过程。
请参考图1，其为现有技术的MEMS器件的结构示意图。如图1所示，MEMS器件10包括衬底11，形成于所述衬底11上的镍铁层12，形成于所述镍铁层12上的氮化钽层13，形成于所述氮化钽层13中的沟槽14。
制作MEMS器件10的主要工艺流程如下：首先，提供一衬底11，在所述衬底11上依次形成镍铁层12和氮化钽层13；然后，在氮化钽层13上涂布光刻胶进行光刻和刻蚀，在所述氮化钽层13中形成沟槽14。可见，形成沟槽14过程中是以光刻胶为掩膜对氮化钽层13进行刻蚀的。
然而，对氮化钽层13进行刻蚀时会产生大量的聚合物。由于氮化钽层13的表面涂布有光刻胶，刻蚀过程中氮化钽与光刻胶发生反应生成了大量的含钽类聚合物，所述含钽类聚合物含有碳、氢、钽等元素，难以去除。残留的含钽类聚合物会再沉积使得最终形成的沟槽14的侧壁不是陡直的，而是具有一定的坡度。如图1所示，氮化钽层13的侧面构成了沟槽14的侧壁，氮化钽层13的侧面与氮化钽层13的底面形成夹角（a），夹角（a）的范围一般在50°到60°之间。可见，沟槽14的侧壁是倾斜的，这使得沟槽的开口尺寸变大，进而影响了MEMS器件的性能。
因此，如何解决现有的MEMS器件在氮化钽层刻蚀过程中含钽类聚合物残留影响器件性能的问题成为当前亟需解决的技术问题。
发明内容
本发明的目的在于提供一种MEMS器件的制造方法，以解决现有的MEMS器件在氮化钽层刻蚀过程中含钽类聚合物残留影响器件性能的问题。
为解决上述技术问题，本发明提供一种MEMS器件的制造方法，所述MEMS器件的制造方法包括：
提供一衬底；
在所述衬底上依次形成氮化钽层和硬掩膜层；
在所述硬掩膜层上涂布光刻胶并对所述硬掩膜层进行第一次刻蚀，形成刻蚀窗口，所述刻蚀窗口下保留部分硬掩膜层；
去除所述硬掩膜层上的光刻胶并对所述刻蚀窗口下的硬掩膜层和氮化钽层进行第二次刻蚀，形成沟槽。
可选的，在所述的MEMS器件的制造方法中，所述硬掩膜层为氮化硅层。
可选的，在所述的MEMS器件的制造方法中，所述氮化硅层是通过化学气相沉积工艺形成的。
可选的，在所述的MEMS器件的制造方法中，所述氮化硅层的厚度在所述氮化钽层厚度的3倍以上。
可选的，在所述的MEMS器件的制造方法中，所述刻蚀窗口下保留的氮化硅层的厚度范围在100埃到300埃之间。
可选的，在所述的MEMS器件的制造方法中，所述第一次刻蚀和第二次刻蚀均采用等离子体刻蚀工艺。
可选的，在所述的MEMS器件的制造方法中，还包括：在第二次刻蚀之后，对所述沟槽进行灰化和湿法清洗。
可选的，在所述的MEMS器件的制造方法中，还包括：在形成氮化钽层之前，提供衬底之后，在所述衬底上形成镍铁层。
可选的，在所述的MEMS器件的制造方法中，所述镍铁层和氮化钽层均是通过物理气相沉积工艺形成的。
在本发明提供的MEMS器件的制造方法中，通过两次刻蚀形成沟槽，其中第一次刻蚀保留部分硬掩膜层用以隔离氮化钽层和光刻胶，第二次刻蚀利用硬掩膜层对氮化钽层进行刻蚀，从而避免了氮化钽层刻蚀过程中由于直接以光刻胶为掩膜层而产生的含钽类聚合物残留问题。
附图说明
图1是现有技术的MEMS器件的结构示意图；
图2是本发明实施例的MEMS器件的结构示意图；
图3是本发明实施例的MEMS器件的制造方法中形成氮化硅之后的器件的结构示意图；
图4是本发明实施例的MEMS器件的制造方法中第一次刻蚀前的器件的结构示意图；
图5是本发明实施例的MEMS器件的制造方法中第一次刻蚀后的器件的结构示意图；
图6是本发明实施例的MEMS器件的制造方法中第二次刻蚀后的器件的结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的MEMS器件的制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2，其为本发明实施例的MEMS器件的结构示意图。如图2所示，本发明实施例的MEMS器件的制造方法包括：
S10：提供一衬底101；
S11：在所述衬底上依次形成氮化钽层103和硬掩膜层104；
S12：在所述硬掩膜层104上涂布光刻胶并对所述硬掩膜层104进行第一次刻蚀，形成刻蚀窗口106，所述刻蚀窗口106下保留部分硬掩膜层104；
S13：去除所述硬掩膜层104上的光刻胶并对所述硬掩膜层104和氮化钽层103进行第二次刻蚀，形成沟槽107。
具体的，首先，提供一衬底101。所述衬底101可以是N型衬底、P型衬底、绝缘层上的硅（SOI）等半导体衬底。
接着，通过物理气相沉积工艺在所述衬底101上形成镍铁层102，形成镍铁层102之后同样采用物理气相沉积工艺在镍铁层102上形成氮化钽层103，形成氮化钽层103之后在氮化钽层103上形成硬掩膜层104。请参考图3，其为本发明实施例的MEMS器件的制造方法中形成硬掩膜层之后的器件的结构示意图。如图3所示，硬掩膜层104形成于氮化钽层103的上面，为了防止硬掩膜层104在后续的氮化钽刻蚀时被完全刻蚀掉，硬掩膜层104的厚度通常比氮化钽层103的厚度要厚。
本实施例中，硬掩膜层104的材料采用氮化硅，所述氮化硅可以采用现有的化学气相沉积工艺形成。化学气相沉积工艺形成的氮化硅层的厚度要求在氮化钽层103厚度的三倍以上，在MEMS器件的制造工艺中，氮化钽层103的厚度一般为600埃，则氮化硅层的厚度要求大于1800埃。优选的，氮化硅层的厚度为2000埃、2200埃、2400埃、2600埃或2800埃。氮化硅层的厚度超过氮化钽层103厚度的三倍可以防止氮化硅层在后续刻蚀氮化钽层103时被完全刻蚀掉。
然后，在硬掩膜层104上涂布光刻胶105并进行光刻，光刻之后对所述硬掩膜层104进行第一次刻蚀，第一次刻蚀采用的是现有的等离子体刻蚀工艺。请参考图4和图5，其为本发明实施例的MEMS器件的制造方法中第一次刻蚀前后的器件的结构示意图。如图4所示，第一次刻蚀之前，所述硬掩膜层104上涂布光刻胶105，并通过光刻转移图形。如图5所示，第一次刻蚀之后，硬掩膜层104中形成了刻蚀窗口106从而将光刻胶上的图形转移到硬掩膜层104上，其中，刻蚀窗口106下的硬掩膜层104未被完全刻蚀，氮化钽层103并未暴露出来，其上面仍然覆盖有硬掩膜层104。在第一次刻蚀过程中，由于刻蚀窗口106外的硬掩膜层104未受到刻蚀，因此厚度没有改变，刻蚀窗口106内的硬掩膜层104因受到刻蚀而变薄，但是仍然具有一定的厚度。可见，第一次刻蚀只刻蚀了部分硬掩膜层104，形成刻蚀窗口106之后在刻蚀窗口106的下面仍然保留了部分硬掩膜层104。本实施例中，刻蚀窗口106下面保留的氮化硅层的厚度一般要求在100埃到300埃之间。
之后，去除硬掩膜层104上的光刻胶105，继续对所述硬掩膜层104和氮化钽层103进行第二次刻蚀，第二次刻蚀采用的也是等离子体刻蚀工艺。请参考图6，其为本发明实施例的MEMS器件的制造方法中第二次刻蚀后的器件的结构示意图。如图6所示，第二次刻蚀之前，硬掩膜层104上的光刻胶105已经被剥离。请继续参考图2，如图2所示，第二次刻蚀过程中，刻蚀窗口106下面保留的硬掩膜层104则被完全刻蚀掉了，刻蚀窗口106下面的氮化钽层103暴露出来，之后，以硬掩膜层104为硬掩模继续对暴露出来的氮化钽层103进行刻蚀直至露出镍铁层102形成沟槽107，在形成沟槽107的过程中刻蚀窗口106外的硬掩膜层104继续减薄。由于硬掩膜层104的厚度非常厚，第二次刻蚀完成之后，沟槽107外的硬掩膜层104仍然覆盖在氮化钽层103的上面。可见，在第二次刻蚀过程中刻蚀窗口106下面保留的部分硬掩膜层104被完全刻蚀掉了，并且刻蚀了刻蚀窗口106下面的氮化钽层103。
最后，对形成沟槽结构的MEMS器件进行灰化和湿法清洗，以清除各种残留物。
采用本发明实施例的MEMS器件的制造方法，在氮化钽层上先形成氮化硅层并将图形转移到氮化硅层上，在所述氮化钽层刻蚀之前除去光刻胶而以所述氮化硅层为掩模层进行刻蚀，因此，在刻蚀过程中所述氮化钽不会与光刻胶发生反应生成含钽类聚合物。实验证明，刻蚀之后氮化钽的侧面相对于其底面虽然不是垂直的，但是侧面与底面的夹角增大了，夹角一般可以达到65°以上。可见，采用本发明实施例的MEMS器件的制造方法能够改善沟槽的形状，使得沟槽的侧壁更为陡直，侧壁和底壁之间的夹角更小。
综上，在本发明实施例提供的MEMS器件的制造方法中，通过在氮化钽层上形成氮化硅层以所述氮化硅层为掩膜层对氮化钽层进行刻蚀，从而避免了以光刻胶为掩膜层直接刻蚀氮化钽而产生的含钽类聚合物残留问题，改善了沟槽的形状，提高了MEMS器件的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (9)

1.一种MEMS器件的制造方法，其特征在于，包括：
提供一衬底；
在所述衬底上依次形成氮化钽层和硬掩膜层；
在所述硬掩膜层上涂布光刻胶并对所述硬掩膜层进行第一次刻蚀，形成刻蚀窗口，所述刻蚀窗口下保留部分硬掩膜层；
去除所述硬掩膜层上的光刻胶并对所述刻蚀窗口下的硬掩膜层和氮化钽层进行第二次刻蚀，形成沟槽。
2.如权利要求1所述的MEMS器件的制造方法，其特征在于，所述硬掩膜层为氮化硅层。
3.如权利要求2所述的MEMS器件的制造方法，其特征在于，所述氮化硅层是通过化学气相沉积工艺形成的。
4.如权利要求3所述的MEMS器件的制造方法，其特征在于，所述氮化硅层的厚度在所述氮化钽层厚度的3倍以上。
5.如权利要求4所述的MEMS器件的制造方法，其特征在于，所述刻蚀窗口下保留的氮化硅层的厚度范围在100埃到300埃之间。
6.如权利要求1所述的MEMS器件的制造方法，其特征在于，所述第一次刻蚀和第二次刻蚀均采用等离子体刻蚀工艺。
7.如权利要求1所述的MEMS器件的制造方法，其特征在于，还包括：在第二次刻蚀之后，对所述沟槽进行灰化和湿法清洗。
8.如权利要求1所述的MEMS器件的制造方法，其特征在于，还包括：在形成氮化钽层之前，提供衬底之后，在所述衬底上形成镍铁层。
9.如权利要求8所述的MEMS器件的制造方法，其特征在于，所述镍铁层和氮化钽层均是通过物理气相沉积工艺形成的。
CN201410010413.8A 2014-01-09 2014-01-09 Mems器件的制造方法 Active CN103738914B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410010413.8A CN103738914B (zh) 2014-01-09 2014-01-09 Mems器件的制造方法
US14/575,377 US9296608B2 (en) 2014-01-09 2014-12-18 Method of forming MEMS device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410010413.8A CN103738914B (zh) 2014-01-09 2014-01-09 Mems器件的制造方法

Publications (2)

Publication Number Publication Date
CN103738914A CN103738914A (zh) 2014-04-23
CN103738914B true CN103738914B (zh) 2016-01-20

Family

ID=50496009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410010413.8A Active CN103738914B (zh) 2014-01-09 2014-01-09 Mems器件的制造方法

Country Status (2)

Country Link
US (1) US9296608B2 (zh)
CN (1) CN103738914B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104456773A (zh) * 2014-11-26 2015-03-25 王丹丹 一种制氧与空气净化一体化装置
CN104671196A (zh) * 2015-01-31 2015-06-03 上海华虹宏力半导体制造有限公司 氮化钽的刻蚀方法
CN104891427B (zh) * 2015-04-17 2016-11-30 上海华虹宏力半导体制造有限公司 三轴各向异性磁阻的制造方法
CN104909334B (zh) * 2015-04-17 2017-06-16 上海华虹宏力半导体制造有限公司 Mems器件的制作方法
CN104891428A (zh) * 2015-04-17 2015-09-09 上海华虹宏力半导体制造有限公司 三轴各向异性磁阻的制造方法
CN105174207B (zh) * 2015-08-11 2017-05-10 上海华虹宏力半导体制造有限公司 一种三轴磁传感器的制造方法
CN105174208B (zh) * 2015-08-11 2017-06-09 上海华虹宏力半导体制造有限公司 一种mems器件的制造方法
CN110620037A (zh) * 2019-09-12 2019-12-27 上海华力集成电路制造有限公司 一种金属硬掩膜及其制作和使用方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0363547A1 (en) * 1988-09-12 1990-04-18 International Business Machines Corporation Method for etching mirror facets of III-V semiconductor structures
JP2005317755A (ja) * 2004-04-28 2005-11-10 Sharp Corp 半導体装置の製造方法
US7078334B1 (en) * 2002-06-06 2006-07-18 Cypress Semiconductor Corporation In situ hard mask approach for self-aligned contact etch
CN101144974A (zh) * 2006-09-15 2008-03-19 应用材料股份有限公司 具有自掩模层的光掩模及其刻蚀方法
CN101556934A (zh) * 2009-05-19 2009-10-14 上海宏力半导体制造有限公司 半导体中浅槽的制作方法
CN102079503A (zh) * 2009-11-26 2011-06-01 中芯国际集成电路制造(上海)有限公司 构成mems器件的硅衬底的刻蚀方法
CN103420329A (zh) * 2013-08-29 2013-12-04 上海宏力半导体制造有限公司 用于MEMS工艺的TaN刻蚀聚合物残留去除方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495452B1 (en) * 1999-08-18 2002-12-17 Taiwan Semiconductor Manufacturing Company Method to reduce capacitance for copper interconnect structures
JP2005175394A (ja) * 2003-12-15 2005-06-30 Tokyo Ohka Kogyo Co Ltd ダマシン法を用いた配線の形成方法及び該配線形成に用いるシリカ系被膜形成用塗布液
US20090069360A1 (en) * 2006-03-16 2009-03-12 David Bryant Batt Organic Compounds
US8569807B2 (en) * 2009-09-01 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illuminated image sensor having capacitor on pixel region
JP2011151057A (ja) * 2010-01-19 2011-08-04 Fujitsu Semiconductor Ltd 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0363547A1 (en) * 1988-09-12 1990-04-18 International Business Machines Corporation Method for etching mirror facets of III-V semiconductor structures
US7078334B1 (en) * 2002-06-06 2006-07-18 Cypress Semiconductor Corporation In situ hard mask approach for self-aligned contact etch
JP2005317755A (ja) * 2004-04-28 2005-11-10 Sharp Corp 半導体装置の製造方法
CN101144974A (zh) * 2006-09-15 2008-03-19 应用材料股份有限公司 具有自掩模层的光掩模及其刻蚀方法
CN101556934A (zh) * 2009-05-19 2009-10-14 上海宏力半导体制造有限公司 半导体中浅槽的制作方法
CN102079503A (zh) * 2009-11-26 2011-06-01 中芯国际集成电路制造(上海)有限公司 构成mems器件的硅衬底的刻蚀方法
CN103420329A (zh) * 2013-08-29 2013-12-04 上海宏力半导体制造有限公司 用于MEMS工艺的TaN刻蚀聚合物残留去除方法

Also Published As

Publication number Publication date
US20150191348A1 (en) 2015-07-09
CN103738914A (zh) 2014-04-23
US9296608B2 (en) 2016-03-29

Similar Documents

Publication Publication Date Title
CN103738914B (zh) Mems器件的制造方法
US9139427B2 (en) Methods for producing a cavity within a semiconductor substrate
US9862595B2 (en) Method for manufacturing thin-film support beam
CN103035489B (zh) 精确控制晶圆减薄厚度的方法
JP6235023B2 (ja) シリコンエッチング法
JP2009148883A (ja) 微小機械デバイス及びその製造方法
CN103832968B (zh) Mems器件的制造方法
CN101969027B (zh) 场氧化层形成方法
CN104003350B (zh) 一种体硅谐振式压力传感器的圆片级真空封装方法
CN201408748Y (zh) 高深宽比的硅基深槽结构
KR100712336B1 (ko) 프리즘의 제조방법
CN103066093A (zh) 一种用深槽隔离制造影像传感器的方法及影像传感器结构
CN104891428A (zh) 三轴各向异性磁阻的制造方法
CN103681451A (zh) 沟槽结构的制造方法
CN104909334A (zh) Mems器件的制作方法
TW201632455A (zh) 採用複合基材的微機電元件以及其製作方法
CN104973565A (zh) Mems器件的制作方法
CN105448743A (zh) 一种二硫化钼场效应管的制作方法
CN104891427A (zh) 三轴各向异性磁阻的制造方法
CN104843633A (zh) 硅的各向异性刻蚀方法
CN114143688B (zh) 微机电***磁传感器的制造方法、磁传感器和电子设备
CN111453694B (zh) Mems器件及其制造方法
CN106477514A (zh) Mems器件及其形成方法
CN108751123B (zh) 一种接触窗的形成方法
CN106517082B (zh) 一种mems吸气剂图形化制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant