CN106233471A - 蓝宝石衬底上的氮‑极性的半极性GaN层和器件 - Google Patents

蓝宝石衬底上的氮‑极性的半极性GaN层和器件 Download PDF

Info

Publication number
CN106233471A
CN106233471A CN201580019991.0A CN201580019991A CN106233471A CN 106233471 A CN106233471 A CN 106233471A CN 201580019991 A CN201580019991 A CN 201580019991A CN 106233471 A CN106233471 A CN 106233471A
Authority
CN
China
Prior art keywords
substrate
growth
gallium
gan
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580019991.0A
Other languages
English (en)
Inventor
韩重
本亚明·梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yale University
Original Assignee
Yale University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yale University filed Critical Yale University
Publication of CN106233471A publication Critical patent/CN106233471A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/20—Aluminium oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

描述了用于在图案化蓝宝石衬底上形成半极性III族氮化物材料的外延层的方法和结构。半‑氮‑极性GaN可以从蓝宝石的倾斜c‑面小面生长并且合并以在所述蓝宝石衬底上形成连续的(2021)GaN层。蓝宝石的氮化和低温GaN缓冲层用于形成半‑氮‑极性GaN。

Description

蓝宝石衬底上的氮-极性的半极性GaN层和器件
相关申请
本申请要求于2014年4月16日提交的题为“Nitrogen-Polar Semipolar GaNLayers and Devices on Sapphire Substrates”的美国临时申请序列号61/980,283的权益。上述申请的全部公开内容通过引用并入本文。
背景
技术领域
本技术方案涉及用于在蓝宝石衬底上形成半-氮-极性和半-镓-极性III族氮化物层和器件的方法和结构。
相关技术
氮化镓(GaN)和另一些III族氮化物材料被广泛地认为是用于制造集成器件的理想材料。这些材料通常具有比基于硅的半导体更宽的带隙，并且可用于制备在可见光谱的绿色和蓝色区域中发射辐射的光电器件(例如，LED和二极管激光器)。同时，由于III族氮化物材料宽的带隙，当用于制造集成晶体管时，可以表现出更高的击穿电压，使得这些材料适用于大功率电子设备。
与硅一样，III族氮化物材料可以生长成高纯度的结晶材料。与硅不一样，III族氮化物材料通常比硅生长更难且更昂贵，因此，当前III族氮化物材料的块状衬底不像块状硅衬底那样在商业上可用。因此，研究人员已开发并且继续开发用于在硅或其他结晶衬底上外延生长集成电路级别的III族氮化物层的方法。一旦生长出，可采用平面微制造技术在III族氮化物外延层中制造集成器件。
发明内容
描述了与在图案化蓝宝石衬底(PSS)上形成半-氮-极性和半-镓-极性氮化镓(GaN)层相关的方法和结构。蓝宝石衬底可以用表面光栅结构图案化以露出c-面或者倾斜的c-面表面，并且GaN可以从这些晶体生长表面生长。在GaN生长之前，可进行掩模工艺以防止在图案化蓝宝石衬底的其他表面成核和生长。在一些实施方案中，半-镓-极性GaN从所述c-面表面生长。在另一些实施方案中，从所述c-面表面生长半-氮-极性GaN之前，进行氮化过程。所述GaN材料的生长可以是连续的，使得材料在图案化蓝宝石衬底上合并并且形成连续的GaN层和半导体加工表面。所述技术方案可以用于多种III族氮化物材料。
根据一些实施方案，半极性III族氮化物衬底包括图案化蓝宝石衬底，其具有不同取向的多个表面和在所述表面的一些上形成的掩模层。所述衬底还可以包括晶体生长表面，其为多个表面的一部分并且未被所述掩模层覆盖；以及包括外延氮化镓，其邻靠所述晶体生长表面形成。
在一些方面，所述图案化蓝宝石衬底具有与所述衬底的加工表面近似平行的(2243)小面和与所述晶体生长表面近似平行的c-面小面。在一些实施方式中，所述图案化蓝宝石衬底包括具有晶体生长表面的沟槽阵列，所述晶体生长表面形成所述沟槽的壁。所述沟槽的间距可为约0.25微米至约10微米，并且所述沟槽的深度为约50纳米至约2微米。在一些实施方式中，所述外延氮化镓在所述沟槽上合并以形成跨越所述衬底的连续的半导体层。
根据一些实施方式，半极性III族氮化物衬底还可以包括在所述晶体生长表面与所述外延氮化镓之间的缓冲层。所述晶体生长表面可以被氮化。在一些方面，所述外延氮化镓具有与所述蓝宝石衬底的最初未被蚀刻的表面平行的的(2021)小面或者(2021)小面。在一些实施方式中，所述外延氮化镓具有与所述衬底的加工表面平行的半-氮-极性小面，并且所述晶体生长表面可以被氮化。
上述方面、实施方式和特征可以以任意合适的组合包括在具有半极性氮化镓外延层的衬底的一个实施方案中，并且可以以任意合适的组合包括在用于制备具有半极性氮化镓外延层的衬底的一个或者更多个下述方法实施方案中。
根据一些实施方案，用于形成半-氮-极性III族氮化物衬底的方法包括以下步骤：在图案化蓝宝石衬底的图案化表面上形成共形掩模层，在所述掩模层的一部分上沉积抗蚀剂，蚀刻未被所述抗蚀剂覆盖的掩模层区域以露出所述图案化蓝宝石衬底上的晶体生长表面，以及从所述晶体生长表面生长半极性氮化镓。
在一些方面，形成所述共形掩模层包括通过气相沉积工艺沉积材料，并且所述气相沉积工艺可以包括等离子体增强化学气相沉积或者原子层沉积。在一些实施方式中，所述气相沉积工艺包括沉积氧化物或者氮化物。
根据一些实施方式，沉积抗蚀剂包括进行掩模蒸镀。所述蒸镀物可以包括金属。在一些实施方式中，所述蒸镀物包括铬。在一些方面，所述抗蚀剂不在图案化蓝宝石衬底的与所述蓝宝石的c-面小面平行的表面上形成。在一些实施方式中，蚀刻所述掩模层区域包括进行干法蚀刻或者湿法蚀刻。
根据一些方面，生长半极性氮化镓包括从所述晶体生长表面外延地生长半-镓-极性GaN。在一些实施方式中，用于形成半极性GaN的方法还可包括在生长所述半-镓-极性GaN之前，在低于约600℃的温度下生长氮化镓缓冲层。所述半-镓-极性GaN可以具有与所述衬底的加工表面平行的(2021)小面。
在一些实施方式中，生长半极性氮化镓包括从所述晶体生长表面外延地生长半-氮-极性GaN，并且所述方法还可以包括氮化所述晶体生长表面，和在生长所述半-氮-极性GaN之前，在低于约600℃的温度下生长氮化镓缓冲层。在一些方面，氮化所述晶体生长表面包括：在包含氮气(N2)和氨气(NH3)混合物的环境中，将所述图案化蓝宝石衬底加热到约900℃至约1000℃的温度。术语“在多个温度下”和“在一个温度下”可用于指在温度范围内的一个或更多个温度。
根据一些实施方式，生长氮化镓缓冲层包括生长所述氮化镓缓冲层至大于约50nm的厚度。在一些实施方式中，生长氮化镓缓冲层可以包括将所述衬底加热到约450℃至约600℃，将生长室加压到约100毫巴至约250毫巴，使NH3以约1slm至约4slm的流量流入所述生长室，使三甲基镓(TMGa)以约30sccm至约50sccm的流量流入所述生长室以及生长所述氮化镓缓冲层至约20nm至约100nm的厚度。
本技术方案的上述和另一些方面、实施方案和特征可结合附图由以下描述更加全面地理解。
附图说明
技术人员将理解本文所述的附图仅用于举例说明的目的。应理解的是，在一些情况下，实施方案的多个方面可以被扩大或者放大，从而有助于理解实施方案。附图不一定是按比例的，相反重点在于说明本技术方案的原理。在附图中，贯穿各个附图，相同的参考符号通常是指相同的特征、功能相似和/或结构相似的元件。当附图涉及微制造时，可仅示出一个器件和/或衬底的一部分以简化附图。在实际中，可在衬底的大面积或整个衬底上并行地制造大量的器件或结构。附图不旨在以任何方式限制本技术方案的范围。
图1是描绘了根据一些实施方案的包括在图案化蓝宝石衬底上外延生长的III族氮化物材料的衬底的一部分的正视图；
图2A至2B描绘了根据一些实施方案的与用于使蓝宝石衬底图案化的工艺相关的结构；
图2C至2F描绘了根据一些实施方案的与用于掩模图案化蓝宝石衬底的选择表面的工艺相关的结构；
图2G描绘了根据一些实施方案的在图案化蓝宝石衬底上半极性GaN的形成；
图3A是示出了平面图中根据一些实施方案的在图案化蓝宝石衬底上形成的半-镓-极性GaN条纹的扫描电子显微照片；
图3B是示出了正视图中根据一些实施方案的在图案化蓝宝石衬底上形成的合并的半-镓-极性GaN的扫描电子显微照片；
图3C示出了根据一些实施方案的由在图案化蓝宝石衬底上形成的半-镓-极性GaN条纹测量的阴极发光；
图4A是示出了在正视图中根据一些实施方案的在图案化蓝宝石衬底上形成的半-氮-极性GaN条纹的扫描电子显微照片；
图4B是示出了在正视图中根据一些实施方案的在图案化蓝宝石衬底上形成的合并的半-氮-极性GaN的扫描电子显微照片；
图4C是在图案化蓝宝石衬底上形成的半-氮-极性GaN的区域的透射电子显微照片；
图4D示出了根据一些实施方案的由在图案化蓝宝石衬底上形成的合并的半-氮-极性GaN测量的阴极发光；
图4E是示出了在平面图中在图案化蓝宝石衬底上形成的半-氮-极性GaN条纹的一部分的扫描电子显微照片；
图4F是示出了在平面图中已进行氢氧化钾蚀刻的在图案化蓝宝石衬底上形成的半-氮-极性GaN条纹的一部分以证实GaN小面的氮极性的扫描电子显微照片；以及
图5是对在图案化蓝宝石衬底上形成的半-氮-极性GaN(正方形)和半-镓-极性GaN(圆形)的宽范围轴上和离轴衍射上取得的高分辨率x-射线摇摆曲线测量的图。
当参照以下具体实施方案中的附图时，可使用空间标记“顶部”、“底部”、“上部”、“下部”、“垂直”、“水平”等。例如，当参照所述附图时，“垂直”可用于指与衬底表面垂直的方向，并且“水平”可用于指平行于衬底表面的方向。“上部”、“顶部”或“上方”可用于指远离衬底的垂直方向，而“下部”、“底部”或“下方”可用于指朝向衬底的垂直方向。这样的指代用于教导的目的，并不旨在作为具体化器件的绝对参照。具体器件可以以可不同于附图中所示方向的任意合适方式在空间取向。
当结合附图时，实施方案的特征和优点将由以下所述的详细说明变得更加显而易见。
具体实施方式
由于III族氮化物材料(如GaN)的宽带隙值，所以其成为用于制造绿色波长或蓝色波长发光器件和用于制备大功率或高电压晶体管的理想材料。本发明人已经认识并意识到，III族氮化物材料的一些晶体取向与另一些晶体取向相比可提供改善的器件性能。例如，与极性或者非极性取向相比，半极性氮化镓材料对于高效率发光二极管可以是有益的。特别地，具有氮极性的半极性氮化镓取向(本文指半-氮-极性GaN)对发光应用具有另外的益处，这是由于内极化场的方向和表面原子构造所致。
尽管已在平坦化蓝宝石衬底上形成GaN的极性取向(镓极性和氮极性二者)，但是还未成功地在蓝宝石衬底上形成半-氮-极性GaN。本发明人已经认识并意识到，图案化蓝宝石衬底(PSS)可以提供其上形成半-氮-极性GaN的合适模板，但是发现，直接应用在PSS上形成氮极性GaN的工艺不能产生均匀的集成电路级别的半-氮-极性GaN。相反，竞争成核会导致不均匀的晶向，从而产生不适用于集成器件制造的衬底。
本发明人已经构思并开发了用于在图案化蓝宝石衬底上形成单晶状半-氮-极性III族氮化物材料(如GaN)的结构和工艺。适用于集成电路制造的衬底的一个实施例如图1所示。衬底100可包括图案化蓝宝石衬底105，其具有跨越蓝宝石衬底表面图案化的表面结构110阵列。表面结构110和蓝宝石衬底105可以包括多个近似平坦的表面，所述平坦表面的至少一些被防止晶体从蓝宝石生长的掩模材料140覆盖。在一些实施方案中，一些表面可以被轻微地弯曲。表面可以在不同方向上取向。一些表面可以不被掩模材料覆盖并且包括晶体生长表面115。根据一些实施方案，晶体生长表面可与蓝宝石的c-面小面130(如，在10mrad以内)近似平行，所述蓝宝石的c-面小面130的取向由箭头表示。III族氮化物半导体120可以从不同位置处的晶体生长表面115生长，并且生长可以继续直到半导体120在蓝宝衬底上的图案化特征上合并，如附图所示。在一些实施方案中，可以存在在晶体生长表面115与半导体120之间形成的至少一种薄缓冲层(未示出)。III族氮化物半导体可以部分地或全部地跨越蓝宝石衬底延伸并形成在其上可制造集成器件的衬底的“加工表面”。
图2A至2B描绘了根据一些实施方案的与用于形成图案化蓝宝石衬底的方法相关的结构。可以切割最初未被蚀刻的蓝宝石衬底105，使得其的(2243)面与衬底的顶部表面108近似平行。抗蚀剂210可以被沉积并且在蓝宝石衬底105的表面上图案化。根据一些实施方案，使抗蚀剂图案化成周期光栅，使得抗蚀剂210的条沿着衬底的表面延伸。抗蚀剂图案可以对准至蓝宝石衬底的晶向，使得抗蚀剂210的条以与蓝宝石衬底105的(1100)面近似垂直(例如，在10mrad内)的方向伸展。根据一些实施方案，抗蚀剂210可以是软抗蚀剂(例如，聚合物抗蚀剂)，或者在一些实施方案中，可以是硬抗蚀剂(例如，图案化无机材料)。在一些情况下，抗蚀剂可以被图案化成具有倾斜的侧壁215，如附图中所示。
可以采用干法蚀刻工艺(例如，反应性离子蚀刻(RIE)工艺)来蚀刻蓝宝石衬底105，如图2B所示。蚀刻工艺可以是各向异性的或者半各向异性的。根据一些实施方案，蚀刻工艺可以是半选择性的，因为其蚀刻了一些抗蚀剂210，同时主要蚀刻衬底105。在半选择性蚀刻中，当进行蓝宝石衬底105的蚀刻时，抗蚀剂210可以回蚀，除了被蚀刻至衬底中的沟槽以外。在一些实施方案中，可以采用基于氯的蚀刻剂来蚀刻蓝宝石。在一些实施方式中，少量用于抗蚀剂的蚀刻剂(例如，用于聚合抗蚀剂的O2)可以被包含作为蚀刻剂气体以回蚀一些抗蚀剂210。根据用于抗蚀剂210的材料可以采用其他蚀刻剂。在一些实施方式中，用于蓝宝石衬底的蚀刻剂可以部分蚀刻抗蚀剂210。
部分地回蚀抗蚀剂同时沟槽被蚀刻的结果可以沿着蓝宝石衬底105中的沟槽产生倾斜的侧壁112，如图2B所示。与侧壁相对于蓝宝石衬底105的未蚀刻表面取向成90°不同，侧壁可取向成约60°至约80°。在一些情况下，侧壁可取向成60°至80°。在一些实施方案中，侧壁可取向成约65°至约75°。在一些情况下，侧壁可取向成65°至75°。可以通过调节抗蚀剂210的蚀刻速率(例如，调节用于抗蚀剂的蚀刻剂的浓度)和/或调节抗蚀剂210的侧壁215的斜率(例如，调节用于使抗蚀剂图案化的曝光和显影条件)来控制蚀刻的蓝宝石侧壁112的斜率。
根据一些实施方案，蚀刻进蓝宝石中的沟槽的间距或者节距P可以为约0.25微米(μm)至约10μm。在一些情况下，节距P可以为0.25μm至10μm。在一些实施方案中，沟槽之间的间距可以不是周期的。根据一些实施方案，沟槽的蚀刻深度D可以为约50纳米(nm)至约2μm。在一些情况下，蚀刻深度D可以为50nm至2μm。在一些实施方案中，沟槽的宽度可以为约等于或者等于节距P的一半。在另一些实施方案中，沟槽的宽度可以大于或者小于节距P的一半。蚀刻沟槽之后，采用溶解抗蚀剂210的干法蚀刻、溶剂或者衬底清洁工艺可以从衬底105中移除任意剩余的抗蚀剂。
在移除抗蚀剂之后，在蓝宝石衬底的图案化表面中的一些上可以形成掩模层140。本发明人发现，包含蒸镀的氧化物(例如，通过电子束蒸镀法沉积的二氧化硅)的掩模层140在图案化蓝宝石衬底105的掩模表面是不足的，从所述掩模表面的III族氮化物生长是不理想的。在后续高温(HT)III族氮化物晶体生长条件下遇到的不可再现的晶体生长结果被认为归因于电子束蒸镀的二氧化硅的再蒸发、表面扩散和小于1的粘附系数。为了克服与蒸镀的氧化物掩模层相关的问题，本发明人已经开发了用于形成高温共形涂层的方法以掩模蓝宝石衬底的选择表面。
根据一些实施方案，在图案化蓝宝石衬底105的表面上可以形成高温共形涂层220，如图2C所示。根据一些实施方案，HT共形涂层可以包括可通过HT共形沉积法形成的氧化物(例如，二氧化硅)或者氮化物(例如，氮化硅)。例如，可通过(CVD)方法，例如等离子体增强化学气相沉积(PECVD)沉积氧化物。在一些实施方式中，可通过原子层沉积(ALD)法沉积氧化物或者氮化物涂层220。根据一些实施方案，共形涂层的厚度可为约10nm至约50nm，并且可以覆盖衬底105的全部图案化表面，如附图中所示。在一些情况下，共形涂层的厚度可为10nm至50nm。
根据一些实施方案，可以进行掩模蒸镀以在氧化物涂层220的一部分上形成抗蚀剂230，如图2D至2E所示。例如，衬底105可以与电子束蒸镀***的靶成一定角度倾斜。在蒸镀期间，蒸镀物228可以入射到氧化物涂层220的露出表面上。涂层的一些“被遮蔽的表面”225可以通过重叠表面由入射蒸镀物228隐藏或者遮蔽。这些被遮蔽的表面225可以不被蒸镀物228涂覆。在一些实施方案中，蒸镀物包括金属(例如，Cr、Ni、Al、Ti、Au、Ag中的任意一种或者组合)，然而在一些实施方案中可以使用其他材料。
在一些实施方案中，可以采用光刻以在共形涂层220的选择表面上形成抗蚀剂。然而，光刻将需要若干个工艺步骤(例如，抗蚀剂沉积、曝光和显影)并且需要光掩模至衬底特征的对准。
可以采用掩模蒸镀以在无需掩模对准至衬底的情况下在一个步骤中在氧化物220的选择表面上形成硬抗蚀剂230，产生如图2E所示的结构。被遮蔽的表面225(由蒸镀物遮蔽)可以具有覆盖图案化蓝宝石衬底的c-面表面的露出的氧化物层220，但是不包括金属或其他保护性抗蚀剂230的重叠层。然后可以进行选择性各向异性干法蚀刻以从被遮蔽的表面225移除氧化物涂层220并露出下面的蓝宝石。根据一些实施方案，干法蚀刻可以包括用于蚀刻氧化物涂层220的基于氟的蚀刻剂。蚀刻可以露出图案化蓝宝石衬底的下面晶体生长表面115，如图2F所示。在一些实施方案中，可以采用湿法蚀刻(例如，缓冲氧化物蚀刻)以从被遮蔽的表面225移除氧化物涂层220。在一些实施方式中，湿法蚀刻或者干法蚀刻可以不是选择性的，并且可以是定时蚀刻。在一些情况下，在移除涂层之后，移除涂层220的蚀刻可以部分地蚀刻蓝宝石。
根据一些实施方案，可采用干法蚀刻工艺或湿法蚀刻工艺或者衬底清洁法移除抗蚀剂230。例如，可采用合适的金属蚀刻剂移除金属的硬涂层(例如，Cr)。在一些实施方式中，可以在准备用于III族氮化物材料的外延生长中清洁衬底。例如，在装入用于随后晶体生长的金属有机化学气相沉积反应器之前，可以在丙酮、甲醇和食人鱼(piranha)溶液中清洁衬底。
本发明人已经发现并意识到，需要在图案化蓝宝石衬底105的露出晶体生长表面115上仔细制备缓冲层以形成集成电路等级质量的半-氮-极性GaN。对包括低温(LT)氮化铝(AlN)缓冲层工艺、高温AlN缓冲层工艺和低温GaN缓冲层工艺的几种缓冲层工艺进行测试和改进以获得由图案化蓝宝石衬底提供半-氮-极性GaN的改进生长的缓冲层工艺。根据第一缓冲层工艺，半-镓-极性GaN可以从图案化蓝宝石衬底105可靠地生长。根据第二缓冲层工艺，半-氮-极性GaN可以从图案化蓝宝石衬底105可靠地生长。
在第一缓冲层工艺中，PSS 105可经历清洁过程，然后进行LT GaN缓冲层生长过程，其可以在相同生长反应器中进行。根据一些实施方案，低温缓冲层可以在低于约600℃的温度下形成。在一些情况下，低温缓冲层可以在低于600℃的温度下形成。清洁过程可以包括在氢气(H2)环境中将衬底加热到约1000℃至约1200℃。在一些情况下，清洁过程可以在氢气(H2)环境中1000℃至1200℃的温度下进行。然后可以在GaN外延生长条件下约450℃至约600℃的温度下形成缓冲层。在一些情况下，可以在GaN外延生长条件下450℃至600℃的温度下形成缓冲层。根据一些实施方案，LT GaN缓冲层在约500℃的温度下形成。在一些情况下，LT GaN缓冲层在500℃的温度下形成。在一些情况下，室压力可以维持为约100毫巴至约250毫巴。在一些情况下，室压力可以维持为100毫巴至250毫巴。NH3的流量可为约1slm至约4slm，并且三甲基镓(TMGa)的流量可为约30sccm至约50sccm。在一些情况下，NH3的流量可为1slm至4slm，并且三甲基镓(TMGa)的流量可为30sccm至50sccm。根据一些实施方案，缓冲层可以生长至约10nm至约40nm的厚度。在一些情况下，缓冲层可以生长至10nm至40nm的厚度。
本发明人已经发现，加热至大于900℃的LT GaN缓冲层可以比LT AlN层更容易扩散。在一些实施方案中，LT GaN缓冲层可以从其他PSS 105的氧化物覆盖的表面迁移并分布至露出的c-面晶体生长表面115。这种再分布可促进GaN在晶体生长表面的选择性生长。在一些实施方式中，在形成半-镓-极性GaN之前，可以使用LT AlN缓冲层。
在根据第一缓冲层工艺生长LT GaN缓冲层之后，衬底的温度可以逐渐升高以从晶体生长表面HT(高温)生长半-镓-极性GaN。根据一些实施方案，在引入GaN生长的反应物之前，LT GaN缓冲层可以在约900℃至约1100℃的温度下退火一段时间。退火时间可为约1分钟至约10分钟。在一些情况下，退火时间在900℃至1100℃的温度下可为1分钟至10分钟。半极性GaN的HT生长可以在约900℃至约1100℃的温度下发生。在一些情况下，HT生长可以在900℃至1100℃的温度下发生。
根据另一些实施方案，可以使用第二缓冲层工艺以从晶体生长表面形成半-氮-极性GaN。在第二缓冲层工艺中，可以如第一缓冲层工艺中所述的对PSS 105进行热清洁。然后可以进行氮化过程以氮化露出的晶体生长表面115。根据一些实施方案，氮化过程可以包括在包含氮气(N2)和氨气(NH3)混合物的环境中将PSS 105加热至约900℃至约1000℃的温度。在一些情况下，在氮化期间可将PSS加热至900℃至1000℃的温度。N2流量可为约3slm至约7slm。NH3流量可为约1slm至约5slm。氮化的持续时间可为约0.5分钟至约5分钟。在一些情况下，N2流量可为3slm至7slm。NH3流量可为1slm至5slm，并且氮化的持续时间可为0.5分钟至5分钟。由于氮化，与图案化蓝宝石衬底105的其他表面相比，从晶体生长表面115上的c-面蓝宝石的生长是最不利的。因此，需要掩模层140(例如，共形氧化物涂层220)以防止其他蓝宝石表面上不期望的晶体生长。
氮化之后，在一些实施方案中PSS可以进行LT GaN缓冲层方法，在此期间将衬底加热至约450℃至约600℃。在一些情况下，在450℃至约600℃的温度下或者500℃的温度下进行LT GaN缓冲层沉积。在一些情况下，可以将衬底加热至约500℃，并且可以将室压力维持为约100毫巴至约250毫巴。在一些情况下，可以将室压力维持为100毫巴至250毫巴。NH3的流量可为约1slm至约4slm。三甲基镓(TMGa)的流量可为约30sccm至约50sccm。在一些情况下，NH3的流量可为1slm至4slm，并且三甲基镓(TMGa)的流量可为30sccm至50sccm。LT GaN缓冲层可以生长至约20nm至约100nm的厚度。在一些情况下，LT GaN缓冲层可以生长至20nm至100nm的厚度。在一些实施方案中，缓冲层可以生长至大于50nm的厚度。当在以下条件下形成LT GaN缓冲层时，发现了对于半-氮-极性GaN的改善生长条件：室压力为约200毫巴，NH3流量为约1slm，TMGa流量为约40sccm，并且缓冲层生长至约80nm的厚度。
在根据第二缓冲层方法生长LT GaN缓冲层之后，衬底的温度可以逐渐升高用于从晶体生长表面HT生长半-氮-极性GaN。在一些实施方式中，在HT生长半-氮-极性GaN材料之前，可以对LT GaN缓冲层进行退火。本发明人发现，当LT GaN缓冲层的退火时间与用于生长半-镓-极性GaN的相比减少高至三倍时，半-氮-极性GaN的随后生长具有改进的效果。在退火期间，H2流量可为约3slm至约7slm。NH3流量可为约1slm至约5slm。在一些情况下，H2流量可为3slm至7slm，并且NH3流量可为1slm至5slm。退火的持续时间可为约0.5分钟至约3分钟。退火温度可为约900℃至约1100℃。在一些情况下，退火的持续时间可为0.5分钟至3分钟，并且退火温度可为900℃至1100℃。
与生长半-镓-极性GaN相比，从LT GaN缓冲剂生长半-氮-极性GaN的困难归因于在基于缓冲剂的极性的缓冲层退火期间发生的不同转化，并且在图案化蓝宝石衬底上发生的选择性过程。例如，在退火期间Ga-极性GaN LT-GaN缓冲层可以经历使再结晶成熟的阶段(其可以由原位反射迹线中鼻状的峰指示)。在再结晶阶段期间，可以发生GaN的分解和再沉积，其可有利于在衬底上生长纤维锌矿相晶核。
相反地，并且由反射率测量中可以看出，N-极性GaN缓冲层可以不经历这样的转化，因此HT-GaN生长可以在没有即时振荡的粗糙恢复阶段的情况下进行。对于N-极性GaN，通过扫描电子显微镜(SEM)和原子力显微镜(AFM)检查缓冲层和最初生长阶段显示出缓冲层增强的分解。GaN分解的速率限制过程可以归因于衬底表面上GaH的形成。镓极性与氮极性之间的分解速率的差异可以归因于晶体结构中的键结构，其中在每个双层中，金属离子仅具有一个至氮原子的反向键(氮-极性的情况)，而不是三键(镓-极性)。对于Ga-极性GaN缓冲层，均匀晶体生长的一个促成因素是在退火期间LT-GaN缓冲层在c-蓝宝石晶体生长表面的再分布。由于氮化的蓝宝石表面和N-极性LT-GaN缓冲层不容易发生再分布，所以会导致稀疏的成核，并且已被本发明人观察到。为了提高N-极性情况的随后晶体生长的均匀性，可以增加缓冲层的厚度并且可以减少缓冲层的退火时间。
根据一些实施方案，缓冲层可以由不同于后续生长的材料的材料形成。例如，缓冲层可以由任意合适的III族氮化物合金(例如，AlN、InN、AlGaN、InGaN、InAlGaN)形成，同时后续生长的外延层可以包括GaN。在一些实施方式中，缓冲层可以由GaN形成，并且后续生长的半极性外延层可以包括任意其他合适的III族氮化物合金。其他半极性材料的形成可以需要其他反应物的添加或替换，如三甲基铝(TMA)或者三乙基铝(TEA)作为铝的来源，以及三甲基铟(TMI)或三乙基铟(TEI)作为铟的来源。用于形成GaN外延层的反应物可以包括三乙基镓(TEG)或者三甲基镓(TMGa)。在半极性III族氮化物外延层的生长或者再生长期间，这些气体的流量可为约10sccm至约60sccm。在一些情况下，在半极性III族氮化物外延层的生长或者再生长期间，这些气体的流量可为10sccm至.60sccm。
形成缓冲层之后，可以进行半极性III族氮化物材料的外延生长。当半极性GaN材料的生长从晶体生长表面115开始时，III族氮化物晶体250的岛可以首先跨越图案化蓝宝石衬底105表面形成，如图2G所述的。根据一些实施方案，外延生长工艺可以包括金属有机化学气相沉积(MOCVD)。在一些实施方案中，可以采用分子束外延(MBE)法或者气相外延(VPE)工艺。由于图案化蓝宝石衬底105上倾斜的晶体生长表面115，氮化镓晶体250可以以与蓝宝石衬底105的最初平坦表面平行的方向随着晶面(对于半-镓-极性GaN为2021或者对于半-氮-极性GaN为2021)生长。半-氮-极性GaN晶体250的晶向通过图2G中的轴202表示。
可以继续外延生长使得III族氮化物晶体250合并以形成连续的半导体层120，如图1所示。根据一些实施方案，外延层的厚度可为约1微米至约10微米。在一些情况下，外延层的厚度可为1微米至10微米。在一些实施方式中，半导体120的上部加工表面可以具有与晶体生长表面115平行运行的脊，其起因于优选的结晶生长面(例如，半-氮-极性GaN的(1010)面和(1011)面)的交叉。在一些情况下，可以采用化学-机械抛光(CMP)步骤以使半导体120层的上部表面平坦化。在一些实施方式中，III族氮化物材料可以从抛光和平坦化的半导体120层再生长。
在一些实施方案中，外延生长可以继续以减少合并的半导体120的加工表面上的一些缺陷。根据一些实施方案，半极性GaN的基础外延层120可以生长至这样的厚度：缺陷的密度降低至集成电路器件可接受的加工表面的水平。例如，在外延层120的顶部表面上的缺陷密度在一些实施方案中可小于大约109缺陷cm-2，在一些实施方案中可以小于大约106缺陷cm-2，在一些实施方案中可以小于大约104缺陷cm-2，在一些实施方案中可以小于大约102缺陷cm-2，并且在一些实施方案中小于大约10缺陷cm-2。在一些情况下，在外延层120的顶部表面上的缺陷密度在一些实施方案中可以小于109缺陷cm-2，在一些实施方案中小于106缺陷cm-2，在一些实施方案中小于104缺陷cm-2，在一些实施方案中小于102缺陷cm-2，并且在一些实施方案中还小于10缺陷cm-2。
上述用于生长III族氮化物材料的结构和方法可以用于在蓝宝石衬底上形成半-氮-极性GaN或者半-镓-极性GaN。所得到的结构可以采用一些常规技术(如MOCVD、蚀刻、化学-机械抛光等)大量生产，并且可以调节成不同衬底尺寸。这些方法可以避免与尝试生长块状GaN晶体并从这样的晶锭(boule)制造晶片相关的费用。常规地，半-氮-极性GaN可以仅仅通过切割昂贵的块状GaN衬底来生产，具有有限的可获得性和尺寸。上述结构和方法可以能够在相对廉价的蓝宝石衬底上合成半-氮-极性GaN面，其在商业上是成熟的并且广泛地获得。
尽管上述结构和方法主要地涉及形成半-镓-极性(2021)GaN外延层和半-氮-极性(2021)GaN外延层，但是所述方法可以用于形成其他半极性小面取向。例如，可以采用具有不同晶向的图案化蓝宝石衬底来生长非极性(1120)和(1010)以及半极性(1011)、(1011)、(1122)、(1122)。实际上，通过采用正确切割的蓝宝石衬底可使在外延层上任何GaN取向成为可能。尽管已经描述了半极性GaN的外延生长，但是根据一些实施方案可以生长其他III族氮化物材料(例如，(Al，In，Ga)N)的半极性取向。所述结构和方法还可以用于形成多种半极性III族氮化物合金(例如，AlGaN、InGaN、InAlGaN)。在一些实施方式中，可以使部分或全部外延生长层掺杂以具有n型或者p型电导性，因此在外延层中可以构造集成电路器件，如晶体管、二极管、晶闸管、LED和激光二极管。在一些情况下，掺杂可以在外延生长期间和/或者生长之后进行(例如，采用离子注入外延层)。采用一些常规技术如MOCVD、蚀刻、化学-机械抛光等可以大量生产微制造等级的衬底，并且衬底可以调节成不同的尺寸(例如，大于2英寸直径)。上述方法可以避免与生长块状GaN晶体和从这样的晶锭生产晶片相关的费用。上述结构和方法可以在相对廉价的蓝宝石衬底(其在商业上是成熟的并且可广泛地获得)上制造半极性GaN外延层。
半-氮-极性GaN面可以提供发光二极管(LED)挑战如“效率下降”(LED效率随着注入电流的增加而下降)和“绿光能隙(green gap)”(LED效率随着发射波长从蓝光增加至绿光再增加至黄光而下降)的解决方案。非极性或者半极性GaN可以是用于减少效率下降和提高长波长发光二极管效率的有用候选者。能够设计具有宽量子阱(QW)且不遭受由于量子限制Stark效应造成的效率下降的器件，可以使由于增加的活化体积而在高载流子密度下的高效率成为可能。例如，自从在2009年绿光LD最初证实，最近半极性(2021)取向似乎是高效率和长波长LED和激光二极管(LD)的主要候选者。在半极性取向方面中的进一步研究已取得的成果表明了(2021)取向在载流子传递和效率下降方面具有超过(2021)取向的有益的性能。如可以通过计算示出，(2021)取向的极化场指向与其(2021)配对物相反的方向。在大量减少的极化场(约25％的Ga-极性GaN)下，这种极化场的方向具有相同数量级，并且与内置结场相反，使(2021)GaN中构造的QW的能带轮廓接***带条件。这可以增加电子重叠，提高辐射效率并且改善下降特性。此外，(2021)取向显示出增加的InGaN均匀性、增强的铟并入在更高的温度下获得更高活性层质量、改进的转移特性能够增强QW之间载流子浓度的均匀性和降低的热下降。这样的特性使半-氮-极性GaN对于集成器件制造高度理想。
实施例
根据上述方法，在图案化蓝宝石衬底上进行半-镓-极性GaN和半-氮-极性GaN的外延生长。图3A是示出了根据一些实施方案的平面图中从掩模和图案化蓝宝石衬底115生长的半-镓-极性GaN晶体250的扫描电子显微照片。PSS包括间隔约6微米的晶体生长表面115，并且在蓝宝石衬底中沟槽的蚀刻深度D为约1微米。晶体生长表面与衬底的加工表面呈约75°的取向。如上面结合图2C-2F所述，用PECVD氧化物掩模在PSS衬底上的其他表面。在衬底的晶体生长表面115上没有氮化的情况下形成约20nm厚的LT GaN缓冲层。缓冲层的生长条件为：约200毫巴的压力、约500℃的温度、约1slm的NH3流量和约40sccm的TMGa流量。随后，在以下外延生长条件下生长半-镓-极性GaN：约1030℃、约100毫巴、约40sccm TMGa和约1slm NH3。
图3A显微照片示出了以高均匀性从晶体生长表面115生长的GaN晶体250的条。当采用蒸镀工艺以形成掩模氧化物而不是PECVD时，本发明人观察到除了晶体生长表面以外在图案化蓝宝石衬底的其他表面上的成核和晶体生长。这导致了不适合集成电路制造的高度不均匀的III族氮化物材料。
继续GaN的生长约两个小时，使得晶体250合并成连续的GaN半导体120层，如图3B所述。合并的晶体表现出了脊和亚小面，并且包括衬底加工表面上的两个缓慢生长的小面(1010)和(1011)。示出约360角秒的谱线宽度的对称x-射线摇摆曲线从合并的GaN测量，并且表明了约109cm-2范围的位错密度。
还对合并的GaN进行透射电子显微镜(TEM)测量、阴极发光(CL)测试和CL光谱图表征。图3C示出了合并的半-镓-极性GaN的CL测量。横截面TEM图表明(1011)m-面下的区域由于Ga-极性GaN生长而具有高密度的基面堆垛层错(BSF)。TEM图还表明(1011)小面下的区域具有很多位错。BSF很可能是图3C中再现的CL全色图中可见的暗带310的原因。更高放大倍率CL测量表明(1011)区域具有约108cm-2至约109cm-2的位错，其似乎是在条纹的结合区域开始。
如结合图2G所述，在第二组GaN生长期间，在晶体生长表面上形成LT GaN缓冲层之前，进行这些表面的氮化。氮化提供了极性翻转，使得可以生长半-氮-极性GaN。在与上述作为半-镓-极性生长的相同外延生长条件下形成缓冲层。然而，将缓冲层的厚度增加至约80nm，并且缓冲层的退火条件为：1030℃下2分钟至4分钟。随后，在高温下使用与半-镓-极性GaN上述实施例中所述的相同外延生长条件，从晶体生长表面115生长半-氮-极性GaN。
图4A是示出了在正视图中从图案化蓝宝石衬底105的晶体生长表面形成的半-氮-极性GaN晶体252的扫描电子显微照片。显微照片中显示了GaN晶体的多个小面。如图4B所示，继续晶体生长直到合并。合并的结构显示出在图案化蓝宝石衬底105上延伸的连续的半-氮-极性GaN120层。半导体层包括脊和亚小面(1010)和(1011)，其是与图3B所示的半-镓-极性GaN的脊状表面相似的结构。
图4C是示出了与在c-面生长表面沿着基面方向的缺陷相关的衬度的透射电子显微镜(TEM)图像。这些缺陷的延伸被限制在该区域，并且在生长方向上大部分材料显示出最小的缺陷衬度。与在相同生长条件下形成的半-镓-极性GaN的相似图像相比，在(1010)m-面下的区域具有更低密度的基面堆垛层错(BSF)和在(1011)小面下的区域也似乎具有更低的缺陷密度。然而，接近合并边界，产生另外的缺陷。在平坦蓝宝石衬底上应用的常规外延生长方法下，在N-极性生长方向上生成的材料一般表现出堆垛层错，该层错的产生归因于生长掩模或者模板与N-极性的生长方向的相互作用。对于此处所示的结果，大多数GaN生长将在N-极性生长方向。然而，如TEM图像和在图案化蓝宝石衬底上形成的半-氮-极性GaN层的微结构表征所表明的，N-极性定向生长(在与晶体生长表面近似垂直的方向)本质上不是差的，并且材料质量可以与在蓝宝石上生长的Ga-极性GaN层相当。对于PSS，由于生长晶体指向向上且远离衬底，蓝宝石模板减少的相互作用可以减少或者消除出现堆垛层错的趋势。除了少数从生长界面增值的堆垛层错和接近晶体合并的位错以外，图4C的TEM图中所示的外延生长的半-氮-极性GaN很大程度地没有缺陷衬度。
图4D示出了合并的半-氮-极性GaN层120的阴极发光。CL图像表明大多数层错显示为低于(1010)型小面，如CL图像中暗区域所示。CL结果与从TEM图中的观察的结果一致。CL图没有半-镓-极性GaN(参见图3C)中呈现的暗带。不存在这些暗带表明半-氮-极性GaN的基面堆垛层错极大地减少。因此，半-氮-极性GaN(2021)外延层可以具有比根据上述工艺形成的半-镓-极性GaN(2021)外延层更好的微结构质量。
进行蚀刻测试以确定外延生长的GaN具有半-氮-极性取向。对于该测量而言，在室温下于5M KOH溶液中对未合并的GaN晶体进行蚀刻5分钟。图4E是SEM图像，示出了蚀刻前外延生长的晶体的设置的氮-极性小面。图4F示出了蚀刻之后相似的小面。通过SEM可以看出，面向外的小面被蚀刻且***糙。***糙的表面证实了N-极性GaN(0001)小面从图案化蓝宝石衬底的晶体生长表面生长。
图5绘出了来自半-镓-极性和半-氮-极性GaN外延层的高分辨率x-射线衍射摇摆曲线分析的结果。在开放式探测构造中和宽范围轴上和离轴衍射上进行测量。对于半-氮-极性(2021)和半-镓-极性(2021)取向二者，摇摆曲线谱线宽度可以达到小于360角秒，表明良好的微结构半导体质量。
总结
术语“约”和“大约”可用于意指在一些实施方案中目标尺寸的±20％以内，在一些实施方案中目标尺寸的±10％以内，在一些实施方案中目标尺寸的±5％以内，以及还有在一些实施方案中目标尺寸的±2％以内。术语“约”和“大约”可以包括目标尺寸。
如本文所使用的选择性蚀刻包括使衬底经历优先地以比第二材料更快的速率蚀刻至少一种材料的蚀刻剂。在一些情况下，第二材料可以形成为硬掩模(例如，无机材料如氧化物、氮化物、金属等)或者软掩模(例如，光致抗蚀剂或聚合物)。在一些实施方案中，第二材料可为器件结构的一部分，其具有与第一材料不同的材料特性(例如，掺杂密度、材料组成或者晶体结构)。蚀刻可以是干法蚀刻或者湿法蚀刻。
本文所述的技术方案可实现为方法，其中已经提供了至少一个实施例。作为所述方法的一部分所执行的动作可以以任意合适的方式排序。因此，可以构建各个实施方案，其中各动作以与所示的次序所不同的次序执行，其可包括同时执行某些动作，即使这些动作在各说明性实施方案中被示为顺序动作。此外，方法在一些实施方案中可包括比示出的那些更多的动作，而另一些实施方案中包括比示出的那些更少的动作。
尽管附图一般地示出了外延生长的GaN层的小部分，但是应理解的是，大面积或整个衬底可用这样外延地生长的层覆盖。此外，外延层可以是平坦的(例如，通过化学-机械抛光)，并且集成电路器件(例如，晶体管、二极管、晶闸管、发光二极管、激光二极管、光电二极管等)可以采用外延生长材料制造。在一些实施方案中，集成电路器件可以用于消费电子器件，如智能电话、平板电脑、PDA、电脑、电视、传感器、照明设备、显示器以及专用集成电路。
虽然在此描述了本发明的至少一个说明性实施方案，但是多种改变、修改和改进很容易地被本领域技术人员想到。这样的改变、修改和改进旨在本发明的精神和范围内。因此，前述说明仅通过举例方式并不旨在作为限制。本发明仅受以下权利要求及其等同物的限制。

Claims (29)

1.一种用于在衬底上形成半极性氮化镓的外延层的方法，所述方法包括：
在图案化蓝宝石衬底的图案化表面上形成共形掩模层；
在所述掩模层的一部分上沉积抗蚀剂；
蚀刻所述掩模层的未被所述抗蚀剂覆盖的区域以露出在所述图案化蓝宝石衬底上的晶体生长表面；以及
从所述晶体生长表面生长半极性氮化镓。
2.权利要求1所述的方法，其中形成所述共形掩模层包括通过气相沉积工艺沉积材料。
3.权利要求2所述的方法，其中所述气相沉积工艺包括等离子体增强化学气相沉积或原子层沉积。
4.权利要求2或3所述的方法，其中所述气相沉积工艺包括沉积氧化物或氮化物。
5.权利要求1至3中任一项所述的方法，其中所述共形掩模层的厚度为约10nm至约50nm。
6.权利要求1至3中任一项所述的方法，其中沉积抗蚀剂包括进行掩模蒸镀以沉积蒸镀物。
7.权利要求6所述的方法，其中所述蒸镀物包括金属。
8.权利要求6所述的方法，其中所述蒸镀物包括铬。
9.权利要求6所述的方法，其中所述抗蚀剂不在所述图案化蓝宝石衬底的与所述蓝宝石的c-面小面平行的表面上形成。
10.权利要求1至3中任一项所述的方法，其中蚀刻所述掩模层的区域包括进行干法蚀刻或者湿法蚀刻。
11.权利要求1至3中任一项所述的方法，其中生长半极性氮化镓包括从所述晶体生长表面外延生长半-镓-极性GaN。
12.权利要求11所述的方法，还包括在生长所述半-镓-极性GaN之前，在低于约600℃的温度下生长氮化镓缓冲层。
13.权利要求11所述的方法，其中所述半-镓-极性GaN具有与所述衬底的加工表面平行的(2021)小面。
14.权利要求1至3中任一项所述的方法，其中生长半极性氮化镓包括从所述晶体生长表面外延生长半-氮-极性GaN。
15.权利要求14所述的方法，还包括：
氮化所述晶体生长表面；以及
在生长所述半-氮-极性GaN之前，在低于约600℃的温度下生长氮化镓缓冲层。
16.权利要求14所述的方法，其中氮化所述晶体生长表面包括：在包含氮气(N2)和氨气(NH3)混合物的环境中，将所述图案化蓝宝石衬底加热到约900℃至约1000℃的温度。
17.权利要求14所述的方法，其中生长氮化镓缓冲层包括生长所述氮化镓缓冲层至大于约50nm的厚度。
18.权利要求14所述的方法，其中生长氮化镓缓冲层包括：
将所述衬底加热到约450℃至约600℃；
将生长室加压到约100毫巴至约250毫巴；
使NH3以约1slm至约4slm的流量流入所述生长室；
使三甲基镓(TMGa)以约30sccm至约50sccm的流量流入所述生长室；以及
生长所述氮化镓缓冲层到约20nm至约100nm的厚度。
19.权利要求14所述的方法，其中所述半-氮-极性GaN具有与所述衬底的加工表面平行的(2021)小面。
20.一种衬底，包括：
图案化蓝宝石衬底，其具有不同取向的多个表面和在所述表面的一些上形成的掩模层；
晶体生长表面，其为所述多个表面的一部分并且未被所述掩模层覆盖；以及
外延氮化镓，其邻靠所述晶体生长表面形成。
21.权利要求20所述的衬底，其中所述图案化蓝宝石衬底具有与所述衬底的加工表面近似平行的(2243)小面和与所述晶体生长表面近似平行的c-面小面。
22.权利要求20或21所述的衬底，其中所述图案化蓝宝石衬底包括具有所述晶体生长表面的的沟槽阵列，所述晶体生长表面形成所述沟槽的壁。
23.权利要求22所述的衬底，其中所述沟槽的间距为约0.25微米至约10微米，所述沟槽的深度为约50纳米至约2微米。
24.权利要求22所述的衬底，其中所述外延氮化镓在所述沟槽上合并以形成跨越所述衬底的连续的半导体层。
25.权利要求20或21所述的衬底，还包括在所述晶体生长表面与所述外延氮化镓之间的缓冲层。
26.权利要求20或21所述的衬底，其中所述晶体生长表面被氮化。
27.权利要求20或21所述的衬底，其中所述外延氮化镓具有与所述蓝宝石衬底的最初未被蚀刻的表面平行的(2021)小面或者(2021)小面。
28.权利要求20或21所述的衬底，其中所述外延氮化镓具有与所述衬底的加工表面平行的半-氮-极性小面。
29.权利要求28所述的衬底，其中所述晶体生长表面被氮化。
CN201580019991.0A 2014-04-16 2015-04-15 蓝宝石衬底上的氮‑极性的半极性GaN层和器件 Pending CN106233471A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461980283P 2014-04-16 2014-04-16
US61/980,283 2014-04-16
PCT/US2015/025899 WO2015160903A1 (en) 2014-04-16 2015-04-15 Nitrogen-polar semipolar gan layers and devices on sapphire substrates

Publications (1)

Publication Number Publication Date
CN106233471A true CN106233471A (zh) 2016-12-14

Family

ID=54324522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580019991.0A Pending CN106233471A (zh) 2014-04-16 2015-04-15 蓝宝石衬底上的氮‑极性的半极性GaN层和器件

Country Status (4)

Country Link
US (1) US9978589B2 (zh)
CN (1) CN106233471A (zh)
TW (1) TW201602431A (zh)
WO (1) WO2015160903A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109680262A (zh) * 2019-02-20 2019-04-26 江苏微导纳米装备科技有限公司 一种原子层沉积镀膜的方法、装置及应用
CN110143576A (zh) * 2019-05-21 2019-08-20 上海跃绅能源科技有限公司 一种led外延片制备工艺废气回收方法及装置
CN110462113A (zh) * 2017-03-29 2019-11-15 古河机械金属株式会社 Iii族氮化物半导体基板和iii族氮化物半导体基板的制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013158210A2 (en) 2012-02-17 2013-10-24 Yale University Heterogeneous material integration through guided lateral growth
FR3048002B1 (fr) 2016-02-22 2021-07-02 Commissariat Energie Atomique Procede permettant d'obtenir sur un substrat cristallin une couche semi-polaire de nitrure
JP2019531245A (ja) * 2016-08-12 2019-10-31 イェール ユニバーシティーＹａｌｅ Ｕｎｉｖｅｒｓｉｔｙ 成長の際に窒素極性ファセットを排除することによる異種基板上で成長する積層欠陥のない半極性および非極性ＧａＮ
WO2018217973A1 (en) * 2017-05-26 2018-11-29 Yale University Nitrogen-polar and semipolar gan layers and devices formed on sapphire with a high-temperature a1n buffer
CN109423693B (zh) * 2017-08-21 2022-09-09 株式会社Flosfia 用于制造结晶膜的方法
JP6894825B2 (ja) * 2017-10-27 2021-06-30 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
US10892159B2 (en) 2017-11-20 2021-01-12 Saphlux, Inc. Semipolar or nonpolar group III-nitride substrates
GB201807486D0 (en) * 2018-04-08 2018-06-20 Univ Sheffield Growth of group III nitride semiconductors
US11056338B2 (en) 2018-10-10 2021-07-06 The Johns Hopkins University Method for printing wide bandgap semiconductor materials
US11823900B2 (en) 2018-10-10 2023-11-21 The Johns Hopkins University Method for printing wide bandgap semiconductor materials
US11515408B2 (en) * 2020-03-02 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Rough buffer layer for group III-V devices on silicon

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090032799A1 (en) * 2007-06-12 2009-02-05 Siphoton, Inc Light emitting device
CN101743618A (zh) * 2007-07-26 2010-06-16 硅绝缘体技术有限公司 外延方法和通过该方法生长的模板
US20110045658A1 (en) * 2009-08-21 2011-02-24 Hsueh-Hsing Liu Method for fabricating a semi-polar nitride semiconductor
US20110227198A1 (en) * 2010-03-18 2011-09-22 Freiberger Compound Materials Gmbh Semipolar semiconductor crystal and method for manufacturing the same
CN103348044A (zh) * 2011-03-07 2013-10-09 株式会社德山 基底基板、氮化镓晶体层叠基板及其制造方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2629636B1 (fr) 1988-04-05 1990-11-16 Thomson Csf Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant
US4948456A (en) 1989-06-09 1990-08-14 Delco Electronics Corporation Confined lateral selective epitaxial growth
FR2682128B1 (fr) 1991-10-08 1993-12-03 Thomson Csf Procede de croissance de couches heteroepitaxiales.
US5587014A (en) 1993-12-22 1996-12-24 Sumitomo Chemical Company, Limited Method for manufacturing group III-V compound semiconductor crystals
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
JP3555500B2 (ja) 1999-05-21 2004-08-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
US6617226B1 (en) 1999-06-30 2003-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6599361B2 (en) 2001-06-18 2003-07-29 National Research Council Of Canada GaN selective growth on SiC substrates by ammonia-source MBE
DE60234856D1 (de) 2001-10-26 2010-02-04 Ammono Sp Zoo Substrat für epitaxie
US7211143B2 (en) 2002-12-09 2007-05-01 The Regents Of The University Of California Sacrificial template method of fabricating a nanotube
US6972438B2 (en) 2003-09-30 2005-12-06 Cree, Inc. Light emitting diode with porous SiC substrate and method for fabricating
US7390750B1 (en) 2004-03-23 2008-06-24 Cypress Semiconductor Corp. Method of patterning elements within a semiconductor topography
US7271094B2 (en) * 2004-11-23 2007-09-18 Advantech Global, Ltd Multiple shadow mask structure for deposition shadow mask protection and method of making and using same
US20060131606A1 (en) 2004-12-18 2006-06-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures employing seed layers and related fabrication methods
EP2595175B1 (en) 2005-05-17 2019-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a lattice-mismatched semiconductor structure with reduced dislocation defect densities
TW200703463A (en) 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
KR101155176B1 (ko) 2005-07-12 2012-06-11 삼성전자주식회사 방향성이 조절된 단결정 와이어 및 이를 적용한트랜지스터의 제조방법
US7951617B2 (en) 2005-10-06 2011-05-31 Showa Denko K.K. Group III nitride semiconductor stacked structure and production method thereof
US7755172B2 (en) 2006-06-21 2010-07-13 The Regents Of The University Of California Opto-electronic and electronic devices using N-face or M-plane GaN substrate prepared with ammonothermal growth
JP5180189B2 (ja) 2006-04-25 2013-04-10 ナショナル ユニヴァーシティー オブ シンガポール エピタキシャル横方向異常成長窒化ガリウムテンプレート上での酸化亜鉛膜成長の方法
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
US7989322B2 (en) 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
US20100117188A1 (en) * 2007-03-05 2010-05-13 General Electric Company Method for producing trench isolation in silicon carbide and gallium nitride and articles made thereby
US20090001416A1 (en) 2007-06-28 2009-01-01 National University Of Singapore Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
US7727874B2 (en) 2007-09-14 2010-06-01 Kyma Technologies, Inc. Non-polar and semi-polar GaN substrates, devices, and methods for making them
US8673074B2 (en) 2008-07-16 2014-03-18 Ostendo Technologies, Inc. Growth of planar non-polar {1 -1 0 0} M-plane and semi-polar {1 1 -2 2} gallium nitride with hydride vapor phase epitaxy (HVPE)
US20100187568A1 (en) 2009-01-28 2010-07-29 S.O.I.Tec Silicon On Insulator Technologies, S.A. Epitaxial methods and structures for forming semiconductor materials
CA2653581A1 (en) 2009-02-11 2010-08-11 Kenneth Scott Alexander Butcher Migration and plasma enhanced chemical vapour deposition
US8247317B2 (en) 2009-09-16 2012-08-21 Applied Materials, Inc. Methods of solid phase recrystallization of thin film using pulse train annealing method
JP5365454B2 (ja) * 2009-09-30 2013-12-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
US20110244663A1 (en) * 2010-04-01 2011-10-06 Applied Materials, Inc. Forming a compound-nitride structure that includes a nucleation layer
US20110254134A1 (en) 2010-04-19 2011-10-20 Theeradetch Detchprohm Method of Group III Metal - Nitride Material Growth Using Metal Organic Vapor Phase Epitaxy
US8189639B2 (en) 2010-05-28 2012-05-29 Corning Incorporated GaN-based laser diodes with misfit dislocations displaced from the active region
US8372671B2 (en) * 2010-06-21 2013-02-12 Micron Technology, Inc. Solid state devices with semi-polar facets and associated methods of manufacturing
WO2012015877A2 (en) 2010-07-28 2012-02-02 Massachusetts Institute Of Technology Confined lateral growth of crystalline material
TWI416762B (zh) 2010-08-23 2013-11-21 Univ Nat Sun Yat Sen 同質異相量子井
JP5778914B2 (ja) 2010-11-04 2015-09-16 キヤノン株式会社 電気機械変換装置の製造方法
KR101789592B1 (ko) 2010-11-08 2017-10-25 삼성전자주식회사 반도체 소자의 제조 방법
US8482103B2 (en) * 2010-12-09 2013-07-09 Industrial Technology Research Institute Nitride semiconductor template and fabricating method thereof
US8252684B1 (en) * 2011-05-30 2012-08-28 Nanya Technology Corp. Method of forming a trench by a silicon-containing mask
US8648414B2 (en) 2011-07-01 2014-02-11 Micron Technology, Inc. Semiconductor structures including bodies of semiconductor material, devices including such structures and related methods
US9281902B2 (en) 2012-04-24 2016-03-08 The Royal Institution For The Advancement Of Learning/ Mcgill University Methods and systems for optical receivers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090032799A1 (en) * 2007-06-12 2009-02-05 Siphoton, Inc Light emitting device
CN101743618A (zh) * 2007-07-26 2010-06-16 硅绝缘体技术有限公司 外延方法和通过该方法生长的模板
US20110045658A1 (en) * 2009-08-21 2011-02-24 Hsueh-Hsing Liu Method for fabricating a semi-polar nitride semiconductor
US20110227198A1 (en) * 2010-03-18 2011-09-22 Freiberger Compound Materials Gmbh Semipolar semiconductor crystal and method for manufacturing the same
CN103348044A (zh) * 2011-03-07 2013-10-09 株式会社德山 基底基板、氮化镓晶体层叠基板及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110462113A (zh) * 2017-03-29 2019-11-15 古河机械金属株式会社 Iii族氮化物半导体基板和iii族氮化物半导体基板的制造方法
CN109680262A (zh) * 2019-02-20 2019-04-26 江苏微导纳米装备科技有限公司 一种原子层沉积镀膜的方法、装置及应用
CN110143576A (zh) * 2019-05-21 2019-08-20 上海跃绅能源科技有限公司 一种led外延片制备工艺废气回收方法及装置
CN110143576B (zh) * 2019-05-21 2023-12-29 上海跃绅能源科技有限公司 一种led外延片制备工艺废气回收方法及装置

Also Published As

Publication number Publication date
US9978589B2 (en) 2018-05-22
TW201602431A (zh) 2016-01-16
WO2015160903A1 (en) 2015-10-22
US20170047220A1 (en) 2017-02-16

Similar Documents

Publication Publication Date Title
CN106233471A (zh) 蓝宝石衬底上的氮‑极性的半极性GaN层和器件
TWI671800B (zh) 獲得平面的半極性氮化鎵表面的方法
Ee et al. Metalorganic vapor phase epitaxy of III-nitride light-emitting diodes on nanopatterned AGOG sapphire substrate by abbreviated growth mode
US7815970B2 (en) Controlled polarity group III-nitride films and methods of preparing such films
US10896818B2 (en) Stacking fault-free semipolar and nonpolar GaN grown on foreign substrates by eliminating the nitrogen polar facets during the growth
JP5944489B2 (ja) 半導体薄膜構造及びその形成方法
Schwaiger et al. Growth and coalescence behavior of semipolar (11̄22) GaN on pre‐structured r‐plane sapphire substrates
US10283356B2 (en) Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer
CN107075729B (zh) 氮化物半导体模板的制造方法
Oh et al. Defect structure originating from threading dislocations within the GaN film grown on a convex patterned sapphire substrate
Gong et al. High efficiency green-yellow emission from InGaN/GaN quantum well structures grown on overgrown semi-polar (11-22) GaN on regularly arrayed micro-rod templates
US10892159B2 (en) Semipolar or nonpolar group III-nitride substrates
TW200924031A (en) Group-III nitride structure, method for manufacturing same
CN107078033B (zh) 氮化物半导体模板的制造方法
CN209029404U (zh) 具有(20-2-1)面的半极性氮化镓的外延层
Sun et al. Heteroepitaxy of nonpolar and semipolar GaN
JP2009224704A (ja) 窒化物系半導体発光素子、エピタキシャルウエハ、及び窒化物系半導体発光素子を作製する方法
Kim Approaches for optimizing III-N based devices
Ahmad Epitaxial Growth of Semi-Polar (11-22) Gallium Nitride for UV Photosensing Application
Ekielski et al. Novel approach of top-down GaN nanorods fabrication
Anuar Growth of Semi-Polar (11-22) GaN Epitaxial Layer on M-Plane Sapphire Via Mocvd
JP5743928B2 (ja) 窒化ガリウム系半導体エピタキシャルウェハ及びその製造方法
JP2008222478A (ja) 配向層の形成方法、結晶製造方法、基板、半導体素子、およびｉｉｉ族窒化物半導体の製造方法
Xing Fabrication and Overgrowth of Semi-polar and Non-polar GaN on Sapphire for Advanced III-nitride Optoelectronics
Hosalli Mukund InGaN/GaN Multiple Quantum Well Light-Emitting Diodes Grown on Polar, Semi-polar and Non-Polar Orientations.

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161214

WD01 Invention patent application deemed withdrawn after publication