CN106206332A - 一种集成电路封装结构的制造方法 - Google Patents

一种集成电路封装结构的制造方法 Download PDF

Info

Publication number
CN106206332A
CN106206332A CN201610558795.7A CN201610558795A CN106206332A CN 106206332 A CN106206332 A CN 106206332A CN 201610558795 A CN201610558795 A CN 201610558795A CN 106206332 A CN106206332 A CN 106206332A
Authority
CN
China
Prior art keywords
hole
electromagnetic
encapsulating material
encapsulation
temporary base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610558795.7A
Other languages
English (en)
Other versions
CN106206332B (zh
Inventor
王培培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong core Electronics Co., Ltd.
Original Assignee
王培培
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 王培培 filed Critical 王培培
Priority to CN201610558795.7A priority Critical patent/CN106206332B/zh
Publication of CN106206332A publication Critical patent/CN106206332A/zh
Application granted granted Critical
Publication of CN106206332B publication Critical patent/CN106206332B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)

Abstract

本发明提供了一种集成电路封装结构的制造方法，其包括在电磁芯片对应于多个电极的位置形成第一通孔，在环绕电磁芯片的周圈形成第二通孔；通过激光沿着第二通孔的中心进行单体化所述封装体，并且切割后的所述第二通孔5的宽度大于第一通孔的宽度；得到封装单体，其中，第二通孔包括分别与多个所述电极相连的、互相电隔离的多个部分。本发明通过控制***电路层的面积和厚度，形成电子屏蔽较好的封装体，在后续集成电路封装中无需再增加电磁屏蔽罩等构件，减小了封装体积，增强了封装的灵活性。

Description

一种集成电路封装结构的制造方法
技术领域
本发明涉及集成电路封装领域，具体涉及一种集成电路封装结构的制造方法。
背景技术
在集成电路封装中，由于本身电子器件的电磁辐射或外界的电磁辐射，往往会导致集成电路的信号不稳定，电路失效，现有技术中，是将容易受电磁干扰或发出电磁波的半导体元件封装在特定的集成电路中，在将该封装体予以电子屏蔽，其屏蔽的构件往往是一个金属罩体，这样的封装体体积较大且封装极为不灵便。
发明内容
基于解决上述封装中的问题，本发明提供了一种集成电路封装结构的制造方法，其包括以下步骤：
（1）提供一大面积硬质的临时基板；
（2）将电磁元件固定于所述临时基板上，该电磁元件是容易受电磁干扰或发出电磁波的半导体元件，其固定方式可通过固定胶固定；
（3）在所述临时基板上设置第一封装材料，并完全覆盖电磁元件；
（4）固化所述封装材料后，减薄所述封装材料至合适的厚度但并不漏出所述电磁元件；
（5）在电磁芯片对应于多个电极的位置形成第一通孔，在环绕电磁芯片的周圈形成第二通孔，所述第一通孔的截面积和所述电极的面积相同；
（6）在封装材料上形成导电材料，并填充满所述第一和第二通孔，然后仅刻蚀封装材料上的第一导电材料，形成电连接第一和第二通孔的线路层。
（7）去除临时基板1，通过激光沿着第二通孔的中心进行单体化所述封装体，并且切割后的所述第二通孔5的宽度大于第一通孔的宽度。
（8）得到封装单体，其中，第二通孔包括分别与多个所述电极相连的、互相电隔离的多个部分；
（9）提供一个具有凹槽的散热基板，在凹槽底部涂覆一层导热绝缘胶，利用该导热绝缘胶将封装单体固定在凹槽底部，并利用第二封装材料填充并密封所述封装单体；
（10）在偏离所述电磁芯片中心位置处钻孔形成暴露所述线路层的第三通孔并填充导电物质以形成外连端子，并通过外连端子与其他电子元件相耦合，形成集成电路封装结构；
其特征在于：切割后的第二通孔的宽度为大于或等于1mm。
本发明还提供了另一种集成电路封装结构的制造方法，其包括以下步骤：
（1）提供一大面积硬质的临时基板；
（2）将电磁元件固定于所述临时基板上，该电磁元件是容易受电磁干扰或发出电磁波的半导体元件，其固定方式通过固定胶固定；
（3）在所述临时基板上设置第一封装材料，并完全覆盖电磁元件；
（4）固化所述封装材料后，减薄所述封装材料至合适的厚度但并不漏出所述电磁元件；
（5）在电磁芯片对应于多个电极的位置形成第一通孔，在环绕电磁芯片的周圈形成第二通孔，所述第一通孔的截面积和所述电极的面积相同；
（6）在封装材料上形成导电材料，并填充满所述第一和第二通孔，然后仅刻蚀封装材料上的第一导电材料，形成电连接第一和第二通孔的线路层；
（7）去除临时基板1，通过激光沿着第二通孔的中心进行单体化所述封装体，并且切割后的所述第二通孔5的宽度大于第一通孔的宽度。
（8）得到封装单体，其中，第二通孔包括分别与多个所述电极相连的、互相电隔离的多个部分；
（9）提供一个具有凹槽的散热基板，在凹槽底部涂覆一层导热绝缘胶，利用该导热绝缘胶将封装单体固定在凹槽底部，并利用第二封装材料填充并密封所述封装单体。
（10）在偏离所述电磁芯片中心位置处钻孔形成暴露所述线路层的第三通孔并填充第二导电材料以形成外连端子，并通过外连端子与其他电子元件相耦合，形成集成电路封装结构；
其特征在于：所述第二通孔填充所述第一导电材料的侧面部分的面积占所述封装单体的侧面积的50%-90%。
其中，固定胶包括压敏固化胶、热固化胶、光固化胶、硅脂、环氧树脂等。
其中，所述临时基板是陶瓷基板、硅基板或塑料基板。
其中，所述其他电子元件包括控制器、MOS晶体管、电阻等。
本发明的优点如下：
本发明通过控制***电路层（第二通孔）的面积和厚度，形成电子屏蔽较好的封装体，在后续集成电路封装中无需再增加电磁屏蔽罩等构件，减小了封装体积，增强了封装的灵活性。
附图说明
图1-8、10-11为本发明的集成电路封装结构的制造方法的过程示意图；
图9为图8封装单体的俯视图。
具体实施方式
参见图1-11，本发明首先提供了一种集成电路的封装方法，具体步骤将在如下进行描述，描述中所出现的上下、左右、侧面等位置名词均相对于示意图中的位置关系。
参见图1，提供一临时基板1，该基板为大面积硬质基板，例如陶瓷基板、硅基板、塑料基板等。
参见图2，将电磁元件2固定于临时基板1上，该电磁元件是容易受电磁干扰或发出电磁波的半导体元件，例如RF元件、光电探测器、传感器、光电接收器等，其固定方式可通过固定胶固定，该固定胶包括压敏固化胶、热固化胶、光固化胶、硅脂、环氧树脂等。
参见图3，在临时基板1上设置封装材料3，并完全覆盖电磁元件2，该封装材料可以是聚酰亚胺、热固化树脂或光固化树脂等密封材料。
参见图4，固化所述封装材料3后，减薄所述封装材料3至合适的厚度但并不漏出所述电磁元件2.
参见图5，在电磁芯片2对应于电极的位置形成第一通孔4，在环绕电磁芯片2的周圈形成第二通孔5，所述第一通孔4的截面积和所述电极的面积相同，所述第二通孔5的宽度大于第一通孔4的宽度，尺寸大于2mm宽，这样能够更好阻挡电磁波的干扰或电磁波干扰其他组件。
参见图6，在封装材料3上形成导电材料6，并填充满所述第一和5第二通孔4、5，然后仅刻蚀封装材料3上的导电材料6，形成电连接第一和第二通孔的线路层，所述导电材料是可以防止电磁波穿透的材料，例如金属等。
参见图7，去除临时基板1，通过激光7沿着第二通孔5的中心进行单体化所述封装体，所述激光还可以替换为机械切割，并且切割后的所述第二通孔5的宽度仍大于第一通孔4的宽度，切割后的第二通孔5的宽度为大于或等于1mm。
参见图8，得到封装单体100，其俯视图如图9所示，四个电极分别对应四个第一通孔4，四周的四个第二通孔5环绕所述电磁元件2的侧面，并且，第二通孔5包括分别与所述四个电极相连的、互相电隔离的四个部分，当然，其电磁元件的不同，电极个数、第一通孔4和第二通孔5的个数也不同，但是无论怎样，所述第二通孔填充导电材料6的侧面部分的面积占所述封装单体100侧面积的50%-90%，只有这样才能更好的起到电磁屏蔽的作用。
参见图10，提供一个具有凹槽的散热基板8，该散热基板8可以是陶瓷基板、高分子散热基板等，在凹槽底部涂覆一层导热绝缘胶9，利用该导热绝缘胶9将封装单体100固定在凹槽底部，并利用封装材料10填充并密封所述封装单体100。
参考图11，在偏离芯片中心位置处钻孔形成暴露所述线路层的通孔并填充导电物质以形成外连端子11，并通过外连端子与其他电子元件相耦合，所述其他电子元件包括控制器、MOS晶体管、电阻等。
本发明通过控制***电路层（第二通孔）的面积和厚度，形成电子屏蔽较好的封装体，在后续集成电路封装中无需再增加电磁屏蔽罩等构件，减小了封装体积，增强了封装的灵活性。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (5)

1.一种集成电路封装结构的制造方法，其包括以下步骤：
（1）提供一大面积硬质的临时基板；
（2）将电磁元件固定于所述临时基板上，该电磁元件是容易受电磁干扰或发出电磁波的半导体元件，其固定方式可通过固定胶固定；
（3）在所述临时基板上设置第一封装材料，并完全覆盖电磁元件；
（4）固化所述封装材料后，减薄所述封装材料至合适的厚度但并不漏出所述电磁元件；
（5）在电磁芯片对应于多个电极的位置形成第一通孔，在环绕电磁芯片的周圈形成第二通孔，所述第一通孔的截面积和所述电极的面积相同；
（6）在封装材料上形成导电材料，并填充满所述第一和第二通孔，然后仅刻蚀封装材料上的第一导电材料，形成电连接第一和第二通孔的线路层；
（7）去除临时基板1，通过激光沿着第二通孔的中心进行单体化所述封装体，并且切割后的所述第二通孔5的宽度大于第一通孔的宽度；
（8）得到封装单体，其中，第二通孔包括分别与多个所述电极相连的、互相电隔离的多个部分；
（9）提供一个具有凹槽的散热基板，在凹槽底部涂覆一层导热绝缘胶，利用该导热绝缘胶将封装单体固定在凹槽底部，并利用第二封装材料填充并密封所述封装单体；
（10）在偏离所述电磁芯片中心位置处钻孔形成暴露所述线路层的第三通孔并填充导电物质以形成外连端子，并通过外连端子与其他电子元件相耦合，形成集成电路封装结构；
其特征在于：切割后的第二通孔的宽度为大于或等于1mm。
2.一种集成电路封装结构的制造方法，其包括以下步骤：
（1）提供一大面积硬质的临时基板；
（2）将电磁元件固定于所述临时基板上，该电磁元件是容易受电磁干扰或发出电磁波的半导体元件，其固定方式通过固定胶固定；
（3）在所述临时基板上设置第一封装材料，并完全覆盖电磁元件；
（4）固化所述封装材料后，减薄所述封装材料至合适的厚度但并不漏出所述电磁元件；
（5）在电磁芯片对应于多个电极的位置形成第一通孔，在环绕电磁芯片的周圈形成第二通孔，所述第一通孔的截面积和所述电极的面积相同；
（6）在封装材料上形成导电材料，并填充满所述第一和第二通孔，然后仅刻蚀封装材料上的第一导电材料，形成电连接第一和第二通孔的线路层；
（7）去除临时基板1，通过激光沿着第二通孔的中心进行单体化所述封装体，并且切割后的所述第二通孔5的宽度大于第一通孔的宽度；
（8）得到封装单体，其中，第二通孔包括分别与多个所述电极相连的、互相电隔离的多个部分；
（9）提供一个具有凹槽的散热基板，在凹槽底部涂覆一层导热绝缘胶，利用该导热绝缘胶将封装单体固定在凹槽底部，并利用第二封装材料填充并密封所述封装单体；
（10）在偏离所述电磁芯片中心位置处钻孔形成暴露所述线路层的第三通孔并填充第二导电材料以形成外连端子，并通过外连端子与其他电子元件相耦合，形成集成电路封装结构；
其特征在于：所述第二通孔填充所述第一导电材料的侧面部分的面积占所述封装单体的侧面积的50%-90%。
3.根据权利要求1或2所述的集成电路封装结构的制造方法，其特征在于：固定胶包括压敏固化胶、热固化胶、光固化胶、硅脂、环氧树脂等。
4.根据权利要求1或2所述的LED封装结构，其特征在于：所述临时基板是陶瓷基板、硅基板或塑料基板。
5.根据权利要求1或2所述的LED封装结构，其特征在于：所述其他电子元件包括控制器、MOS晶体管、电阻等。
CN201610558795.7A 2016-07-17 2016-07-17 一种集成电路封装结构的制造方法 Expired - Fee Related CN106206332B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610558795.7A CN106206332B (zh) 2016-07-17 2016-07-17 一种集成电路封装结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610558795.7A CN106206332B (zh) 2016-07-17 2016-07-17 一种集成电路封装结构的制造方法

Publications (2)

Publication Number Publication Date
CN106206332A true CN106206332A (zh) 2016-12-07
CN106206332B CN106206332B (zh) 2019-04-05

Family

ID=57474966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610558795.7A Expired - Fee Related CN106206332B (zh) 2016-07-17 2016-07-17 一种集成电路封装结构的制造方法

Country Status (1)

Country Link
CN (1) CN106206332B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111373525A (zh) * 2017-12-14 2020-07-03 株式会社自动网络技术研究所 电路结构体及电接线盒
CN111490019A (zh) * 2020-04-24 2020-08-04 济南南知信息科技有限公司 一种集成电路结构及其制造方法
CN111863791A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种半导体封装体和芯片封装体
CN111863719A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种芯片互连方法
CN111863717A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种芯片互连方法
CN111883439A (zh) * 2020-07-28 2020-11-03 南通通富微电子有限公司 一种芯片封装方法
CN118038766A (zh) * 2024-04-12 2024-05-14 常州明耀半导体科技有限公司 Led显示器及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1156949A (zh) * 1995-11-16 1997-08-13 松下电器产业株式会社 印刷电路板及其安装体
CN1914727A (zh) * 2004-02-13 2007-02-14 株式会社村田制作所 电子零部件及其制造方法
CN202443968U (zh) * 2012-01-16 2012-09-19 日月光半导体制造股份有限公司 半导体封装构造
CN105140207A (zh) * 2011-01-31 2015-12-09 株式会社东芝 半导体装置
CN105489593A (zh) * 2015-12-24 2016-04-13 合肥祖安投资合伙企业(有限合伙) 电磁屏蔽封装组件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1156949A (zh) * 1995-11-16 1997-08-13 松下电器产业株式会社 印刷电路板及其安装体
CN1914727A (zh) * 2004-02-13 2007-02-14 株式会社村田制作所 电子零部件及其制造方法
CN105140207A (zh) * 2011-01-31 2015-12-09 株式会社东芝 半导体装置
CN202443968U (zh) * 2012-01-16 2012-09-19 日月光半导体制造股份有限公司 半导体封装构造
CN105489593A (zh) * 2015-12-24 2016-04-13 合肥祖安投资合伙企业(有限合伙) 电磁屏蔽封装组件及其制造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111373525A (zh) * 2017-12-14 2020-07-03 株式会社自动网络技术研究所 电路结构体及电接线盒
CN111373525B (zh) * 2017-12-14 2023-07-18 株式会社自动网络技术研究所 电路结构体及电接线盒
CN111490019A (zh) * 2020-04-24 2020-08-04 济南南知信息科技有限公司 一种集成电路结构及其制造方法
CN111863791A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种半导体封装体和芯片封装体
CN111863719A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种芯片互连方法
CN111863717A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种芯片互连方法
CN111883439A (zh) * 2020-07-28 2020-11-03 南通通富微电子有限公司 一种芯片封装方法
CN111863717B (zh) * 2020-07-28 2022-07-15 南通通富微电子有限公司 一种芯片互连方法
CN111863719B (zh) * 2020-07-28 2022-07-19 南通通富微电子有限公司 一种芯片互连方法
CN111883439B (zh) * 2020-07-28 2022-07-26 南通通富微电子有限公司 一种芯片封装方法
CN118038766A (zh) * 2024-04-12 2024-05-14 常州明耀半导体科技有限公司 Led显示器及其制造方法

Also Published As

Publication number Publication date
CN106206332B (zh) 2019-04-05

Similar Documents

Publication Publication Date Title
CN106206332A (zh) 一种集成电路封装结构的制造方法
US10128214B2 (en) Substrate and the method to fabricate thereof
US20220415856A1 (en) Stacked package structure and stacked packaging method for chip
TW200919687A (en) Methods and apparatus for EMI shielding in multi-chip modules
US11631645B2 (en) Circuit module and manufacturing method therefor
US9691681B2 (en) Laser drilling encapsulated semiconductor die to expose electrical connection therein
CN101174616A (zh) 电路装置
JP2008130701A (ja) 配線基板とそれを用いた半導体装置及び半導体装置の製造方法
WO2014037815A3 (en) Lead carrier with print-formed terminal pads
US9466557B2 (en) Electronic device with first and second contact pads and related methods
EP3449502A1 (en) Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
CN105304592B (zh) 半导体封装件
US7573141B2 (en) Semiconductor package with a chip on a support plate
CN106206547B (zh) 一种集成电路封装结构及其制造方法
CN104409447A (zh) 包含嵌入式电容器的半导体封装件及其制备方法
US9559036B1 (en) Integrated circuit package with plated heat spreader
US20180261553A1 (en) Wafer level fan-out package and method of manufacturing the same
TW591727B (en) Method for producing a protection for chip edges and arrangement for the protection of chip edges
US10068882B2 (en) High-frequency module
CN207651470U (zh) 芯片的封装结构
US20120314377A1 (en) Packaging structure embedded with electronic elements and method of fabricating the same
CN104576558A (zh) 电源模块封装体
US20160141476A1 (en) Package structure and method of manufacture thereof, and carrier
CN105789152A (zh) 一种具有电磁屏蔽功能的多芯片叠装结构及其制造方法
US20220181291A1 (en) Method for Contacting and Packetising a Semiconductor Chip

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20190312

Address after: 253799 East Ring Road, Qingyun County Economic Development Zone, Dezhou City, Shandong Province

Applicant after: Shandong core Electronics Co., Ltd.

Address before: 226300 266 Century Avenue, Nantong hi tech Zone, Nantong, Jiangsu

Applicant before: Wang Peipei

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190405

Termination date: 20200717