CN106098015A - 栅极驱动电路 - Google Patents
栅极驱动电路 Download PDFInfo
- Publication number
- CN106098015A CN106098015A CN201610710751.1A CN201610710751A CN106098015A CN 106098015 A CN106098015 A CN 106098015A CN 201610710751 A CN201610710751 A CN 201610710751A CN 106098015 A CN106098015 A CN 106098015A
- Authority
- CN
- China
- Prior art keywords
- grid
- letter
- delivering
- level
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Shift Register Type Memory (AREA)
Abstract
本发明公开了一种栅极驱动电路,相互独立的第一栅极驱动电路和第二栅极驱动电路,第一栅极驱动电路和第二栅极驱动电路分别包括级联的多个栅极驱动单元,每个栅极驱动单元用于驱动一条扫描线,包括:级传单元,用于根据第一级传信号生成扫描电平信号;锁存器单元,与级传单元连接,扫描电平信号控制锁在器单元的锁存与导通,进而根据时钟信号输出第二级传信号;缓冲单元,与锁存器单元连接,用于对第二级传信号进行缓冲输出用于驱动扫描线的栅极驱动信号。通过以上方式,本发明使得时钟信号走线上几乎不存在来自于晶体管驱动的负载,大大减小了时钟信号线上的负载,能够降低GOA电路的功耗。
Description
技术领域
本发明涉及液晶显示技术领域,特别是涉及一种栅极驱动电路。
背景技术
GOA(Gate Driver On Array)是利用现有薄膜晶体管液晶显示器阵列(Array)基板制程将栅极(Gate)行扫描驱动信号电路制作在Array基板上,实现对Gate逐行扫描的驱动方式。
随着低温多晶硅(Low Temperature Poly-silicon,LTPS)半导体薄膜晶体管的发展,而且由于LTPS半导体本身超高载流子迁移率的特性,相应的面板周边集成电路也成为大家关注的焦点,并且很多人投入到***面板(System on Panel,SOP)的相关技术研究,并逐步成为现实。
目前使用的互补金属氧化物半导体(Complementary Metal OxideSemiconductor,CMOS)GOA电路中,时钟信号(CK)线控制的晶体管的数目较多。如图1所示,该GOA电路中共使用了两个CK时钟信号线,CK1和CK2。XCK1是与时钟信号CK1相反的信号。其中,CK1控制4个晶体管的驱动,CK2控制2个晶体管的驱动。,这种电路的设计会给CK信号线带来了极大的负载,大大增加了GOA电路的功耗,严重时会影响电路的功能。
发明内容
本发明实施例提供了一种栅极驱动电路,使得时钟信号走线上几乎不存在来自于晶体管驱动的负载,大大减小了时钟信号线上的负载,能够降低GOA电路的功耗。
本发明提供一种栅极驱动电路,包括相互独立的第一栅极驱动电路和第二栅极驱动电路,第一栅极驱动电路和第二栅极驱动电路分别包括级联的多个栅极驱动单元,每个栅极驱动单元用于驱动一条扫描线,包括:级传单元,用于根据第一级传信号生成扫描电平信号;锁存器单元,与级传单元连接,扫描电平信号控制锁在器单元的锁存与导通,进而根据时钟信号输出第二级传信号;缓冲单元,与锁存器单元连接,用于对第二级传信号进行缓冲输出用于驱动扫描线的栅极驱动信号。
其中,级传单元包括:传输门、第一MOS管、第二MOS管、第三MOS管以及第四MOS管;第一MOS管的栅极和源极输入第一级传信号,漏极输出扫描电平信号;传输门的第一控制端输入第一控制信号,第二控制端输入第二控制信号,传输门的输出端与第二MOS管的漏极、第三MOS管的栅极以及第四MOS管的栅极连接,第二MOS管的栅极接第二控制信号,源极接第一参考电平;第三MOS管的源极与第一MOS管的漏极连接,第三MOS管的漏极与第四MOS管的源极连接,第四MOS管的漏极接第二参考电平。
其中,第一控制信号为第一级传信号,第二控制信号与第一控制信号相反。
其中,缓冲单元包括级联的多个反相器。
其中,缓冲单元包括级联的第一反相器和第二反相器;第一反相器输入端接第二级传信号,输出端输出与第二级传信号相位相反的信号,作传输门的输入端的输入信号,第二反相器输出栅极驱动信号。
其中,锁存器单元包括第五MOS管和电容;第五MOS管的栅极与级传单元的输出端连接,漏极与缓冲单元连接,源极输入第一时钟信号,电容连接在第五MOS管的栅极与漏极之间。
其中,第二级传信号用于驱动下一级的栅极驱动单元。
其中,第一栅极驱动电路用于驱动奇数条扫描线,第二栅极驱动电路用于驱动偶数条扫描线。
其中,当前级的栅极驱动单元根据第一级传信号和第一时钟信号输出第二级传信号和当前奇数条扫描线的栅极驱动信号;则下一级的栅极驱动单元根据第二级传信号和第二时钟信号输出下一奇数条扫描线的栅极驱动信号;当前级的栅极驱动单元根据第一级传信号和第一时钟信号输出第二级传信号和当前偶数条扫描线的栅极驱动信号;则下一级的栅极驱动单元根据第二级传信号和第二时钟信号输出下一偶数条扫描线的栅极驱动信号。
其中,第一时钟信号与第二时钟信号相差1/2个时钟周期。
通过上述方案,本发明的有益效果是:本发明的栅极驱动电路包括相互独立的第一栅极驱动电路和第二栅极驱动电路,第一栅极驱动电路和第二栅极驱动电路分别包括级联的多个栅极驱动单元,每个栅极驱动单元用于驱动一条扫描线,包括:级传单元,用于根据第一级传信号生成扫描电平信号;锁存器单元,与级传单元连接,扫描电平信号控制锁在器单元的锁存与导通,进而根据时钟信号输出第二级传信号;缓冲单元,与锁存器单元连接,用于对第二级传信号进行缓冲输出用于驱动扫描线的栅极驱动信号,使得时钟信号走线上几乎不存在来自于晶体管驱动的负载,大大减小了时钟信号线上的负载,能够降低GOA电路的功耗。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。其中:
图1是现有技术中的栅极驱动单元的结构示意图;
图2是本发明实施例的栅极驱动单元的结构示意图;
图3是本发明实施例的栅极驱动单元的时序图;
图4是本发明实施例的第一级栅极驱动单元的结构示意图;
图5是本发明实施例的第三级栅极驱动单元的结构示意图;
图6是本发明实施例的第二级栅极驱动单元的结构示意图;
图7是本发明实施例的第四级栅极驱动单元的结构示意图;
图8是本发明实施例的栅极驱动电路的结构示意图;
图9是本发明实施例的栅极驱动电路的仿真时序图;
图10是本发明实施例的栅极驱动电路的模拟时序图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例的栅极驱动电路包括相互独立的第一栅极驱动电路和第二栅极驱动电路。第一栅极驱动电路和第二栅极驱动电路分别包括级联的多个栅极驱动单元,每个栅极驱动单元用于驱动一条扫描线。
图1是本发明第一实施例的栅极驱动单元的结构示意图。如图1所示,栅极驱动单元包括级传单元11、锁存器单元12以及缓冲单元13。级传单元11用于根据第一级传信号ST(N-1)生成扫描电平信号Q(N)。锁存器单元12与级传单元11连接,扫描电平信号Q(N)控制锁存器单元12的锁存与导通,进而根据时钟信号CK1输出第二级传信号ST(N)。缓冲单元13与锁存器单元12连接,用于对第二级传信号ST(N)进行缓冲输出用于驱动扫描线的栅极驱动信号Gate(N)。
在本发明实施例中,信号传输电路11包括:传输门TG、第一MOS管T1、第二MOS管T2、第三MOS管T3以及第四MOS管T4。第一MOS管T1的栅极和源极输入第一级传信号ST(N-1),漏极输出扫描电平信号Q(N)。传输门TG的第一控制端输入第一控制信号ST(N-1),第二控制端输入第二控制信号XST(N-1),传输门TG的输出端与第二MOS管T2的漏极、第三MOS管T3的栅极以及第四MOS管T4的栅极连接。第二MOS管T2的栅极接第二控制信号XST(N-1),源极接第一参考电平VGH;第三MOS管The的源极与第一MOS管T1的漏极连接,第三MOS管The的漏极与第四MOS管T4的源极连接,第四MOS管T4的漏极接第二参考电平VGL。其中,第一MOS管T1和第四MOS管T4为NMOS管,第二MOS管T2和第三MOS管T3为PMOS管。
其中,第一控制信号ST(N-1)为第一级传信号ST(N-1),第二控制信号XST(N-1)与第一控制信号ST(N-1)相反。传输门TG的输入端输入的第三控制信号XST(N)与第二级传信号ST(N)相反,即第三控制信号XST(N)与第二级传信号ST(N)周期相同,相位刚好相反。
在本发明实施例中,缓冲单元13包括级联的多个反相器。反相器的数量可以根据需要设置,在此不作限制。本发明优选地以缓冲单元13包括两个级联的反相器为例进行说明。参见图2,缓冲单元13包括级联的第一反相器131和第二反相器132。第一反相器131输入端接第二级传信号ST(N),输出端输出与第二级传信号ST(N)相位相反的信号,作传输门TG的输入端的输入信号,亦即第三控制信号XST(N),第二反相器132输出栅极驱动信号Gate(N)。
在本发明实施例中,锁存器单元12包括第五MOS管T5和电容C;第五MOS管T5的栅极与级传单元11的输出端连接,漏极与缓冲单元13连接,源极输入第一时钟信号CK1,电容C连接在第五MOS管T5的栅极与漏极之间。其中,第五MOS管T5为NMOS管。
以下对图2中的栅极驱动单元的工作原理进行简要说明,图3是对应的时序图。当第一级传信号ST(N-1)的高电平脉冲来临时,第二控制信号XST(N-1)为低电平脉冲。此时,传输门TG关闭,第三晶体管T3和第五晶体管T5导通,第二级传信号ST(N)维持稳定的低电平。同时,扫描电平信号Q(N)点被第一级传信号ST(N-1)充电至高电平,第二晶体管T2导通,第一时钟信号CK1输出低电平时,第二级传信号ST(N)点维持稳定的低电平。当第一时钟信号CK1信号的高电平脉冲来临时,第二级传信号ST(N)输出高电平,第三控制信号XST(N)输出低电平,输出的栅极驱动信号Gate(N)为高电平;此时,传输门TG打开,第四晶体管T4导通,扫描电平信号Q(N)和第二级传信号ST(N)维持稳定相等的高电平。当第一时钟信号CK1重新变成低电平时,第二级传信号ST(N)输出低电平,同时扫描电平信号Q(N)由于电容C的自举效应,跟随着第二级传信号ST(N)变成低电平。此时,第二晶体管T2关断,第五晶体管T5导通,第二级传信号ST(N)维持稳定的低电平,同时第三控制信号XST(N)维持稳定的高电平,输出的栅极驱动信号Gate(N)维持稳定的低电平。从图3中的时序图中可以看出,第二级传信号ST(N)与第一级传信号ST(N-1)相差1/2个时钟周期。
本发明实施例的栅极驱动单元中,第一时钟信号CK1是连接第一晶体管T5的源级,使得在进行面板的驱动过程中,第一时钟信号CK1走线上几乎不存在来自于晶体管驱动的负载,大大减小了第一时钟信号CK1线上的负载,能够很好的降低栅极驱动单元电路的功耗。
在本发明实施例中,第二级传信号ST(N)用于驱动下一级的栅极驱动单元。具体地,当前级的栅极驱动单元根据第一级传信号和第一时钟信号输出第二级传信号和当前奇数条扫描线的栅极驱动信号;则下一级的栅极驱动单元根据第二级传信号和第二时钟信号输出下一奇数条扫描线的栅极驱动信号;当前级的栅极驱动单元根据第一级传信号和第一时钟信号输出第二级传信号和当前偶数条扫描线的栅极驱动信号;则下一级的栅极驱动单元根据第二级传信号和第二时钟信号输出下一偶数条扫描线的栅极驱动信号。
图4为本发明实施例的第一级的栅极驱动单元的结构示意图。如图4所示,第一MOS管T1的栅极输入第一级传信号L-ST0,传输门TG的输入端输入第二级传信号L-ST1的反相信号L-XST1,传输门TG的第一控制端输入第一级传信号L-ST0,第二控制端输入第二控制信号L-XST0,第五晶体管的源极输入第一时钟信号CK1。该栅极驱动单元输出栅极驱动信号Gate1,用于驱动第一条扫描线。
图5为图4中第一级的栅极驱动单元的下一级栅极驱动单元,即为第三级的栅极驱动单元。在该第三级的栅极驱动单元中,第一MOS管T1的栅极输入第一级传信号L-ST1,传输门TG的输入端输入第二级传信号L-ST2的反相信号L-XST2,传输门TG的第一控制端输入第一级传信号L-ST1,第二控制端输入第二控制信号L-XST1,第五晶体管的源极输入第一时钟信号CK2。该栅极驱动单元输出栅极驱动信号Gate3,用于驱动第三条扫描线。
图6为本发明实施例的第二级的栅极驱动单元的结构示意图。如图6所示,第一MOS管T1的栅极输入第一级传信号R-ST0,传输门TG的输入端输入第二级传信号R-ST1的反相信号R-XST1,传输门TG的第一控制端输入第一级传信号R-ST0,第二控制端输入第二控制信号R-XST0,第五晶体管的源极输入第一时钟信号CK2。该栅极驱动单元输出栅极驱动信号Gate2,用于驱动第二条扫描线。
图7为图6中第二级的栅极驱动单元的下一级栅极驱动单元,即为第四级的栅极驱动单元。在该第四级的栅极驱动单元中,第一MOS管T1的栅极输入第一级传信号R-ST1,传输门TG的输入端输入第二级传信号R-ST2的反相信号R-XST2,传输门TG的第一控制端输入第一级传信号R-ST1,第二控制端输入第二控制信号R-XST1,第五晶体管的源极输入第一时钟信号CK4。该栅极驱动单元输出栅极驱动信号Gate4,用于驱动第四条扫描线。
图8是本发明实施例的栅极驱动电路的结构示意图。如图8所示,栅极驱动电路包括相互独立的第一栅极驱动电路10和第二栅极驱动电路20。第一栅极驱动电路10和第二栅极驱动电路20分别包括级联的多个栅极驱动单元,每个栅极驱动单元用于驱动一条扫描线。
具体地,第一栅极驱动电路10可以为以图4和图5中的栅极驱动单元级分别作为初始级和下一级,并以此为周期级联而成的栅极驱动电路。第二栅极驱动电路20可以为以图6和图7中的栅极驱动单元级分别作为初始级和下一级,并以此为周期级联而成的栅极驱动电路。其中,第一栅极驱动电路10用于驱动奇数条扫描线,第二栅极驱动电路20用于驱动偶数条扫描线。第一时钟信号CK1与第二时钟信号CK2相差1/2个时钟周期。第三时钟信号CK3与第四时钟信号CK4相差1/2个时钟周期。第三时钟信号CK3可以是由第一时钟信号CK1向后平移一个时钟周期得到。
图9是本发明实施例的栅极驱动电路的仿真时序图,图10是本发明实施例的栅极驱动电路的模拟时序图。从图9和图10中可以看出,第一时钟信号CK1与第二时钟信号CK2相差1/2个时钟周期。栅极驱动信号Gate1、Gate2、Gate3、Gate4依次相差1/2个时钟周期。
综上所述,本发明的栅极驱动电路包括相互独立的第一栅极驱动电路和第二栅极驱动电路,第一栅极驱动电路和第二栅极驱动电路分别包括级联的多个栅极驱动单元,每个栅极驱动单元用于驱动一条扫描线,包括:级传单元,用于根据第一级传信号生成扫描电平信号;锁存器单元,与级传单元连接,扫描电平信号控制锁在器单元的锁存与导通,进而根据时钟信号输出第二级传信号;缓冲单元,与锁存器单元连接,用于对第二级传信号进行缓冲输出用于驱动扫描线的栅极驱动信号,使得时钟信号走线上几乎不存在来自于晶体管驱动的负载,大大减小了时钟信号线上的负载,能够降低GOA电路的功耗。
以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种栅极驱动电路,其特征在于,所述栅极驱动电路包括相互独立的第一栅极驱动电路和第二栅极驱动电路,所述第一栅极驱动电路和所述第二栅极驱动电路分别包括级联的多个栅极驱动单元,每个所述栅极驱动单元用于驱动一条扫描线,包括:
级传单元,用于根据第一级传信号生成扫描电平信号;
锁存器单元,与所述级传单元连接,所述扫描电平信号控制所述锁在器单元的锁存与导通,进而根据时钟信号输出第二级传信号;
缓冲单元,与所述锁存器单元连接,用于对所述第二级传信号进行缓冲输出用于驱动所述扫描线的栅极驱动信号。
2.根据权利要求1所述的栅极驱动电路,其特征在于,所述级传单元包括:传输门、第一MOS管、第二MOS管、第三MOS管以及第四MOS管;所述第一MOS管的栅极和源极输入所述第一级传信号,漏极输出所述扫描电平信号;所述传输门的第一控制端输入第一控制信号,第二控制端输入第二控制信号,所述传输门的输出端与所述第二MOS管的漏极、所述第三MOS管的栅极以及所述第四MOS管的栅极连接,所述第二MOS管的栅极接所述第二控制信号,源极接第一参考电平;所述第三MOS管的源极与所述第一MOS管的漏极连接,所述第三MOS管的漏极与所述第四MOS管的源极连接,所述第四MOS管的漏极接第二参考电平。
3.根据权利要求2所述的栅极驱动电路,其特征在于,所述第一控制信号为所述第一级传信号,所述第二控制信号与所述第一控制信号相反。
4.根据权利要求2所述的栅极驱动电路,其特征在于,所述缓冲单元包括级联的多个反相器。
5.根据权利要求4所述的栅极驱动电路,其特征在于,所述缓冲单元包括级联的第一反相器和第二反相器;所述第一反相器输入端接所述第二级传信号,输出端输出与所述第二级传信号相位相反的信号,作所述传输门的输入端的输入信号,所述第二反相器输出所述栅极驱动信号。
6.根据权利要求1所述的栅极驱动电路,其特征在于,所述锁存器单元包括第五MOS管和电容;所述第五MOS管的栅极与所述级传单元的输出端连接,漏极与所述缓冲单元连接,源极输入所述第一时钟信号,所述电容连接在所述第五MOS管的栅极与漏极之间。
7.根据权利要求1所述的栅极驱动电路,其特征在于,所述第二级传信号用于驱动下一级的所述栅极驱动单元。
8.根据权利要求1所述的栅极驱动电路,其特征在于,所述第一栅极驱动电路用于驱动奇数条扫描线,第二栅极驱动电路用于驱动偶数条扫描线。
9.根据权利要求8所述的栅极驱动电路,其特征在于,
当前级的所述栅极驱动单元根据所述第一级传信号和所述第一时钟信号输出所述第二级传信号和当前奇数条扫描线的栅极驱动信号;则下一级的所述栅极驱动单元根据所述第二级传信号和第二时钟信号输出下一奇数条扫描线的栅极驱动信号;
当前级的所述栅极驱动单元根据所述第一级传信号和所述第一时钟信号输出所述第二级传信号和当前偶数条扫描线的栅极驱动信号;则下一级的所述栅极驱动单元根据所述第二级传信号和第二时钟信号输出下一偶数条扫描线的栅极驱动信号。
10.根据权利要求9所述的栅极驱动电路,其特征在于,所述第一时钟信号与所述第二时钟信号相差1/2个时钟周期。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610710751.1A CN106098015B (zh) | 2016-08-23 | 2016-08-23 | 栅极驱动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610710751.1A CN106098015B (zh) | 2016-08-23 | 2016-08-23 | 栅极驱动电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106098015A true CN106098015A (zh) | 2016-11-09 |
CN106098015B CN106098015B (zh) | 2018-11-23 |
Family
ID=57226434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610710751.1A Active CN106098015B (zh) | 2016-08-23 | 2016-08-23 | 栅极驱动电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106098015B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106782358A (zh) * | 2016-11-29 | 2017-05-31 | 武汉华星光电技术有限公司 | 一种goa驱动电路 |
CN107134246A (zh) * | 2017-05-18 | 2017-09-05 | 华南理工大学 | 一种栅极驱动单元及行栅极扫描驱动器及其驱动方法 |
WO2018094817A1 (zh) * | 2016-11-28 | 2018-05-31 | 武汉华星光电技术有限公司 | 一种goa驱动电路 |
CN114495833A (zh) * | 2022-03-21 | 2022-05-13 | 上海中航光电子有限公司 | 驱动电路及其驱动方法、显示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030063079A1 (en) * | 2001-10-02 | 2003-04-03 | Shinichi Abe | Flip-flop circuit, shift register and scan driving circuit for display device |
CN104392686A (zh) * | 2014-10-21 | 2015-03-04 | 厦门天马微电子有限公司 | 移位寄存单元及驱动电路及显示装置 |
CN105118463A (zh) * | 2015-09-22 | 2015-12-02 | 深圳市华星光电技术有限公司 | 一种goa电路及液晶显示器 |
CN105161061A (zh) * | 2015-08-18 | 2015-12-16 | 深圳市华星光电技术有限公司 | 驱动电路以及移位寄存电路 |
CN105355179A (zh) * | 2015-12-03 | 2016-02-24 | 武汉华星光电技术有限公司 | 一种扫描驱动电路及其显示装置 |
CN105702223A (zh) * | 2016-04-21 | 2016-06-22 | 武汉华星光电技术有限公司 | 减小时钟信号负载的cmos goa电路 |
-
2016
- 2016-08-23 CN CN201610710751.1A patent/CN106098015B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030063079A1 (en) * | 2001-10-02 | 2003-04-03 | Shinichi Abe | Flip-flop circuit, shift register and scan driving circuit for display device |
CN104392686A (zh) * | 2014-10-21 | 2015-03-04 | 厦门天马微电子有限公司 | 移位寄存单元及驱动电路及显示装置 |
CN105161061A (zh) * | 2015-08-18 | 2015-12-16 | 深圳市华星光电技术有限公司 | 驱动电路以及移位寄存电路 |
CN105118463A (zh) * | 2015-09-22 | 2015-12-02 | 深圳市华星光电技术有限公司 | 一种goa电路及液晶显示器 |
CN105355179A (zh) * | 2015-12-03 | 2016-02-24 | 武汉华星光电技术有限公司 | 一种扫描驱动电路及其显示装置 |
CN105702223A (zh) * | 2016-04-21 | 2016-06-22 | 武汉华星光电技术有限公司 | 减小时钟信号负载的cmos goa电路 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018094817A1 (zh) * | 2016-11-28 | 2018-05-31 | 武汉华星光电技术有限公司 | 一种goa驱动电路 |
US10373578B2 (en) | 2016-11-28 | 2019-08-06 | Wuhan China Star Optoelectronics Technology Co., Ltd. | GOA driving circuit |
CN106782358A (zh) * | 2016-11-29 | 2017-05-31 | 武汉华星光电技术有限公司 | 一种goa驱动电路 |
CN106782358B (zh) * | 2016-11-29 | 2020-01-17 | 武汉华星光电技术有限公司 | 一种goa驱动电路 |
CN107134246A (zh) * | 2017-05-18 | 2017-09-05 | 华南理工大学 | 一种栅极驱动单元及行栅极扫描驱动器及其驱动方法 |
CN107134246B (zh) * | 2017-05-18 | 2023-09-26 | 华南理工大学 | 一种栅极驱动单元及行栅极扫描驱动器及其驱动方法 |
CN114495833A (zh) * | 2022-03-21 | 2022-05-13 | 上海中航光电子有限公司 | 驱动电路及其驱动方法、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN106098015B (zh) | 2018-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104318909B (zh) | 移位寄存器单元、栅极驱动电路及其驱动方法、显示面板 | |
CN104318888B (zh) | 阵列基板栅极驱动单元、方法、电路和显示装置 | |
CN104537992B (zh) | 用于液晶显示装置的goa电路 | |
CN105632561B (zh) | 移位寄存器及其驱动方法、栅极驱动电路以及显示装置 | |
CN106128379B (zh) | Goa电路 | |
CN105810165B (zh) | 一种cmos goa电路结构及液晶显示面板 | |
CN105047174B (zh) | 移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置 | |
CN104517577B (zh) | 液晶显示装置及其栅极驱动器 | |
CN205595037U (zh) | 移位寄存器、栅极驱动电路和显示装置 | |
CN106023936B (zh) | 扫描驱动电路及具有该电路的平面显示装置 | |
CN105355179A (zh) | 一种扫描驱动电路及其显示装置 | |
CN105469760A (zh) | 基于ltps半导体薄膜晶体管的goa电路 | |
CN106098003A (zh) | Goa电路 | |
CN105575349B (zh) | Goa电路及液晶显示装置 | |
CN103503057A (zh) | 扫描信号线驱动电路、具备它的显示装置和扫描信号线的驱动方法 | |
CN105741744A (zh) | 一种移位寄存器单元、栅极驱动电路及显示装置 | |
CN107221298B (zh) | 一种goa电路及液晶显示器 | |
CN107221299B (zh) | 一种goa电路及液晶显示器 | |
CN105185338A (zh) | Cmos goa电路 | |
CN105047155B (zh) | 液晶显示装置及其goa扫描电路 | |
CN106128348A (zh) | 扫描驱动电路 | |
CN106782374A (zh) | Goa电路 | |
CN106098015A (zh) | 栅极驱动电路 | |
CN106504721A (zh) | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 | |
CN108320708A (zh) | 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |