CN106095706B - 具有主设备和从设备的pll*** - Google Patents

具有主设备和从设备的pll*** Download PDF

Info

Publication number
CN106095706B
CN106095706B CN201610377102.4A CN201610377102A CN106095706B CN 106095706 B CN106095706 B CN 106095706B CN 201610377102 A CN201610377102 A CN 201610377102A CN 106095706 B CN106095706 B CN 106095706B
Authority
CN
China
Prior art keywords
main
equipment
phase
pll device
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610377102.4A
Other languages
English (en)
Other versions
CN106095706A (zh
Inventor
K·米特里科
S·米利耶维奇
王文宝
G·鲁萨内纽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Corp
Original Assignee
Microsemi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsemi Corp filed Critical Microsemi Corp
Publication of CN106095706A publication Critical patent/CN106095706A/zh
Application granted granted Critical
Publication of CN106095706B publication Critical patent/CN106095706B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种主锁相环设备可与包括从数控振荡器(sDCO)的一个或多个从设备相关联地操作，一个或多个数字PLL(DPLL)通道包括主数控振荡器(mDCO)。主同步定时器产生主定时脉冲，以从mDCO读取相位和频率信息。外设接口将读取的频率和相位信息发送到一个或多个从设备。同步接口发送主定时脉冲以同步sDCO中的副本同步定时器，所述副本同步定时器产生从定时脉冲，以供在更新在从设备处接收到的相位和频率信息时使用。

Description

具有主设备和从设备的PLL***
技术领域
本发明涉及精确定时的领域，并且尤其涉及在包括主PLL设备和一个或多个从设备的数字锁相环(PLL)***中的准确相位和频率控制。
背景技术
全球市场上对更高集成度的需求激发了对主要是PLL的高计数多通道同步设备的需要。不同应用需要不同数量的通道。使用具有多于所需数量的通道的设备通常是这种情况，其具有明显的成本劣势。在一个主设备和多个从设备上分配功能是一个选择，但它不能广泛使用，因为缺乏良好的同步，同步需要从每一个从设备到主设备的大量反馈连接时钟。
一个现有技术解决方案使用高集成度多通道PLL设备，其可以管理通常超过10数量的通道的最高需求，以覆盖不需要这么多通道的应用。对于高硅和板面积的要求使得这个解决方案越来越缺少吸引力。另一现有技术解决方案利用具有少量PLL通道的设备以覆盖全部所需应用。这个解决方案的缺点是在各所用PLL设备中的适当同步和输出时钟对准的技术困难，以及每一设备中复杂数字PLL功能的开销，其常常等同于较高的价格。
另一个解决方案构建具有全部所需可能的通道计数的多通道PLL设备的整个组合。这个解决方案的成本劣势是显而易见的。又一解决方案使用将区域密集和性能关键功能分散到从设备的主从概念。这个现有解决方案的问题是缺乏良好的同步方法，其假定使用类似于数控振荡器(NCO)的外部反馈概念，其中，频率和相位误差由自从设备到主设备的反馈时钟校正。结果，该设计过于复杂，使用主设备和从设备上管脚形式的过多资源以及其他从资源，例如输出分频器。
还尝试了使用主设备对从设备的直接控制的主从概念，但这涉及严格的时序收敛要求，而该严格的时序收敛要求对于在多芯片或者甚至多管芯环境中实施是不切实际的或不可能的。
发明内容
本发明的实施例使得有可能产生使用一个主设备来准确控制多个从设备的频率和相位的灵活的多通道PLL，尤其是多通道数字锁相环(DPLL)。本发明的各实施例通过向现有技术主从概念提供新颖的同步方法而解决了多通道PLL设备的粒度问题。这允许支持基于“按需构建块”概念的灵活的架构，其中，复杂的功能通常以驻留在一个设备上的数字逻辑中实施，而频率合成引擎可位于在相同或不同封装结构中的多个从设备上，从而允许由主设备对从设备的精确和适当的控制，无需使用外部反馈。
根据本发明，提供了一种主锁相环(PLL)设备，该主锁相环(PLL)设备可与包括从数控振荡器(sDCO)的一个或多个从设备相关联地操作，该主锁相环(PLL)设备包括：至少一个数字PLL(DPLL)通道，每一个数字PLL通道都包括主数控振荡器(mDCO)，该主数控振荡器(mDCO)比所述从数控振荡器具有更高的分辨率；主同步定时器，用于产生主定时脉冲，以允许从所述mDCO读取相位和频率信息；外设接口，用于将所述读取的频率和相位信息发送到所述一个或多个从设备；及主同步接口，用于发送所述主定时脉冲以同步所述sDCO中的副本同步定时器，所述副本同步定时器产生从定时脉冲，以供在更新在所述从设备接收的所述相位和频率信息时使用。
优选地，主PLL设备是多通道设备，每一个通道都包括含mDCO的锁相环。
在取决于应用产生可变数量的PLL通道时引起的同步挑战通过将频率合成功能中的核心数字锁相环DPLL功能分隔在各分开的设备中来解决。在大多数情况下，取决于所需PLL性能，频率合成功能的实施是模拟密集的，并且需要大管芯区域，同时DPLL功能通常可在可随着硅技术缩放的数字逻辑中实现。主要难题在于在实施DPLL功能的设备与负责频率合成的设备之间具有适当的通信。
在不同应用中用于相似的功能分配的主从概念允许用最小的开销或不用开销来极为灵活地产生任意数量的PLL通道。在PLL环境中，能够接受所需数量的参考时钟的一个主设备可以控制多个从设备。取决于对通道粒度的应用要求，从设备可以在单一晶片或封装结构中具有一个、两个或多个通道。通过确保从设备对于来自主设备的选定参考的变化的适当的相位和频率响应来适当控制全部从设备的能力成为使用这种***的能力的关键，良好的同步机制最关键。
本发明的各实施例使用多通道PLL***内的主设备与从设备之间的适当同步的方法，主设备包含参考采样数字化模块和诸DPLL模块，诸DPLL模块也就是相位/频率检测器、环路滤波器和数控振荡器(DCO)，从设备主要包含模拟加强的频率合成模块。主设备对从设备的频率和相位的控制使用串行接口完成，以使得在主设备与从设备之间的互连线数量最少。
本发明的实施例允许在来自多个从设备的全部输出时钟中的良好对准，以及在选定输入参考时钟与任何从输出时钟之间的对准，而无需从从设备到主设备的任何物理反馈信号。为了实现所需对准，除了从设备的频率和相位控制所需的从主设备到从设备的串行接口连接以外，主设备将***时钟和周期性同步信号Sync发送到每一个从设备。允许使用主从概念的同步机制是本发明的特点。本发明的一个方面是一种同步方法，该方法通过使用用于确定频率和相位更新的平均时间的主设备同步脉冲以及每一从设备中的确定将相位和频率应用于特定从设备的准确时间的同步脉冲来实现。
当需要对电压和温度变化的极为准确的对准时，可以将来自每一个从设备的额外反馈信号传递到主设备，从而允许在全部从设备输出时钟中和在选定参考时钟与任何从设备输出时钟之间的非常准确的对准。
同步方法可被应用于基于主从的多通道PLL，而不管该基于主从的多通道PLL包含在一个封装结构中，还是是使用针对主设备的一个封装结构和针对从设备的单个或多个封装结构来实现的。
根据本发明的另一个方面，提供了一种控制一个或多个从设备的方法，该从设备包括通过主锁相环设备中的数控振荡器的输出控制的数控振荡器(DCO)，该方法包括：通过主同步定时器产生主设备中的定时脉冲；使所述副本同步定时器与从所述主设备接收的主定时脉冲同步；从所述数控振荡器的所述输出读取相位和频率信息；通过外设接口将所述相位和频率信息传送到所述一个或多个从设备；及基于由所述副本同步定时器产生的定时脉冲更新所述一个或多个从设备处的所述相位和频率信息。
附图说明
现在将通过参考附图仅示例性地详细说明本发明，在附图中：
图1是多通道主设备的框图；
图2是示出一系列从设备的框图；
图3是要求到主设备的反馈以供维持准确的对准的多通道多PLL从设备的框图；及
图4是从同步定时器的框图。
具体实施方式
如图1和2所示的，一种使用根据本发明的实施例的同步方法的多通道PLL，该多通道PLL包括主设备1和多个从设备18、19、20。主设备1的任务是接受多个参考时钟，并允许每一通道PLL跟踪任意参考时钟clk 0……clk R-1。
每一个参考时钟都首先由相应的参考时钟采样模块2、3、4采样(数字化)。基于指定的参考时钟故障准则监控参考时钟的质量，指定的参考时钟故障准则是与应用相关的，以及使用参考时钟选择模块5为N个PLL通道6、7、8中每一个选择适当的参考。
每一个PLL都由相位频率检测器10、环路滤波器11和主数控振荡器(mDCO)12组成。将与选定参考相关的相位信息与相位频率检测器10中的***时钟进行比较，得到相位误差，在将该相位误差在被用作DCO 12的频率和相位控制字之前，使其通过低通环路滤波器11。
***时钟由***时钟发生器模块15产生，***时钟由***时钟发生器模块15由来自外部晶体振荡器16的稳定时钟反馈。
主设备中的mDCO 12相比于从设备中的相应sDCO 23具有明显更高的分辨率。例如，mDCO可以具有96比特宽分辨率，而sDCO的分辨率可以仅为40比特宽。将主DCO 12相位和频率信息周期性地提供给主串行外设接口(MSPI)13以被用来更新目标从设备sDCO 23。为了适应从设备18、19、20的适当更新而无需会使得整个概念变得不可用的从多个从设备18、19、20到主设备1的大量反馈时钟，需要主设备和从设备之间的足够同步。
为了提供主设备与从设备之间的同步，主设备中的主同步定时器14产生周期性脉冲，其用于读取从DCO所需的mDCO 12相位和频率信息。为了避免需要将同步定时器14脉冲在一个***时钟周期中传送到从设备18、19、20，每一从设备都具有其自己的从同步定时器22，它是主同步定时器14的副本。由于主设备向全部从设备提供***时钟，主设备上的主同步定时器14和每一从设备上的从同步定时器22将使用相同的***时钟频率运行，因此在设备初始化期间仅需要执行同步。基于来自从同步定时器22的脉冲更新从DCO 23的相位和频率。
通道N-1 PLL 8的主要目的是当需要例如在+/-0.5ns量级的非常严格对准时充当反馈校准PLL。在此情况下，对输出时钟位置的调整必须是连续的以补偿任何温度和电压变化。当无需这样的严格对准时(例如为+/-2ns量级)，通道N-1 PLL 8可以用作常规PLL。
通过主设备与从设备之间的正确同步，确保从设备18、19、20的全部输出时钟在它们自身中以及与选定参考时钟都具有所需对准。
每一个从设备中的从串行外设接口SSPI控制模块21都从MSPI控制模块13接收数据，从而产生所需格式的用于更新从DCO 23的相位和频率的数据，以及用于频率同步模块24和时钟分频器25的静态控制。
当需要反馈校准时，选择参考源中的一个以从全部从设备接受反馈时钟，进而允许对任何从输出时钟相位的准确控制。在一个示例性实施例中，将反馈时钟施加到参考时钟采样模块4的输入，但也可以选择其他采样模块。跟踪反馈时钟变化的PLL通道8被用来通过延迟控制模块9更新每一个PLL 6、7、8的mDCO 12。
必须更新mDCO，因为从设备跟随其对应的主时钟。尽管一个PLL并因此一个主DCO可以控制多个或全部从设备，但每一从设备都有在主设备中具有其自己的相应PLL的选择。PLL 6……8的任务是(通过所希望的环路带宽和许多其他参数)跟随参考相位及控制全部输出的定时，包括从设备的定时。全部调整都必须通过主PLL因此因此通过作为主PLL的部件的主DCO作出，以便被传递到其从设备，这些调整包括基于反馈时钟计算的用以实现非常准确的对准的调整。
即使在此情况下使用外部反馈，所用资源与现有技术相比都明显更少，在现有技术中，每一反馈时钟都需要单独的管脚和处理PLL，包括主设备上的参考时钟采样模块。
现参考图3，需要多路复用器26来选择来自每一个从设备18、19、20的时钟，这需要随电压和温度变化保持输出时钟的非常准确的对准。多路复用器26由来自主设备中的主GPIO控制模块17的通用输入/输出(GPIO)信号控制，以周期性地选择要监控的每一从设备18、19、20输出时钟以实现适当的输出时钟对准。在此模式中，除了通过主DCO 12执行对每一从DCO 23的精细调整以外，还可以单独地粗略调整每一从输出时钟分频器25，以实现准确的时钟对准。通道N-1或反馈校准PLL 8用作反馈校准PLL，反馈校准PLL通过延迟控制模块9通过更新从DCO 23和从时钟分频器25来控制输出时钟相位。
利用主从概念的多通道PLL中的关键因素之一是在主设备与从设备之间的适当的通信。理论上，执行主从通信的最容易的方式之一是确保主设备对从设备的直接定时控制，这需要从主到从的严格定时控制。这个方法的缺点是需要在主设备和从设备之间的***时钟对准。
为了使得时序收敛要求容易，在优选实施例中实施了不同的同步方案。对于需要随电压和温度变化跟踪输出时钟之间非常准确的对准的情况，该同步方法也利用每一从设备与主设备之间存在物理校准反馈线。该同步方案需要主同步定时器14与从同步定时器22之间的适当的同步。
图4中显示了从同步定时器22的框图。主设备1产生采样脉冲，该采样脉冲被发送到每一从设备18、19、20。每一从同步定时器22都具有用以将脉冲的上升沿定义为对准点的边沿检测器27。
每一从同步定时器22都具有其自身的计数器28，只要主同步定时器14计数值被改变，就由主设备1重新编程该计数器28。为了确保适当的同步，在改变从设备18、19、20中的同步定时器22之前先改变主同步定时器14是重要的。
在通电时，或在主同步定时器14或从同步定时器22初始计数值改变后，执行从同步定时器22的同步。输出时钟在同步期间被禁用以避免相位跳变。
在检测到来自主设备1的同步脉冲的时刻，从同步定时器22的计数器28被先前写入的指定值或通电时的缺省值盖写。这个盖写将仅发生一次或几次(可在初始化期间编程)，并且随后从同步定时器22的计数器28将继续独立计数，而无需产生本地采样脉冲所需的重新同步。来自主设备1的同步脉冲不需要满足相对于本地从***时钟的任伺特定定时。该脉冲被假设为足够宽，使得利用***时钟的边沿检测可总是被正确地执行。
无法保证主同步定时器14和从同步定时器22的值相同，因为同步脉冲不需要与从***时钟相关。因此，采用输出脉冲控制的其他机制，该机制假定相位偏移，而不是绝对相位更新。在主同步脉冲与从同步脉冲(两个不同设备中的IO延迟、时钟树)中间存在不确定性。
通过由偏移控制机制基于主设备DCO 12内部的虚拟定时参考向从DCO 23和时钟分频器25提供复位和相位调整来执行粗略对准，即输入到输出和输出到输出对准。主设备可数学地预测每一从输出时钟必须在何处，因为从DCO保持与主DCO同步。
本发明的各实施例提供了一种灵活的多通道PLL，该多通道PLL包括使用新颖的同步机制控制多个从设备的频率和相位的一个主设备，该同步机制允许对从设备的精确相位和频率控制，而无需使用外部反馈和附加的资源，而原本需要此外部反馈和附加的资源来进行外部反馈控制。时分多路复用可以是所用的用于通过周期性地致力于要更新的每一从设备的时隙来顺序地更新各从设备的相位和频率的概念。
简单的串行接口允许从主设备到从设备更新相位和频率信息。可以对准来自全部从设备的输出时钟中的相位，而无需使用从从设备到主设备的反馈时钟。
由源自主设备1的主同步信号与每一从设备18、19、20内部的本地采样脉冲之间的延迟变化引起的输出时钟与输入参考对准中的不确定性可通过以下来最小化：在本地采样脉冲情况下读取每一从时钟分频器25的当前状态，并将计数器状态通过从串行外设接口控制21传递到主串行外设接口控制模块。主设备1可以使用这个信息通过控制从DCO 23或时钟分频器25来校正输出时钟的相位。
本领域技术人员应意识到，本文的任何框图都表示体现本发明的原理的例示性电路的概念图。例如，可通过使用专用硬件以及能够相关于适当的软件执行软件的硬件来提供处理器。在由处理器提供时，这些功能可以由单个专用处理器、单个共享处理器或其中的一些可以是共享的多个个体处理器提供。此外，对术语“处理器”的显式使用不应被解释为排他性地指代能够执行软件的硬件，而可以隐含地非限制性地包括数字信号处理器DSP硬件、网络处理器、专用集成电路ASIC、现场可编程门阵列PFGA、用于存储软件的只读存储器ROM、随机存取存储器RAM和非易失性储存。也可以包括传统的和/或定制的其他硬件。本文所示的功能块或模块实际上可以在硬件或适合的处理器上运行的软件中实施。

Claims (20)

1.一种主锁相环设备，所述主锁相环设备能与包括从数控振荡器的一个或多个从设备相关联地操作，所述主锁相环设备包括：
至少一个数字锁相环通道，每一数字锁相环通道都包括主数控振荡器，所述主数控振荡器比所述从数控振荡器具有更高的分辨率；
主同步定时器，所述主同步定时器用于产生主定时脉冲，以准许从所述主数控振荡器读取相位和频率信息；
外设接口，所述外设接口用于将所述读取的频率和相位信息发送到所述一个或多个从设备；以及
主同步接口，所述主同步接口用于发送所述主定时脉冲以同步所述从数控振荡器中的副本同步定时器，所述副本同步定时器产生从定时脉冲，以供在更新在所述从设备处接收的所述相位和频率信息时使用。
2.如权利要求1所述的主锁相环设备，其特征在于，所述外设接口是串行接口。
3.如权利要求1或2所述的主锁相环设备，其特征在于，进一步包括多路复用器，所述多路复用器用于选择多个参考时钟中的一个，以供输入到所述锁相环通道。
4.如权利要求1所述的主锁相环设备，其特征在于，包括多个所述数字锁相环通道。
5.如权利要求4所述的主锁相环设备，其特征在于，所述数字锁相环通道中被指定为反馈校准通道的一个数字锁相环通道对来自所述从设备中的选定的从设备的反馈信号作出响应以实现对包括在所述选定的从设备中的从数控振荡器的精细调整。
6.如权利要求5所述的主锁相环设备，其特征在于，进一步包括延迟控制模块，所述延迟控制模块对所述反馈信号作出响应以更新所述主锁相环设备中的其他数字锁相环通道的主数控振荡器。
7.如权利要求6所述的主锁相环设备，其特征在于，进一步包括多路复用器，所述多路复用器对供输入到所述反馈校准通道的用于选择所述一个从设备的选择信号作出响应。
8.如权利要求7所述的主锁相环设备，其特征在于，所述多路复用器被配置为以时分复用方式依次选择所述从设备。
9.如权利要求7所述的主锁相环设备，其特征在于，进一步包括通用输入/输出(GPIO)控制器，所述通用输入/输出(GPIO)控制器可操作以将所述选择信号发送到所述多路复用器。
10.如权利要求1所述的主锁相环设备，其特征在于，所述主同步定时器产生所述主定时脉冲，所述主定时脉冲具有对于保证一个或多个所述从设备的正确采样而言足够宽的宽度。
11.一种从设备，所述从设备能与主锁相环设备相关联地操作，且在所述主锁相环设备中产生的***时钟上运行，包括：
从数控振荡器，所述从数控振荡器受从所述主锁相环设备获得的相位和频率信息控制；以及
副本同步定时器，所述副本同步定时器用于产生副本定时脉冲以准许读取从所述主锁相环设备接收的相位和频率信息，所述副本同步定时器对从所述主锁相环设备接收的定时脉冲作出响应以使得所述副本同步定时器与所述主锁相环设备中的主同步定时器同步。
12.如权利要求11所述的从设备，其特征在于，进一步包括外设接口，所述外设接口用于从所述主锁相环设备接收所述相位和频率信息。
13.如权利要求11所述的从设备，其特征在于，进一步包括边沿检测器，所述边沿检测器用于检测从所述主锁相环设备接收的定时脉冲的边沿，以定义用于使得所述副本同步定时器与所述主同步定时器同步的对准点。
14.一种用于控制一个或多个从设备的方法，所述从设备包括通过主锁相环设备中的数控振荡器的输出控制的数控振荡器，所述方法包括：
由主同步定时器产生所述主锁相环设备中的定时脉冲；
使副本同步定时器与从所述主锁相环设备接收的主定时脉冲同步；
从所述数控振荡器的所述输出中读取相位和频率信息；
通过外设接口将所述相位和频率信息传送到所述一个或多个从设备；以及
基于由所述副本同步定时器产生的定时脉冲更新所述一个或多个从设备处的所述相位和频率信息。
15.如权利要求14所述的方法，其特征在于，所述同步在初始化之际或每当所述主同步定时器中的计数值被改变时发生。
16.如权利要求14所述的方法，其特征在于，所述主定时脉冲具有对于保证一个或多个所述从设备的正确采样而言足够宽的宽度。
17.如权利要求14至16中的任一项所述的方法，其特征在于，所述主锁相环包括多个锁相环通道，每一锁相环通道都包括主数控振荡器，并且所述通道之一被指定为反馈通道，所述方法进一步包括将反馈信号从选定的一个从设备发送到所述反馈通道，以形成精细对准值以供传送到所述选定的从设备。
18.如权利要求17所述的方法，其特征在于，进一步包括基于所述反馈信号更新所述主数控振荡器。
19.如权利要求17所述的方法，其特征在于，基于反馈信号依次选择所述从设备。
20.一种包括如权利要求1所述的主锁相环设备和如权利要求11所述的从设备的***。
CN201610377102.4A 2015-04-08 2016-04-07 具有主设备和从设备的pll*** Active CN106095706B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562144593P 2015-04-08 2015-04-08
US62/144,593 2015-04-08

Publications (2)

Publication Number Publication Date
CN106095706A CN106095706A (zh) 2016-11-09
CN106095706B true CN106095706B (zh) 2019-01-15

Family

ID=57111979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610377102.4A Active CN106095706B (zh) 2015-04-08 2016-04-07 具有主设备和从设备的pll***

Country Status (2)

Country Link
US (1) US10007639B2 (zh)
CN (1) CN106095706B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9584138B2 (en) * 2015-04-09 2017-02-28 Microsemi Semiconductor Ulc Phase locked loop with accurate alignment among output clocks
US10877919B2 (en) * 2017-07-21 2020-12-29 Integrated Device Technology, Inc. Method to synchronize integrated circuits fulfilling functional safety requirements
US11496234B2 (en) 2018-06-11 2022-11-08 Skyworks Solutions, Inc. Synchronizing update of time of day counters using time stamp exchange over a control plane
US11526193B2 (en) 2019-03-07 2022-12-13 Skyworks Solutions, Inc. Maintaining the correct time when counter values are transferred between clock domains
US10778201B1 (en) * 2019-05-03 2020-09-15 Rohde & Schwarz Gmbh & Co. Kg System and method of creating periodic pulse sequences with defined absolute phase
US11392165B2 (en) * 2019-07-31 2022-07-19 Texas Instruments Incorporated Synchronization of a clock generator divider setting and multiple independent component clock divider settings
US10992301B1 (en) 2020-01-09 2021-04-27 Microsemi Semiconductor Ulc Circuit and method for generating temperature-stable clocks using ordinary oscillators
US11088819B1 (en) 2020-03-31 2021-08-10 Silicon Laboratories Inc. Secondary phase compensation assist for PLL IO delay
US11088816B1 (en) 2020-03-31 2021-08-10 Silicon Laboratories Inc. Secondary phase compensation assist for PLL IO delay aligning sync signal to system clock signal
US11290250B2 (en) 2020-04-15 2022-03-29 Skyworks Solutions, Inc. Phase transport with frequency translation without a PLL
US11626968B2 (en) * 2020-07-16 2023-04-11 Socionext Inc. Communication systems, apparatuses and methods
CN112230093B (zh) * 2020-11-02 2023-05-16 上海星秒光电科技有限公司 一种并发模式同步测量***及其使用方法
US11502764B2 (en) * 2020-12-28 2022-11-15 Skyworks Solutions, Inc. FSYNC mismatch tracking
KR20220167849A (ko) * 2021-06-14 2022-12-22 삼성디스플레이 주식회사 송수신기 및 그 구동 방법
US11817864B2 (en) * 2021-06-28 2023-11-14 Stmicroelectronics S.R.L. Timing system including a master device and at least a slave device synchronized with each other and related synchronization method
US11502812B1 (en) 2021-07-14 2022-11-15 Skyworks Solutions, Inc. Data protocol over clock line
US12021960B2 (en) 2021-09-30 2024-06-25 Skyworks Solutions, Inc. Maintaining a virtual time of day
CN117240428A (zh) * 2023-11-15 2023-12-15 北京航天晨信科技有限责任公司 时钟同步方法、装置、电子设备及计算机可读存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1398455A (zh) * 2000-05-09 2003-02-19 印芬龙科技股份有限公司 数字锁相环
CN1716760A (zh) * 2004-06-14 2006-01-04 安捷伦科技有限公司 数控振荡器及操作方法
CN101414822A (zh) * 2007-10-16 2009-04-22 联发科技股份有限公司 全数字锁相环、环路频宽校准方法与环路增益校准方法
CN101771526A (zh) * 2008-12-31 2010-07-07 Ls产电株式会社 连接到网络的从设备的同步控制装置及其方法
CN102468845A (zh) * 2010-10-29 2012-05-23 鼎桥通信技术有限公司 一种消除数控振荡器的频率偏移的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4305045A (en) * 1979-11-14 1981-12-08 Bell Telephone Laboratories, Incorporated Phase locked loop clock synchronizing circuit with programmable controller
US5477177A (en) * 1995-01-11 1995-12-19 National Semiconductor Corporation Phase error processor circuit with a comparator input swapping technique
US7643595B2 (en) * 2004-09-13 2010-01-05 Nortel Networks Limited Method and apparatus for synchronizing clock timing between network elements
US8331898B2 (en) * 2007-10-03 2012-12-11 Texas Instruments Incorporated Power-saving receiver circuits, systems and processes
US8193866B2 (en) * 2007-10-16 2012-06-05 Mediatek Inc. All-digital phase-locked loop
US7876792B2 (en) * 2008-10-31 2011-01-25 Alcatel Lucent Network element clocking accuracy and stability monitoring over a packet-switched network
EP2664103B8 (en) * 2011-01-12 2018-05-23 Assia Spe, Llc Systems and methods for jointly optimizing wan and lan network communications
TWI505642B (zh) * 2012-12-21 2015-10-21 Nat Univ Chung Cheng All - digital Spread Spectrum Clock Generation Circuit with Electromagnetic Interference Effect Decay and Its Control Method
KR102044479B1 (ko) * 2013-08-28 2019-11-13 삼성전자주식회사 디지털 제어 발진기 및 디지털 제어 발진기를 포함하는 전자 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1398455A (zh) * 2000-05-09 2003-02-19 印芬龙科技股份有限公司 数字锁相环
CN1716760A (zh) * 2004-06-14 2006-01-04 安捷伦科技有限公司 数控振荡器及操作方法
CN101414822A (zh) * 2007-10-16 2009-04-22 联发科技股份有限公司 全数字锁相环、环路频宽校准方法与环路增益校准方法
CN101771526A (zh) * 2008-12-31 2010-07-07 Ls产电株式会社 连接到网络的从设备的同步控制装置及其方法
CN102468845A (zh) * 2010-10-29 2012-05-23 鼎桥通信技术有限公司 一种消除数控振荡器的频率偏移的方法

Also Published As

Publication number Publication date
US10007639B2 (en) 2018-06-26
US20160299870A1 (en) 2016-10-13
CN106095706A (zh) 2016-11-09

Similar Documents

Publication Publication Date Title
CN106095706B (zh) 具有主设备和从设备的pll***
CN107918444B (zh) 基于反馈时钟信号的相位控制
RU2468521C1 (ru) Способ и устройство временной синхронизации
US6577174B2 (en) Phase lock loop system and method
US9035684B2 (en) Delay locked loop and method of generating clock
TWI642277B (zh) 分頻時鐘校準
US8321717B2 (en) Dynamic frequency adjustment for interoperability of differential clock recovery methods
US10686458B1 (en) Method and apparatus for improving frequency source frequency accuracy and frequency stability
US9660797B2 (en) Method and apparatus for implementing clock holdover
JP2002171247A (ja) 異機種混合コンピュータ・システムにおけるノード同期化の方法及び装置
Kinali et al. Fault-tolerant clock synchronization with high precision
CN100438361C (zh) 对同步数字体系设备主备时钟相位进行控制的方法
US9411361B2 (en) Frequency division clock alignment using pattern selection
US9007107B2 (en) Signal generating circuit and method thereof
CN1954492B (zh) 在存在抖动时钟源时使时钟发生器同步的方法和装置
CN102082658A (zh) 一种提高目的时钟频率稳定度的方法及装置
CN109787620A (zh) 一种基于数字分频器的校准频率的方法及装置
US11967965B2 (en) Generating divided signals from phase-locked loop (PLL) output when reference clock is unavailable
Muller et al. Hierarchical system synchronization and signaling for high-performance-low-latency interconnects
JP4553428B2 (ja) プログラム可能なずれ及び周波数を有するフェーズロックループ（ｐｌｌ）・クロック発生器
JP2009200872A (ja) 冗長構成システムにおける基準信号同期制御方法
CN111740799A (zh) 一种用于以太网分布式节点的平滑同步方法
JP2001044979A (ja) クロック分配回路
JPH03165133A (ja) 位相調整回路
JPH0846604A (ja) ネットワークシミュレーション装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant