CN106024774B - 包括感测引线的化合物半导体装置 - Google Patents

包括感测引线的化合物半导体装置 Download PDF

Info

Publication number
CN106024774B
CN106024774B CN201610191490.7A CN201610191490A CN106024774B CN 106024774 B CN106024774 B CN 106024774B CN 201610191490 A CN201610191490 A CN 201610191490A CN 106024774 B CN106024774 B CN 106024774B
Authority
CN
China
Prior art keywords
lead
semiconductor chip
semiconductor device
electrode
electrically coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610191490.7A
Other languages
English (en)
Other versions
CN106024774A (zh
Inventor
R·奥特伦巴
K·席斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to CN201910149868.0A priority Critical patent/CN110060990B/zh
Publication of CN106024774A publication Critical patent/CN106024774A/zh
Application granted granted Critical
Publication of CN106024774B publication Critical patent/CN106024774B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种装置，所述装置包括化合物半导体芯片，所述化合物半导体芯片包括控制电极、第一负载电极和第二负载电极；第一引线，所述第一引线电耦接至所述控制电极；第二引线，所述第二引线电耦接至所述第一负载电极；第三引线，所述第三引线电耦接至所述第一负载电极。所述第三引线配置成能够提供来自所述第一负载电极的感测信号，所述感测信号是基于所述化合物半导体芯片的物理参数，并且，所述控制电极配置成能够接收基于所述感测信号的控制信号。第四引线，所述第四引线电耦接至所述第二负载电极。

Description

包括感测引线的化合物半导体装置
技术领域
本发明大体涉及一种半导体装置。更具体地，本发明涉及一种包括化合物半导体材料和配置成能够提供感测信号的引线的装置。
背景技术
半导体装置可包括多个不同类型的电子部件。这些部件之间的控制会被不被期待的寄生效应、例如无意的诱导电压所干扰。此外，半导体装置和它们的部件的物理参数会在操作过程中改变。半导体装置不得不被一直改进。特别地，期待减少半导体装置操作过程中的不想要的效应。此外，尤为期待能够监测并控制半导体装置的物理参数。
附图说明
附图被包括以提供对各方面的进一步的理解并且并入本申请文件并构成本申请文件的一部分。所述附图图解了各方面并且结合说明书来解释各方面的原理。其它方面以及各方面的许多期望实现的优点通过参考下述详细说明而更好地理解从而被容易地意识到。附图的元件相对于彼此不一定按比例绘制。类似的附图标记指代对应的类似的部件。
图1示意性示出根据本发明的装置100的俯视图。
图2A示意性示出根据本发明的装置200的俯视图。
图2B示意性示出装置200的侧向剖视图。
图3示意性示出根据本发明的装置300的俯视图。
图4A示意性示出根据本发明的装置400的俯视图。
图4B示意性示出装置400的侧向剖视图。
图5A示意性示出根据本发明的装置500的俯视图。
图5B示意性示出装置500的侧向剖视图。
图6示意性示出根据本发明的包括装置600的***。
图7示出半桥电路700的示意图。
具体实施方式
下述详细说明参考了附图，这些附图以展示性方式示出可以实践本发明的具体方面。对此，方向术语如“顶”、“底”、“前”、“后”等参考被说明的附图的定向地使用。由于所说明的装置中的部件可以以多种不同的定向定位，因此方向术语只是用于展示的目的并且没有形成任何限定。其它方面可以被使用并且结构性或逻辑性改变可以被做出而没有脱离本发明的范围。因此，下述详细说明没有形成限定，并且本发明的范围仅仅由所附权利要求来限定。
此外，如本申请所应用的，术语“连接的”、“耦接的”、“电连接的”和/或“电耦接的”不一定意味着元件必须直接连接或耦接在一起。中介元件可以相应地设置在“连接的”、“耦接的”、“电连接的”、或“电耦接的”元件之间。
此外，对于例如材料层形成或定位在物体的一表面上所使用的词语“上”在此用来指的是该材料层定位(例如形成、设置等)在相关表面的“直接上方”、例如与相关表面直接接触。对于例如材料层形成或定位在一表面上所使用的词语“上”在此用来指的是该材料层定位(例如形成、设置等)在相关表面的“间接上方”且在所述相关表面与所述材料层之间布置有一个或一个以上附加的层。
此外，本文对于两个或两个部件的相对定向使用了词语“垂直”和“平行”。将被理解的是，这些术语不一定意味着具体的几何关系是以完美的几何意义来实现的。而是对此需要考虑所涉及部件的制造公差。例如，如果半导体封装结构的封装材料的两个表面为彼此垂直(或平行)的，那么这些表面之间的实际夹角可以以一偏离值相对于确切的90(或0)度的值偏离，该偏离值尤其取决于在执行用于制造由封装材料制成壳体的技术时通常会出现的公差。
用于制造装置的设备和方法在此被说明。关于所说明的装置所进行的描述也适用于对应的方法，反之亦然。例如，如果装置的一特定部件被说明，那么用于制造该装置的方法可包括以适当的方式提供该部件的动作，即使这样的动作没有被明确说明或在附图中被明确展示。此外，除非另有说明，否则本文所说明的各种示例性方面的特征可以彼此结合。
本文所说明的装置可包括一个或多个不同类型的和以不同技术制造的半导体芯片。通常而言，半导体芯片可包括集成电路、电光电路或机电电路、无源装置等。此外，集成电路通常可以设计成逻辑集成电路、模拟集成电路、混合信号集成电路、功率集成电路、记忆电路、集成的无源装置、微机电***等。
半导体芯片不需要由特定的半导体材料制造并且可包含并非半导体的无机材料和/或有机材料、例如绝缘材料、塑料、金属等。在一个示例中，半导体芯片可以由元素半导体材料制成或可包括元素半导体材料，所述元素半导体材料例如Si等。在另一示例中，半导体芯片可以由化合物半导体材料制成或者可包括化合物半导体材料，所述化合物半导体材料例如GaN、SiC、SiGe、GaAs等。特别地，本文所描述的装置可包括一个或多个基于化合物半导体材料的化合物半导体芯片。
半导体芯片可包括一个或多个功率半导体。通常而言，功率半导体芯片可以配置成二极管、功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)、JFET(Junction Gate Field EffectTransistor)、HEMT(High Electron Mobility Transistor)、超结器件、功率双极型晶体管等。特别地，功率半导体芯片可以基于如上列出的化合物半导体材料中的一种或多种。根据本发明的装置不局限于包括特定类型的功率半导体芯片。对于特定类型的功率半导体芯片所做出的说明同样适用于其它类型的功率半导体芯片。由此，例如，术语“功率MOSFET”、“功率HEMT”、“MOSFET”、“HEMT”在本文中同义地使用。
半导体芯片可以具有竖直结构，即半导体芯片可以制造成使电流可以基本上沿着垂直于半导体芯片的主面的方向流动。具有竖直结构的半导体芯片可以在它的两个主面上、即在它的顶侧和底侧上具有电极。特别地，功率半导体芯片可以具有竖直结构并且电极可以布置在所述两个主面的两者上。在一个示例中，功率MOSFET的源极和栅极可以布置在一个面上，而功率MOSFET的漏极可以布置在另一面上。对此，漏极和源极中的每个代表负载电极的一个示例，而栅极可以代表控制电极的一个示例。通常而言，负载电极可以尤其对应于甚至可以覆盖半导体装置的面的大部分的大面积电极，而控制电极的面积小于负载电极。例如，栅极可以被控制电路或控制半导体芯片控制。在另一示例中，功率HEMT可以配置成竖直式功率半导体芯片。所述竖直式功率半导体芯片的另外的示例是PMOS(P-ChannelMetal Oxide Conductor)、NMOS(N-Channel Metal Oxide Conductor)、或者上述列出的示例性功率半导体中的一种。
半导体芯片可具有横向结构，即半导体芯片可以制造成使得电流可以基本上沿着平行于半导体芯片的主面的方向流动。具有横向结构的半导体芯片可以使电极布置在它的主面中的一个上。在一个示例中，具有横向结构的半导体芯片可包括集成电路、例如逻辑芯片。在另一示例中，功率半导体芯片可以具有横向结构，其中，电极可以布置在芯片的一个主面。例如，功率MOSFET的栅极、源极和漏极可以布置在功率MOSFET的一个主面上。横向式功率半导体芯片的又一示例可以是由上述提及的化合物半导体材料中的一种制成的功率HEMT。
本文所说明的装置可包括一个或多个配置成能够控制和/或驱动所述装置的电子部件的控制半导体芯片(或控制集成电路)。例如，控制半导体芯片可以配置成能够控制和/或驱动一个或多个功率半导体芯片的集成电路。对此，术语“控制半导体芯片”和“驱动器半导体芯片”在本文中可以同义地使用。
驱动器电路可以配置成能够驱动所述装置的一个或多个电子部件、例如高功率晶体管。受驱的部件可以是电压驱动式或电流驱动式。例如，功率MOSFET、IGBT等可以是电压驱动式开关，这是因为它们的绝缘栅特别地可以像电容器那样工作。相反地，开关、比如三端双向可控硅元件(triacs，用于交变电流的三极管)、半导体闸流管(thyristor)、双极型晶体管、PN二极管等可以是电流驱动式。在一个示例中，对包括栅极等的部件的驱动可以由栅极驱动器电路执行。驱动过程可包括对栅极施加不同的电压、例如以接通-断开切换的波形式对栅极施加不同的电压。在另一示例中，驱动器电路可以用来驱动直接受驱电路。控制电路可以配置成能够控制驱动所述装置的部件的一个或多个驱动器。在一个示例中，控制电路可以同时控制多个直接受驱电路的驱动器。例如，包括两个直接受驱电路的半桥电路由此可以被控制器控制。控制器例如可以包括微控制器。
半导体芯片可包括任意数量的电接触部。在一个示例中，电接触部可以布置在半导体芯片的前侧上和后侧上。该半导体芯片例如可以对应于这样的功率半导体芯片，该功率半导体芯片可包括布置在半导体芯片的一侧上的漏极接触部以及布置在半导体芯片的相反的一侧上的源极接触部和栅极接触部。在另一示例中，电接触部可以只布置在半导体芯片的前侧上。例如，这样的半导体芯片可以是横向式芯片并且例如可以对应于横向式功率HEMT。电接触部的形式可以为由金属和金属合金中的至少一种制成的接触垫(contactpad；或接触元件或接触端子或接触电极)。任何期待的金属或金属合金、例如铝、钛、金、银、铜、钯、铂、镍、铬、钒、钨、钼等可以用作材料。
半导体芯片可以被封装或没有被封装。对此，本文所使用的术语“半导体装置”和“半导体封装结构”可以互换地使用。特别地，半导体封装结构可以是包括至少部分地覆盖(或内嵌或包封)半导体装置的一个或多个部件的封装材料的半导体装置。在一个示例中，装置的多个部件可以被同一种封装材料覆盖，由此形成罩或壳体，以使得所述多个部件可以被视作同一封装结构的一部分。在另一示例中，第一组部件可以被第一封装材料覆盖，而第二组部件可以被第二封装材料覆盖，其中，第一封装材料和第二封装材料可以彼此类似或彼此不同。当第一封装材料和第二封装材料(在空间上)彼此分开时，第一组部件和第二组部件可以被视作不同封装结构的相应的部分。
封装材料可以是电绝缘的并且可以形成封装体。封装材料可包括环氧树脂、玻璃纤维填充的环氧树脂、玻璃纤维填充的聚合物、酰亚胺(imide)、填充的或未填充的热塑性聚合物材料、填充的或未填充的硬塑料(duroplastic)聚合物材料、填充的或未填充的聚合物共混物、热固性材料、成型化合物、圆顶封装体(glob-top)材料、层合材料等中的至少一种。各种技术、例如压缩成型、注射成型、粉末成型、液体成型、层合等中的至少一种可以用来以封装材料封装所述装置的部件。
本文所说明的装置可包括承载结构，装置的一个或多个部件可以布置在该承载结构上。通常而言，承载结构可以由金属、合金、介电材料、塑料、陶瓷等中的至少一种制造。承载结构可以具有均质的结构，但是还可以设置有内部结构，所述内部结构例如为具有电再分配功能的导电路径。例如，承载结构可包括下述结构的至少一种：芯片垫(diepad)，包括芯片垫的引线框架，包括一个或多个再分配层的陶瓷衬底等。
承载结构可包括一个或多个具有各种用途的承载结构区段。在一个示例中，一承载结构区段可以提供用于安装所述装置的电子部件的安装表面。对此，该承载结构区段例如可以对应于其上安装有半导体芯片的芯片垫。包含有这样的承载结构区段的层级可以称之为芯片垫层级。在另一示例中，一承载结构区段可包括一个或多个可以提供装置的部件与外部部件之间的电连接的导电端子(或引线或柱)。对此，该承载结构区段例如可以对应于引线框架的一个或多个引线。引线可以从半导体封装结构的封装材料突出并且提供对半导体封装结构的内部部件的电连接。装置的引线与半导体芯片之间的电连接可以附加地由导电耦接元件、例如电线和夹(clip)中的至少一种来建立。装置的包含有这种承载结构区段的层级可以称之为电线联结层级(wirebond level)。
承载结构的各承载结构区段可以布置在一个层级或多个彼此不同的层级上。具有多个布置在不同层级上的承载结构区段的承载结构可以称之为多层级承载结构。在一个示例中，承载结构的每个承载结构区段可以布置在一个平面内，其中，与不同的承载结构区段关联的不同的平面可以彼此平行地布置。例如，装置的芯片垫可以布置在芯片垫层级上，并且耦接至电线联结部(wirebond)的电气端子或引线可以布置在电线联结层级上。在多层级承载结构中，第一层级与不同的第二层级之间的距离可以位于从约0.5毫米至约5.0毫米的范围内，更具体而言，可以位于包含在该范围内的任何子范围内。
承载结构的多个承载结构区段可以至少部分地被装置的封装材料覆盖。一承载结构区段可以被封装材料完全包围，以使得无法从封装材料的外侧接近该承载结构区段的任何表面。另外的承载结构区段可以至少部分地从封装材料暴露，以具有一个或多个暴露的表面。例如，芯片垫的表面可以从封装材料暴露，以使得散热器可以布置在该暴露的表面上。导热硅脂可以布置在芯片垫的暴露的表面与散热器之间。在对应的装置的操作期间，例如由半导体芯片所产生的热可以沿着从半导体芯片向散热器延伸的路径散热。在一个示例中，芯片垫可包括延伸穿过芯片垫的孔，其中，所述孔可以从封装材料暴露或没有从封装材料暴露。散热器可以通过固定部件、例如延伸穿过所述孔的螺纹件附接至芯片垫。
在一个示例中，承载结构可包括可以是任何形状、任何大小和任何材料的引线框架。引线框架可以构造成形成有芯片垫和引线。在制造所述装置的过程中，可以将芯片垫和引线彼此连接。芯片垫和引线也可以由一个工件制成。为了在制造进程中将芯片垫和引线中的一些分离，芯片垫和引线可以通过连接结构彼此连接。在此，分离芯片垫与引线可以通过机械锯切、激光束、切割、冲压、磨、蚀刻等中的至少一种来实现。在一个示例中，引线框架可以是具有多个布置在不同层级上的区段的多层级引线框架。例如，引线框架的不同层级可以通过在各承载结构区段形成之前或之后以合适的方式弯曲引线框架而实现。
特别地，引线框架可以是导电的。例如，引线框架可以整体由金属和/或金属合金、尤其是铜、铜合金、镍、铁镍、铝、铝合金、钢、不锈钢等中的至少一种制成。引线框架材料可包括痕量铁、痕量硫、痕量氮化铁等。引线框架可以镀以导电材料、例如铜、银、钯、金、镍、铁镍、镍磷等中的至少一种。在这种情况下，引线框架可以称之为“预镀的引线框架”。即使引线框架是导电的，引线框架的任意选取的芯片垫之间也可以彼此电绝缘。
本文所说明的装置可包括一个或多个在一个示例中可以是引线框架的一部分的引线。引线可以从装置的封装材料突出，以能够建立装置的内部部件与外部部件之间的电连接。在一个示例中，引线可以从封装材料的特定表面突出，其中，各引线可以特别地平行地布置。各引线之间的距离可以是彼此类似的或可以彼此不同。对此，两个引线之间的距离可以称之为引线间距。在一个示例中，用于较低电压的或逻辑应用的两个引线之间的引线间距plow可以位于从约1毫米至约3毫米的范围内，并且用于较高电压/较高电流应用的两个引线之间的引线间距phigh为约2×plow。
本文所描述的装置可包括一个或多个可提供一个或多个感测信号的引线。这种感测信号可以基于或可以取决于包含在所考虑的装置内的电子部件的物理参数(或物理量或物理参量)、例如所包含的化合物半导体芯片的物理参数(或物理量或物理参量)。感测信号由此可以代表或可包括关于电子部件的能够通过测量而被量化的物理性能的信息。对此，由引线提供的感测信号与关联的物理参数在它们的物理单位上未必一定相一致。例如，感测信号可以对应于测得的电压，但是可以代表不同的物理量、例如电流或温度。
在一个示例中，感测引线可以提供一感测信号，该感测信号可以基于或可以代表半导体芯片或它的一个部件中或上的电位。感测信号例如可以代表半导体芯片的电极的电位、例如功率HEMT的源极的电位。对此，提供感测信号的引线可以选择性地电耦接至配置成能够测量所考虑的电极的电位的电压测量单元。
在另一示例中，感测引线可以提供基于半导体芯片中或上的电流的感测信号。该感测信号例如可以基于在功率晶体管的源极与功率晶体管的漏极之间流过的电流。对此，提供该感测信号的引线可以电耦接至用来测量电流的分流器、即低阻抗电阻器。流过该分流器的电流可以导致电压下降，该电压下降可以正比于所述电流并且可以被测量。在一个示例中，分流器可以集成在所考虑的半导体芯片中。在另一示例中，电流所经过的外部部件的电阻可以被视作并用作分流器。例如，将半导体芯片的电极与引线电耦接的电线可以考虑作为分流器。在此，在半导体芯片的电极处所测得的电位可以用来确定对应的电流。
在又一示例中，感测引线可以提供基于半导体芯片中或上的温度的感测信号。对此，提供该感测信号的引线可以电耦接至二极管。二极管的导电性取决于它的温度，以使得引线的电连接至二极管的暴露的端部区段处的电压也取决于二极管的温度。二极管例如可以集成在半导体芯片中。替代地，二极管也可以在半导体芯片之外布置。
由感测引线提供的感测信号可以用来控制并监测电子部件的状态。为此，感测信号例如可以提供给一控制半导体芯片，该控制半导体芯片配置成能够产生控制信号并能够向执行所述装置的控制的相关的部件提供控制信号。
在一个示例中，功率HEMT的源极的感测到的电位可以用来生成控制信号，该控制信号可以被栅极驱动器电路使用以控制功率HEMT的栅极。特别地，在源极处测得的电位US可以用来校正没有考虑感测信号而施加至栅极的电压UG。由此，施加至栅极的校正后的值在一个示例中具有为UG-US的值。
在另一示例中，半导体芯片上的电流的感测可以用来监测该电流随时间的发展。采用这种方式，可以避免电流的强度超过一阈值。当测得的电流超过一预定阈值时，可以以合适的方式调节装置的一个或多个部件的操作，以使得电流强度下降至该阈值以下。
在又一示例中，半导体芯片上的温度的测量可以用来监测该温度随时间的发展。由此能够避免温度超过一阈值。当测得的温度超过一预定阈值时，可以调节(或延迟或停止)装置的一个或多个部件的操作，以使得温度下降至所述预定阈值以下。
本文所说明的装置可包括一个或多个配置成能够提供装置的部件之间的电耦接的导电元件。在一个示例中，导电元件可以配置成能够将一半导体芯片的电极与另一半导体芯片的电极电连接。在另一示例中，导电元件配置成能够将半导体芯片的电极电连接至引线框架的芯片垫或引线。
导电元件可包括一个或多个接触夹。接触夹可以由类似于引线框架的材料的材料制成或可包括类似于引线框架的材料的材料。所述接触夹可以通过冲压、压制、挤压、切割、锯切、磨等中的至少一种方式制成。导电元件与半导体芯片的接触垫之间的接触可由例如扩散焊接工艺(diffusion soldering process)实现。
导电元件可包括一根或多根电线、尤其是联结电线或联结用电线。电线可包括金属和/或金属合金、尤其是金、铝、铜、或者它们的合金中的一种或多种。此外，电线可包括或者可不包括涂层。电线可以具有圆形横截面，以使得术语电线的“厚度”指的是联结用电线的直径。例如，电线的厚度可以取决于流过该电线的电流的强度。在第一示例中，电线的厚度可以小于75微米，例如厚度为约50微米至约75微米。这样电线例如可以包括铝或者可以由铝制成。电线可包括另外的材料、例如多达1％的硅。例如，这样的电线可以提供接触元件与功率半导体芯片的栅极之间和/或两个不同的功率半导体芯片的栅极之间的电连接。在第二示例中，电线的厚度为从约125微米至约500微米。这样的电线可以提供接触元件与功率半导体芯片的源极之间的电连接。
图1示意性示出根据本发明的装置100的俯视图。在图1的示例中，装置100以概括的方式示出并且可以包括出于简化而没有示出的另外的部件。例如，装置100还可以包括根据本发明的其它装置的一个或多个部件。
装置100可包括化合物半导体芯片10，该化合物半导体芯片10可包括控制电极2、第一负载电极4和第二负载电极6。在一个示例中，化合物半导体芯片10可对应于基于氮化镓的功率HEMT。然后控制电极2可对应于栅极，而第一负载电极4和第二负载电极6可分别对应于源极和漏极。装置100还可以包括可电耦接至控制电极2的第一引线8、可电耦接至第一负载电极4的第二引线12、可电耦接至第一负载电极4的第三引线14、以及可电耦接至第二负载电极6的第四引线16。
第三引线14可以配置成能够提供来自第一负载电极4的感测信号SS，其中，感测信号SS可以基于化合物半导体芯片10的物理参数。例如，感测信号SS可以代表化合物半导体芯片10的电压、电流、温度等中的至少一种。控制电极2可以配置成能够接收基于感测信号SS的控制信号CS。例如，感测信号SS可以由第三引线14提供给一控制半导体芯片(未示出)，所述控制半导体芯片可以配置成能够生成控制信号CS并通过第一引线8将控制信号CS提供给控制电极2。在图1的示例中，引线通过由实线示出的导电元件电连接至电极。一般而言，这些导电元件可以为任意的并且可以例如包括电线和夹(clip)中的任意一种。然而，在又一示例中，也可以选择其它方式使引线与电极电连接。
图2A和2B示意性示出根据本发明的装置200的视图。具体地，图2A示出装置200的俯视图，并且图2B示出装置200的侧向剖视图。由于所选的视角，图2A可以示出图2B没有示出的部件，反之亦然。装置200可以至少局部地类似于图1的装置100。在图2A和2B的示例中，装置200以概括的方式示出并且可包括出于简化而没有示出的其它部件。例如，装置200还可以包括根据本发明的其它装置的一个或多个部件。
装置200可包括引线框架，该引线框架可包括芯片垫18和多个引线8、12、14、16。在图2B中，由于所选取的视角，并非所有的引线8、12、14、16可以被观察到。在图2B中，所述多个引线8、12、14、16由单个附图标记22表示。化合物半导体芯片10可以布置在芯片垫18的第一表面24上，其中，化合物半导体芯片10可包括栅极2、源极4和漏极6。例如，化合物半导体芯片10可包括功率HEMT。在图2A和2B的示例中，功率HEMT 10可以是竖直式半导体芯片。在另一示例中，功率HEMT也可以是横向式，其中，此时电极2、4、6可以布置在功率HEMT的背向芯片垫18的同一表面上。装置200还可以包括覆盖化合物半导体芯片10和芯片垫18的封装材料20。封装材料20还可以覆盖所述装置200的其它部件、例如所述多个引线22中的至少一个引线。芯片垫18的与第一表面24相反的第二表面26可以从封装材料20暴露。例如，可选择安装的散热器(未示出)可以布置在暴露的第二表面26上。
引线框架的第一引线8可以电耦接至栅极2，引线框架的第二引线12可以电耦接至源极4，引线框架的第三引线14可以电耦接至源极4，并且引线框架的第四引线16可以电耦接至漏极6。在图2A和2B的示例中，第四引线16可以电连接至芯片垫18。对于这种连接方式，芯片垫18和第四引线16例如可以连续地形成由导电材料制成的单一部件。在图2A和2B的示例中，引线8、12、14可以通过由实线所表示的导电元件电连接至电极2、4。
第三引线14可以配置成能够将代表源极4的电位的感测信号SS提供给栅极驱动器电路(未示出)。栅极驱动器可以配置成能够基于感测信号SS驱动栅极2。在图2A中，由栅极驱动器提供的示例性控制信号CS被示出。在一个示例中，控制信号例如可以代表用于驱动栅极2的电压的校正后的值UG-US。在此，US表示在源极4处测得的电压，并且UG表示用来驱动栅极2的没有考虑感测信号SS的电压。
图3示意性示出根据本发明的装置300的俯视图。装置300可以至少局部地类似于图1和2的装置100和200。在图3的示例中，装置300以概括的方式示出并且可包括出于简化而没有示出的其它部件。例如，装置300还可以包括根据本发明的其它装置的一个或多个部件。
装置300可包括化合物半导体芯片10，所述化合物半导体芯片10可包括控制电极2、第一负载电极4和第二负载电极6。第一引线8可以电耦接至控制电极2，并且第二引线12可以电耦接至第一负载电极4。此外，第三引线14可以电耦接至化合物半导体芯片10的另外的电极30，并且第四引线16可以电连接至第二负载电极6。第三引线14可以配置成能够提供来自所述另外的电极30的感测信号SS，其中，感测信号SS可以基于化合物半导体芯片10的电位、化合物半导体芯片10的电流以及化合物半导体芯片10的温度中的至少一种。
例如，化合物半导体芯片10可以是功率HEMT，其中，控制电极2、第一负载电极4和第二负载电极6可以对应于栅极、源极和漏极。所述另外的电极30在一个示例中与这些电极中的一种一样，并且在另一示例中可代表一独立的电极。在一个更特定的示例中，所述另外的电极30可以与功率HEMT的源极一样或者可以对应于功率HEMT的源极并且可提供可以如前所述那样使用的、代表源极的电位US的感测信号。在另一示例中，所述另外的电极30可以是相对于其它三个电极独立的电极并且可提供代表半导体芯片10的电流或温度的感测信号。
图4A和4B示意性示出根据本发明的装置400的视图。具体地，图4A示出装置400的俯视图，并且图4B示出装置400的侧向剖视图。由于所选的视角，图4A可以示出图4B没有示出的部件，反之亦然。装置400可以视作装置100至300的更具体的实施方式，以使得下文所说明的装置400的细节同样适用于装置100至300。
装置400可包括安装在引线框架的芯片垫18上的化合物半导体芯片10。化合物半导体芯片10可包括栅极2、源极4和漏极6。装置400还可以包括多个引线8、12、14、16，所述多个引线8、12、14、16也是引线框架的一部分。在图4B中，由于所选的视角，并非全部引线8、12、14、16可以被观察到。在图4B中，所述多个引线8、12、14、16可以由单个附图标记22表示。装置400还可以包括封装材料20和散热器32。散热器32可以被视作装置400的一部分或者并非装置400的一部分。
化合物半导体芯片10可以基于化合物半导体材料、例如氮化镓。在图4A和4B的示例中，化合物半导体芯片10可以对应于功率HEMT芯片，其中，栅极2、源极4和漏极6可以布置在化合物半导体芯片10的背向芯片垫18的主表面上。由此，化合物半导体芯片10具有横向结构。
栅极2可以电连接至第一引线8，源极4可以电连接至第二引线12和第三引线14，并且漏极6可以电连接至第四引线16和芯片垫18。上述多个引线22可以至少部分地从封装材料20突出，以能够在化合物半导体芯片10的电极与布置在封装材料20外的一个或多个部件之间建立电连接。由于漏极6可以电连接至布置在化合物半导体芯片10的底侧上的芯片垫18，因此图示的结构可以称为漏极在下布置结构(drain down arrangement)。
引线与化合物半导体芯片10的电极可以通过装置400的导电元件来电耦接，如图4A和4B所示。导电元件可对应于电线和/或夹。在图4A和4B的示例中，导电元件由实线示出。在一个示例中，引线与电极之间的相应的电连接可以通过一个或多个电线实现。在此，所使用的电线的数量可以取决于在装置400的操作期间于所考虑的引线与电极之间流过的电流的强度。此外，将电极电耦接至引线的第一导电元件的厚度可以与将该电极电耦接至另外的引线的第二导电元件的厚度不同。例如，将源极4电耦接至第二引线12的电线的厚度可以不同于将源极4电耦接至第三引线14的电线的厚度。
如图4B所示，上述多个引线22可以布置在第一层级L1上，而芯片垫18可以布置在不同于第一层级L1的第二层级L2上。第一层级L1与第二层级L2之间的示例性距离位于从约0.5毫米至约5.0毫米之间的范围内。在另一示例中，芯片垫18与引线8、12、14、16中的至少一个可以布置在同一层级上。在一个示例中，芯片垫18和所述多个引线22可以是同一引线框架的一部分。在这种情况下，芯片垫18和所述多个引线22在弯曲引线框架之前或之后以合适的方式形成以提供图示的层级L1和L2。包含所述多个引线22的层级L1可以称之为电线联结层级，并且包含芯片垫18的层级L2可以称之为芯片垫层级。
芯片垫18可以至少部分地嵌设在封装材料20中。在图4A和4B的示例中，芯片垫18可以在它的下表面处从封装材料20暴露。特别地，芯片垫18的暴露的下表面可以与封装材料20的下表面是齐平的，即所述表面可以布置在一共同平面内。由于表面的齐平布置，芯片垫18的下表面可以与散热器32接触、尤其在一共同平面内与散热器32接触。在一个示例中，芯片垫18可以与散热器32直接接触。在另一示例中，附加的层、例如导热硅脂可以布置在芯片垫18与散热器32之间。散热路径可以沿着大致垂直于芯片垫18的安装表面的方向从布置在芯片垫18上的化合物半导体芯片10延伸向散热器32。
芯片垫18可包括扩大的表面，所述扩大的表面用于安装一个或多个电子部件、例如化合物半导体芯片10。此外，芯片垫18可包括形成第四引线16的细长区段。对此，第四引线16与芯片垫18例如可以连续形成由导电材料制成的单一部件，第四引线16可以从封装材料20突出以能够在漏极6与布置在封装材料20外的外部部件之间建立电耦接。
在图4B中，芯片垫18的竖直侧表面可以被封装材料20覆盖。在另一示例中，芯片垫18的一部分可以在芯片垫18的一侧从封装材料20突出，以使得芯片垫18的侧表面中的至少一个留为没有被封装材料20覆盖。芯片垫18可包括孔34，该孔34可以在芯片垫18的一个主表面24与芯片垫18的另一主表面26之间延伸穿过芯片垫18。在图4A和4B的示例中，孔34还可以延伸穿过封装材料20。在另一示例中，芯片垫18的包括孔34的部分可以从封装材料20暴露。散热器32可以通过延伸穿过孔34的固定部件、例如螺纹件附接至芯片垫18。
引线22中的一个或多个在其被封装材料20覆盖的相应的端部区段上可分别包括增大的表面区域，其中，所述增大的表面区域可以用于电线的联结。特别地，所述多个引线22可以从封装材料2的同一表面突出。所选取的引线22的布置方式可产生装置400的不同的引线间距。例如，第四引线16和与第四引线16直接相邻的引线之间的距离可以大于另外三个引线8、12和14中的每两个直接相邻的引线之间的距离。在图4A和4B的示例中，与第四引线16直接相邻的引线可以对应于第二引线12。引线22可以平行地布置，以使得装置400例如可以布置在印刷电路板(PCB)上，如图6示例性所示。
第三引线14可以配置成能够提供感测信号，其中，该感测信号可以基于化合物半导体芯片10的物理参数。感测信号的可能的示例已经在前述段落中进行讨论。例如，感测信号可以代表装置400、尤其是化合物半导体芯片10的电位、电流、温度等中的至少一种。在图4A和4B的示例中，所述感测信号可以从化合物半导体芯片10的源极4提供。在又一示例中，所述感测信号也可以从化合物半导体芯片10的另外的电极提供。
在一个示例中，化合物半导体芯片10可以对应于功率HEMT，该功率HEMT可以形成参考图7所说明的开关或半桥电路的一部分。对此，功率HEMT 10可以被栅极驱动器(未示出)控制，所述栅极驱动器可以是装置400的一部分或者可以包含在一独立的半导体封装结构中。此外，装置400可包括出于简化而未示出的附加的电子部件。在一个示例中，装置400可包括附加的化合物功率HEMT(compound power HEMT)以及可能形成半桥电路的第二开关的附加的栅极驱动器。特别地，多个附加部件也可以至少部分地被封装材料20覆盖并且由此是同一半导体封装结构的一部分。
图5A和5B示意性示出根据本发明的装置500。具体地，图5A示出装置500的俯视图，并且图5B示出装置500的侧向剖视图。由于所选的视角，图5A可以示出图5B未示出的部件，反之亦然。装置500可以视作装置100至300的更具体的实施方式，由此，装置500的细节同样适用于装置100至300。此外，装置500可以至少局部地类似于装置400。
装置400和500可代表类似的电路。与装置400类似的是，装置500的化合物半导体芯片10可以对应于包括栅极2、源极4和漏极6的功率HEMT芯片，所述栅极2、源极4和漏极6可以布置在化合物半导体芯片10的背向芯片垫18的主表面上。化合物半导体芯片10由此可以具有横向结构。然而，在图5A和5B中，化合物半导体芯片10的电极2、4、6与从封装材料20突出的引线8、12、14、16之间的电连接可以不同于装置400的对应的电连接。在图5A和5B的示例中，利用与图4A和4B类似数量的引线，栅极2可以电连接至第三引线14，源极4可以电连接至第一引线8、第四引线16和芯片垫18，并且漏极6可以电连接至第二引线12。由于源极4可以电连接至布置在化合物半导体芯片10的底侧上的芯片垫10，因此所示出的布置结构可以称之为源极在下布置结构。连接至源极4的第一引线8可以配置成能够提供来自源极4的如前所述的感测信号中的一种或多种。
图6示意性示出根据本发明的包括装置600的***的透视图。例如，装置600可以至少局部地类似于根据本发明的前述的装置中的一种。装置600可包括具有一个或多个电子部件例如前述的化合物半导体芯片的半导体封装结构。在图6中，装置600的电子部件可以被封装材料20覆盖并且由此不能被观察到。
电子部件可以布置在承载结构上，该承载结构对应于包括一个或多个芯片垫和多个引线的引线框架。承载结构可以至少部分地被封装材料20覆盖。在图6的示例中，承载结构的芯片垫18的一部分可以从封装材料20突出。芯片垫18的突出的部分可包括延伸穿过芯片垫18的孔34。在另一示例中，芯片垫18的包括孔34的部分也可以被封装材料20覆盖，其中，此时孔34还可以延伸穿过封装材料20。散热器32可以例如通过螺纹件(未示出)附接至半导体封装结构的后表面、尤其附接至芯片垫18的暴露的表面。散热器32可以视作装置600的一部分或者并非装置600的一部分。
多个引线22可以从封装材料20突出。所述多个引线22可以配置成能够提供对装置600的布置在封装材料20内的部件的电连接。半导体封装结构可以安装在印刷电路板(PCB)36上。PCB 36可以视作装置600的一部分或者并非装置600的一部分。PCB 36可以提供装置600与也安装在PCB36上的另外的电子部件之间的电连接。所述另外的电子部件的数量与类型取决于***的期待的操作。例如，这样的另外的半导体封装结构可以安装在PCB 36上，该另外的半导体封装结构包括用于驱动所述装置600的可能的化合物半导体芯片的控制半导体芯片。此外，这样的半导体封装结构也可以安装在PCB 36上，该半导体封装结构包括电压测量单元，该电压测量单元用于基于由化合物半导体芯片的感测引线所提供感测信号测量电压。
图7示出半桥电路700的示意图。该半桥电路700可以布置在节点N1与N2之间。该半桥电路700可包括串联连接的开关S1和S2。恒定电位施加至节点N1和N2。例如，较高的电位、比如10、12、18、50、110、230、500或1000V、或者任何其它电位可以施加至节点N1，并且较低的电位、例如0V可以施加至节点N2。开关S1和S2可以以位于从1kHz至100MHz的范围内的频率切换，但是切换频率也可以位于该范围之外。这意味着在半桥的操作期间，变化的电位施加至布置在开关S1与S2之间的节点N3。节点N3的电位可以在位于较低的电位与较高的电位之间的范围内变化。
半桥电路700例如可以实施成用于转换DC电压的电子电路、即所谓的DC-DC转换器。DC-DC转换器可以用来将由电池或可充电电池所提供的DC输入电压转换成与下游连接的电子电路的需求匹配的DC输出电压。DC-DC转换器可以实施成输出电压小于输入电压的降压转换或者输出电压大于输入电压的升压转换器。几MHz或更高的频率可以施加至DC-DC转换器。此外，上至100A或甚至更高的电流可以流过DC-DC转换器。
根据本发明的装置可以配置成能够操作为半桥电路或半桥电路的至少一部分。例如，图4和5的装置400和500可以配置成能够操作为半桥电路的开关。以类似的方式，根据本发明的一装置可以配置成能够操作为任何其它桥电路的至少一部分或共源共栅(cascode)电路的至少一部分。
尽管本发明的特定特征或特定方面已经就多个实施方式中的一个予以说明，但是该特征或该方面可以根据需要和在对于给定的或具体的应用有利的情况下与其它实施方式的其它特征或方面中的一个或多个结合。此外，术语“包括”、“具有”、“包含”、或其它变型物用在详细说明中或者权利要求中，这些术语旨在以类似的方式被术语“包括”涵盖。并且，术语“示例性”仅仅意味着举例，而非最佳或最优的。还需要被理解的是：出于简化或为了易于理解，本文所示的特征和/或元件相对于彼此以特定的尺寸示出，并且实际尺寸可以与本文示出的尺寸存在显著的区别。
尽管一些特定方面已经被在本文中被示出和说明，但是本领域普通技术人员会理解的是：大量的替代和/或等价实施方式可以替代图示和描述的特定方面而不会脱离本发明的原理。本申请旨在覆盖本文所讨论的各方面的任何调整或变型。因此，本发明将仅仅被权利要求和其等同物所限定。

Claims (19)

1.一种半导体装置，所述半导体装置包括：
化合物半导体芯片，所述化合物半导体芯片包括功率HEMT、功率HEMT的控制电极、功率HEMT的第一负载电极和功率HEMT的第二负载电极；
第一引线，所述第一引线电耦接至所述控制电极；
第二引线，所述第二引线电耦接至所述第一负载电极；
第三引线，所述第三引线电耦接至所述第一负载电极，其中，所述第三引线配置成能够提供代表所述第一负载电极的电位的感测信号，并且，所述控制电极配置成能够接收基于没有考虑所述感测信号的电压和考虑了所述感测信号的校正电压的控制信号；以及
第四引线，所述第四引线电耦接至所述第二负载电极。
2.根据权利要求1所述的半导体装置，其特征在于，所述第三引线配置成能够向控制半导体芯片提供所述感测信号。
3.根据权利要求2所述的半导体装置，其特征在于，所述控制半导体芯片配置成能够向所述控制电极提供所述控制信号。
4.根据权利要求2或3所述的半导体装置，其特征在于，所述控制半导体芯片包括栅极驱动器电路，所述栅极驱动器电路配置成能够基于所述感测信号驱动功率HEMT的控制电极。
5.根据权利要求2或3所述的半导体装置，其特征在于，所述化合物半导体芯片由第一封装材料覆盖，并且所述控制半导体芯片由相对于所述第一封装材料分开的第二封装材料覆盖。
6.根据权利要求1-3中任一项所述的半导体装置，其特征在于，所述第三引线配置成能够电耦接至电压测量单元，所述电压测量单元配置成能够测量所述第一负载电极的电位。
7.根据权利要求1-3中任一项所述的半导体装置，其特征在于，所述第三引线电耦接至集成在所述化合物半导体芯片中的一电子部件，其中，该集成的电子部件包括分流器与二极管中的至少一种。
8.根据权利要求1-3中任一项所述的半导体装置，其特征在于，所述第四引线与直接和所述第四引线相邻的引线之间的距离大于所述第一引线、所述第二引线和所述第三引线中的任何直接相邻的引线之间的距离。
9.根据权利要求1-3中任一项所述的半导体装置，其特征在于，第一导电元件将所述第二引线电耦接至所述第一负载电极，并且第二导电元件将所述第三引线电耦接至所述第一负载电极，其中，所述第一导电元件的厚度不同于所述第二导电元件的厚度。
10.根据权利要求1-3中任一项所述的半导体装置，其特征在于，所述半导体装置还包括：
承载结构，所述化合物半导体芯片布置在所述承载结构的第一表面上；以及
封装材料，所述封装材料覆盖所述化合物半导体芯片和所述承载结构，其中，所述承载结构的与所述第一表面相反的第二表面从所述封装材料暴露。
11.根据权利要求10所述的半导体装置，其特征在于，所述封装材料的表面与所述承载结构的所述第二表面齐平。
12.根据权利要求10所述的半导体装置，其特征在于，每个引线从所述封装材料的同一表面突出，并且该表面垂直于所述承载结构的所述第一表面和所述第二表面中的至少一个。
13.根据权利要求10所述的半导体装置，其特征在于，所述承载结构的所述第二表面配置成能够耦接至散热器，并且引线沿着垂直于从所述化合物半导体芯片向所述散热器延伸的散热路径的方向彼此平行地延伸。
14.根据权利要求10所述的半导体装置，其特征在于，所述承载结构与至少一个引线布置在不同的层级上，并且所述不同的层级之间的距离位于从0.5毫米至5.0毫米的范围内。
15.根据权利要求10所述的半导体装置，其特征在于，所述承载结构包括延伸穿过所述承载结构的孔。
16.根据权利要求10所述的半导体装置，其特征在于，所述承载结构以及引线是同一引线框架的一部分。
17.根据权利要求1-3、11-16中任一项所述的半导体装置，其特征在于，所述化合物半导体芯片包括基于氮化镓的功率半导体。
18.一种半导体装置，所述半导体装置包括：
化合物半导体芯片，所述化合物半导体芯片包括功率HEMT、功率HEMT的控制电极、功率HEMT的第一负载电极和功率HEMT的第二负载电极；
第一引线，所述第一引线电耦接至所述控制电极；
第二引线，所述第二引线电耦接至所述第一负载电极；
第三引线，所述第三引线电耦接至所述第一负载电极，其中，所述第三引线配置成能够提供代表化合物半导体芯片中的电流的感测信号，所述控制电极配置成能够接收考虑了感测信号代表的化合物半导体芯片中的电流的控制信号，使得半导体装置的一个或多个部件的操作响应于控制信号调节，以使所述电流低于一阈值；以及
电耦接至第二负载电极的第四引线。
19.一种半导体装置，所述半导体装置包括：
化合物半导体芯片，所述化合物半导体芯片包括功率HEMT、功率HEMT的控制电极、功率HEMT的第一负载电极和功率HEMT的第二负载电极；
第一引线，所述第一引线电耦接至所述控制电极；
第二引线，所述第二引线电耦接至所述第一负载电极；
第三引线，所述第三引线电耦接至第一负载电极，其中，所述第三引线配置成能够提供代表化合物半导体芯片的温度的感测信号，所述控制电极配置成能够接收考虑了感测信号代表的化合物半导体芯片的温度的控制信号，使得半导体装置的一个或多个部件的操作响应于控制信号调节，以使所述温度低于一阈值；以及
第四引线，所述第四引线电耦接至所述第二负载电极。
CN201610191490.7A 2015-03-31 2016-03-30 包括感测引线的化合物半导体装置 Active CN106024774B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910149868.0A CN110060990B (zh) 2015-03-31 2016-03-30 包括感测引线的化合物半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015104990.2 2015-03-31
DE102015104990.2A DE102015104990B4 (de) 2015-03-31 2015-03-31 Verbindungshalbleitervorrichtung mit einem Abtastlead

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910149868.0A Division CN110060990B (zh) 2015-03-31 2016-03-30 包括感测引线的化合物半导体装置

Publications (2)

Publication Number Publication Date
CN106024774A CN106024774A (zh) 2016-10-12
CN106024774B true CN106024774B (zh) 2019-04-09

Family

ID=56937482

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910149868.0A Active CN110060990B (zh) 2015-03-31 2016-03-30 包括感测引线的化合物半导体装置
CN201610191490.7A Active CN106024774B (zh) 2015-03-31 2016-03-30 包括感测引线的化合物半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910149868.0A Active CN110060990B (zh) 2015-03-31 2016-03-30 包括感测引线的化合物半导体装置

Country Status (3)

Country Link
US (2) US9952273B2 (zh)
CN (2) CN110060990B (zh)
DE (1) DE102015104990B4 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899481B2 (en) 2016-01-18 2018-02-20 Infineon Technologies Austria Ag Electronic component and switch circuit
US10727163B2 (en) * 2016-07-26 2020-07-28 Mitsubishi Electric Corporation Semiconductor device
US11482479B2 (en) 2017-04-24 2022-10-25 Rohm Co., Ltd. Semiconductor device
CN109285824A (zh) * 2018-11-12 2019-01-29 北京模电半导体有限公司 双芯片to-252引线框架及半导体封装器件
JP7225722B2 (ja) * 2018-11-16 2023-02-21 富士電機株式会社 リードフレーム、半導体装置及び半導体装置の製造方法
JP7176397B2 (ja) * 2018-12-21 2022-11-22 株式会社デンソー 半導体装置とその製造方法
DE102019104518A1 (de) * 2019-02-22 2020-08-27 Avl Software And Functions Gmbh Leistungsmodul mit einer Strommessanordnung
WO2021221042A1 (ja) * 2020-04-27 2021-11-04 ローム株式会社 半導体装置
CN114899170A (zh) * 2022-06-09 2022-08-12 珠海镓未来科技有限公司 一种用于功率氮化镓hemt器件的4引脚to-247封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473700A (zh) * 2010-06-11 2012-05-23 松下电器产业株式会社 树脂封装型半导体装置及其制造方法
CN103229295A (zh) * 2010-11-29 2013-07-31 丰田自动车株式会社 动力模块
CN104037151A (zh) * 2013-03-07 2014-09-10 国际整流器公司 开源极电力方形扁平无引线(pqfn)引线框

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170312A (en) * 1991-11-04 1992-12-08 Motorola, Inc. Protection circuit on a lead of a power device
SG55452A1 (en) * 1997-02-12 1998-12-21 Int Rectifier Corp Method and circuit to sense the tj of mos-gated power semi conductor devices
JP2006019700A (ja) * 2004-06-03 2006-01-19 Denso Corp 半導体装置
US8253225B2 (en) * 2008-02-22 2012-08-28 Infineon Technologies Ag Device including semiconductor chip and leads coupled to the semiconductor chip and manufacturing thereof
US20120181676A1 (en) * 2008-04-04 2012-07-19 GEM Service, Inc. Power semiconductor device packaging
JP5017332B2 (ja) 2009-08-24 2012-09-05 株式会社日立製作所 インバータ
JP5492518B2 (ja) * 2009-10-02 2014-05-14 株式会社日立製作所 半導体駆動回路、及びそれを用いた半導体装置
US9324646B2 (en) * 2010-12-13 2016-04-26 Infineon Technologies America Corp. Open source power quad flat no-lead (PQFN) package
US8426952B2 (en) * 2011-01-14 2013-04-23 International Rectifier Corporation Stacked half-bridge package with a common conductive leadframe
US8569808B1 (en) * 2012-04-06 2013-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Temperature stabilitized MEMS
US9123701B2 (en) * 2013-07-11 2015-09-01 Infineon Technologies Austria Ag Semiconductor die and package with source down and sensing configuration
CN103762213B (zh) * 2014-01-24 2016-08-24 矽力杰半导体技术(杭州)有限公司 应用于开关型调节器的集成电路组件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473700A (zh) * 2010-06-11 2012-05-23 松下电器产业株式会社 树脂封装型半导体装置及其制造方法
CN103229295A (zh) * 2010-11-29 2013-07-31 丰田自动车株式会社 动力模块
CN104037151A (zh) * 2013-03-07 2014-09-10 国际整流器公司 开源极电力方形扁平无引线(pqfn)引线框

Also Published As

Publication number Publication date
CN110060990A (zh) 2019-07-26
US10698021B2 (en) 2020-06-30
CN106024774A (zh) 2016-10-12
DE102015104990A1 (de) 2016-10-06
US20180224496A1 (en) 2018-08-09
DE102015104990B4 (de) 2020-06-04
US20160293549A1 (en) 2016-10-06
CN110060990B (zh) 2024-02-02
US9952273B2 (en) 2018-04-24

Similar Documents

Publication Publication Date Title
CN106024774B (zh) 包括感测引线的化合物半导体装置
US9929079B2 (en) Leadless electronic packages for GAN devices
US9171773B2 (en) Semiconductor device
CN105874596B (zh) 半导体模块
US10763246B2 (en) Device including a semiconductor chip monolithically integrated with a driver circuit in a semiconductor material
US8314489B2 (en) Semiconductor module and method for production thereof
US9748166B2 (en) Semiconductor devices including control and load leads of opposite directions
US9754854B2 (en) Semiconductor device having sensing functionality
US9362240B2 (en) Electronic device
JP2021153094A (ja) 半導体装置
CN106024773B (zh) 包括多层级载体的化合物半导体装置
US20160315033A1 (en) Device Including a Logic Semiconductor Chip Having a Contact Electrode for Clip Bonding
US8987880B2 (en) Chip module and a method for manufacturing a chip module
US8933555B2 (en) Semiconductor chip package
JP2013041939A (ja) 半導体モジュール及びそれを搭載したインバータ
CN109121291A (zh) 半导体器件和用于构造半导体器件的方法
JP6906583B2 (ja) 半導体パワーモジュール
US9263421B2 (en) Semiconductor device having multiple chips mounted to a carrier
JP7278077B2 (ja) 半導体装置およびその製造方法
WO2014132897A1 (ja) 半導体装置
US11145616B2 (en) Semiconductor device, power conversion apparatus, and method for manufacturing semiconductor device
CN116893290A (zh) 具有相对于电压降减小的温度的电流分流器
JP2010251556A (ja) 半導体装置及び放熱体
JP2014187146A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant