CN106019751A - 阵列基板及其制造方法、显示装置 - Google Patents

阵列基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN106019751A
CN106019751A CN201610669155.3A CN201610669155A CN106019751A CN 106019751 A CN106019751 A CN 106019751A CN 201610669155 A CN201610669155 A CN 201610669155A CN 106019751 A CN106019751 A CN 106019751A
Authority
CN
China
Prior art keywords
metal level
layer
public electrode
underlay substrate
electrode wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610669155.3A
Other languages
English (en)
Other versions
CN106019751B (zh
Inventor
杜国琛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610669155.3A priority Critical patent/CN106019751B/zh
Publication of CN106019751A publication Critical patent/CN106019751A/zh
Priority to US15/663,930 priority patent/US10381382B2/en
Application granted granted Critical
Publication of CN106019751B publication Critical patent/CN106019751B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)

Abstract

本发明公开一种阵列基板及其制造方法、显示装置，属于显示技术领域。阵列基板包括：衬底基板，衬底基板上形成有相互绝缘的多个金属层，多个金属层中存在至少两个金属层中的每个金属层包括公共电极线，且至少两个金属层中的公共电极线相互连接。本发明解决了阵列基板的开口率较低的问题，达到了提高阵列基板的开口率的效果。本发明用于阵列基板。

Description

阵列基板及其制造方法、显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制造方法、显示装置。
背景技术
液晶显示器(英文：Liquid Crystal Display；简称：LCD)包括对盒成形的阵列基板和彩膜基板，以及充填在阵列基板和彩膜基板之间的液晶层。
请参考图1，其示出了相关技术提供的一种阵列基板00的俯视图，参见图1，阵列基板00包括：衬底基板(图1中未示出)，衬底基板上形成有多根栅线001和多根数据线002，各个数据线002与各个栅线001交叉且绝缘，相邻的两根栅线001与相邻的两根数据线002围成像素区，每个像素区内形成有相互绝缘的公共电极线003和像素电极004，像素电极004位于公共电极线003的上方，公共电极线003与栅线001位于同一层，且为了避免公共电极线003与栅线001接触导致短路，通常会在公共电极线003与栅线001之间设置一定的间距。
在实现本发明的过程中，发明人发现相关技术至少存在以下问题：
由于公共电极线与栅线位于同一层，且公共电极线与栅线之间具有一定的间距，阵列基板上该公共电极线、栅线以及该间距对应的区域均无法实现图像显示，因此，阵列基板的开口率较低。
发明内容
为了解决阵列基板的开口率较低的问题，本发明提供一种阵列基板及其制造方法、显示装置。所述技术方案如下：
第一方面，提供一种阵列基板，所述阵列基板包括：衬底基板，
所述衬底基板上形成有相互绝缘的多个金属层，所述多个金属层中存在至少两个金属层中的每个金属层包括公共电极线，且所述至少两个金属层中的公共电极线相互连接。
可选地，所述至少两个金属层中每两个相邻的金属层之间形成有绝缘层，所述绝缘层上形成有过孔，所述至少两个金属层中的公共电极线通过过孔相互连接。
可选地，所述至少两个金属层包括：栅极金属层和源漏极金属层，
所述衬底基板上形成有所述栅极金属层，所述栅极金属层包括第一公共电极线；
形成有所述栅极金属层的衬底基板上形成有栅绝缘层，所述栅绝缘层上形成有第一过孔；
形成有所述栅绝缘层的衬底基板上形成有所述源漏极金属层，所述源漏极金属层包括第二公共电极线，所述第二公共电极线通过所述第一过孔与所述第一公共电极线连接。
可选地，所述至少两个金属层还包括：像素电极层，
形成有所述源漏极金属层的衬底基板上形成有中间绝缘层，所述中间绝缘层上形成有第二过孔；
形成有所述中间绝缘层的衬底基板上形成有所述像素电极层，所述像素电极层包括第三公共电极线，所述第三公共电极线通过所述第二过孔与所述第二公共电极线连接。
可选地，所述至少两个金属层包括：栅极金属层、源漏极金属层和像素电极层，
所述衬底基板上形成有所述栅极金属层，所述栅极金属层包括第一公共电极线；
形成有所述栅极金属层的衬底基板上形成有栅绝缘层，所述栅绝缘层上形成有第一过孔；
形成有所述栅绝缘层的衬底基板上形成有所述源漏极金属层，所述源漏极金属层包括第二公共电极线；
形成有所述源漏极金属层的衬底基板上形成有中间绝缘层，所述中间绝缘层上形成有第二过孔，所述第二过孔与所述第一过孔连通，且所述第二过孔的开口面的面积大于所述第一过孔的开口面的面积；
形成有所述中间绝缘层的衬底基板上形成有所述像素电极层，所述像素电极层包括第三公共电极线，所述第三公共电极线通过所述第二过孔与所述第二公共电极线连接，所述第三公共电极线通过所述第一过孔与所述第一公共电极线连接。
可选地，所述第二过孔在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影存在重叠区域。
可选地，所述栅极金属层还包括栅线，所述栅线与所述第一公共电极线不接触；
所述源漏极金属层还包括数据线，所述数据线与所述第二公共电极线不接触。
可选地，所述栅极金属层还包括栅极，所述栅极与所述栅线连接；
所述源漏极金属层还包括源极和漏极，所述源极与所述漏极不接触，且所述源极与所述数据线连接；
所述像素电极层还包括像素电极，所述像素电极与所述第三公共电极线不接触，所述中间绝缘层上还形成有漏极过孔，所述像素电极通过所述漏极过孔与所述漏极连接。
第二方面，提供一种阵列基板的制造方法，所述方法包括：
在衬底基板上形成相互绝缘的多个金属层，所述多个金属层中存在至少两个金属层中的每个金属层包括公共电极线，且所述至少两个金属层中的公共电极线相互连接。
可选地，所述在衬底基板上形成相互绝缘的多个金属层，所述多个金属层中存在至少两个金属层中的每个金属层包括公共电极线，且所述至少两个金属层中的公共电极线相互连接，包括：
在所述衬底基板上形成相互绝缘的多个金属层，所述多个金属层中存在至少两个金属层中的每个金属层包括公共电极线，且所述至少两个金属层中每两个相邻的金属层之间形成有绝缘层，所述绝缘层上形成有过孔，所述至少两个金属层中的公共电极线通过过孔相互连接。
可选地，所述至少两个金属层包括：栅极金属层和源漏极金属层，
所述在所述衬底基板上形成相互绝缘的多个金属层，所述多个金属层中存在至少两个金属层中的每个金属层包括公共电极线，且所述至少两个金属层中每两个相邻的金属层之间形成有绝缘层，所述绝缘层上形成有过孔，所述至少两个金属层中的公共电极线通过过孔相互连接，包括：
在所述衬底基板上形成所述栅极金属层，所述栅极金属层包括第一公共电极线；
在形成有所述栅极金属层的衬底基板上形成栅绝缘层；
在所述栅绝缘层上形成第一过孔；
在形成有所述栅绝缘层的衬底基板上形成所述源漏极金属层，所述源漏极金属层包括第二公共电极线，所述第二公共电极线通过所述第一过孔与所述第一公共电极线连接。
可选地，所述至少两个金属层还包括：像素电极层，
所述在所述衬底基板上形成相互绝缘的多个金属层，所述多个金属层中存在至少两个金属层中的每个金属层包括公共电极线，且所述至少两个金属层中每两个相邻的金属层之间形成有绝缘层，所述绝缘层上形成有过孔，所述至少两个金属层中的公共电极线通过过孔相互连接，还包括：
在形成有所述源漏极金属层的衬底基板上形成中间绝缘层；
在所述中间绝缘层上形成第二过孔；
在形成有所述中间绝缘层的衬底基板上形成所述像素电极层，所述像素电极层包括第三公共电极线，所述第三公共电极线通过所述第二过孔与所述第二公共电极线连接。
可选地，所述至少两个金属层包括：栅极金属层、源漏极金属层和像素电极层，
所述在所述衬底基板上形成相互绝缘的多个金属层，所述多个金属层中存在至少两个金属层中的每个金属层包括公共电极线，且所述至少两个金属层中每两个相邻的金属层之间形成有绝缘层，所述绝缘层上形成有过孔，所述至少两个金属层中的公共电极线通过过孔相互连接，包括：
在所述衬底基板上形成所述栅极金属层，所述栅极金属层包括第一公共电极线；
在形成有所述栅极金属层的衬底基板上形成栅绝缘层；
在形成有所述栅绝缘层的衬底基板上形成所述源漏极金属层，所述源漏极金属层包括第二公共电极线；
在形成有所述源漏极金属层的衬底基板上形成中间绝缘层；
通过一次构图工艺在所述中间绝缘层上形成第二过孔，在所述栅绝缘层上形成第一过孔，所述第二过孔与所述第一过孔连通，且所述第二过孔的开口面的面积大于所述第一过孔的开口面的面积；
在形成有所述中间绝缘层的衬底基板上形成所述像素电极层，所述像素电极层包括第三公共电极线，所述第三公共电极线通过所述第二过孔与所述第二公共电极线连接，所述第三公共电极线通过所述第一过孔与所述第一公共电极线连接。
可选地，所述第二过孔在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影存在重叠区域。
可选地，所述栅极金属层还包括栅线，所述栅线与所述第一公共电极线不接触；
所述源漏极金属层还包括数据线，所述数据线与所述第二公共电极线不接触。
可选地，所述栅极金属层还包括栅极，所述栅极与所述栅线连接；
所述源漏极金属层还包括源极和漏极，所述源极与所述漏极不接触，且所述源极与所述数据线连接；
所述像素电极层还包括像素电极，所述像素电极与所述第三公共电极线不接触，所述中间绝缘层上还形成有漏极过孔，所述像素电极通过所述漏极过孔与所述漏极连接。
第三方面，提供一种显示装置，所述显示装置包括第一方面所述的阵列基板。
本发明提供的技术方案带来的有益效果是：
本发明提供的阵列基板及其制造方法、显示装置，阵列基板包括：衬底基板，衬底基板上形成有相互绝缘的多个金属层，多个金属层中存在至少两个金属层中的每个金属层包括公共电极线，且至少两个金属层中的公共电极线相互连接。由于公共电极线位于至少两个金属层上且至少两个金属层中的公共电极线相互连接，因此，可以减小公共电极线与其他信号线之间的平面间距(公共电极线和与公共电极线同层设置的其他信号线之间的距离)，解决了相关技术中阵列基板的开口率较低的问题，达到了提高阵列基板的开口率的效果。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本发明。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术提供的一种阵列基板的俯视图；
图2是本发明实施例提供的一种阵列基板的结构示意图；
图3-1是本发明实施例提供的一种阵列基板的俯视图；
图3-2是本发明实施例提供的阵列基板A-A部位的剖面图；
图3-3是本发明实施例提供的阵列基板B-B部位的剖面图；
图3-4是本发明实施例提供的另一种阵列基板的剖面图；
图4-1是本发明实施例提供的一种阵列基板的制造方法的方法流程图；
图4-2是图4-1所示实施例提供的一种在衬底基板上形成栅极金属层后的结构示意图；
图4-3是图4-1所示实施例提供的一种在形成有栅极金属层的衬底基板上形成栅绝缘层后的结构示意图；
图4-4是图4-1所示实施例提供的一种在形成有栅绝缘层的衬底基板上形成源漏极金属层后的结构示意图；
图4-5是图4-1所示实施例提供的一种在形成有源漏极金属层的衬底基板上形成中间绝缘层后的结构示意图；
图4-6是图4-1所示实施例提供的一种通过一次构图工艺在中间绝缘层上形成第二过孔，在栅绝缘层上形成第一过孔后的结构示意图；
图5-1是本发明实施例提供的另一种阵列基板的制造方法的方法流程图；
图5-2是图5-1所示实施例提供的一种在栅绝缘层上形成第一过孔后的结构示意图；
图5-3是图5-1所示实施例提供的一种在形成有栅绝缘层的衬底基板上形成源漏极金属层后的结构示意图；
图5-4是图5-1所示实施例提供的一种在形成有源漏极金属层的衬底基板上形成中间绝缘层后的结构示意图；
图5-5是图5-1所示实施例提供的一种在中间绝缘层上形成第二过孔后的结构示意图。
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参考图2，其示出了本发明实施例提供的一种阵列基板01的结构示意图，参见图2，该阵列基板01包括：衬底基板010。
衬底基板010上形成有相互绝缘的多个金属层011，多个金属层011中存在至少两个金属层011中的每个金属层011包括公共电极线0112，且至少两个金属层011中的公共电极线0112相互连接。
综上所述，本发明实施例提供的阵列基板，由于公共电极线位于至少两个金属层上且至少两个金属层中的公共电极线相互连接，因此，可以减小公共电极线与其他信号线之间的平面间距，解决了相关技术中阵列基板的开口率较低的问题，达到了提高阵列基板的开口率的效果。
请参考图3-1，其示出了本发明实施例提供的一种阵列基板02的俯视图，参见图3-1，该阵列基板02包括：衬底基板(图3-1中未示出)，衬底基板可以为透明基板，其具体可以是采用玻璃、石英、透明树脂等具有一定坚固性的导光且非金属材料制成的基板。
衬底基板上形成有相互绝缘的多个金属层，多个金属层中存在至少两个金属层中的每个金属层包括公共电极线，且至少两个金属层中的公共电极线相互连接。
可选地，至少两个金属层中每两个相邻的金属层之间形成有绝缘层(图3-1中未示出)，绝缘层上形成有过孔(图3-1中未示出)，至少两个金属层中的公共电极线通过过孔相互连接。
可选地，请继续参考图3-1并结合图3-2和图3-3，其中，图3-2为图3-1所示的A-A部位的剖面图，图3-3为图3-1所示的B-B部位的剖面图，参见图3-1至图3-3，阵列基板02包括：衬底基板020，至少两个金属层包括：栅极金属层021和源漏极金属层023，衬底基板020上形成有栅极金属层021，栅极金属层021包括第一公共电极线0211；形成有栅极金属层021的衬底基板020上形成有栅绝缘层022，栅绝缘层022上形成有第一过孔K1；形成有栅绝缘层022的衬底基板020上形成有源漏极金属层023，源漏极金属层023包括第二公共电极线0231，第二公共电极线0231通过第一过孔K1与第一公共电极线0211连接。
进一步地，至少两个金属层还包括：像素电极层025，形成有源漏极金属层023的衬底基板020上形成有中间绝缘层024，中间绝缘层024上形成有第二过孔K2；形成有中间绝缘层024的衬底基板020上形成有像素电极层025，像素电极层025包括第三公共电极线0251，第三公共电极线0251通过第二过孔K2与第二公共电极线0231连接。
可选地，请参考图3-4，其示出了本发明实施例提供的另一种阵列基板02的剖面图，参见图3-4，阵列基板02包括：衬底基板020，至少两个金属层包括：栅极金属层021、源漏极金属层023和像素电极层025。衬底基板020上形成有栅极金属层021，栅极金属层021包括第一公共电极线0211；形成有栅极金属层021的衬底基板020上形成有栅绝缘层022，栅绝缘层022上形成有第一过孔K1；形成有栅绝缘层022的衬底基板020上形成有源漏极金属层023，源漏极金属层023包括第二公共电极线0231；形成有源漏极金属层023的衬底基板020上形成有中间绝缘层024，中间绝缘层024上形成有第二过孔K2，第二过孔K2与第一过孔K1连通，且第二过孔K2的开口面的面积大于第一过孔K1的开口面的面积；形成有中间绝缘层024的衬底基板020上形成有像素电极层025，像素电极层025包括第三公共电极线0251，第三公共电极线0251通过第二过孔K2与第二公共电极线0231连接，第三公共电极线0251通过第一过孔K1与第一公共电极线0211连接。需要说明的是，在如图3-4所示的阵列基板02中，第一过孔K1和第二过孔K2可以通过一次构图工艺形成，本发明实施例对此不作限定。
可选地，请参考图3-2或图3-4，第二过孔K2在衬底基板020上的正投影与第一过孔K1在衬底基板020上的正投影存在重叠区域。
可选地，请参考图3-1至图3-4，栅极金属层021还包括栅线0212和栅极0213，栅极0213与栅线0212连接，且栅线0212与第一公共电极线0211不接触；源漏极金属层023还包括数据线0232、源极0233和漏极0234，数据线0232与第二公共电极线0231不接触，源极0233与漏极0234不接触，且源极0233与数据线0232连接，像素电极层025还包括像素电极0252，像素电极0252与第三公共电极线0251不接触，中间绝缘层024上还形成有漏极过孔(图3-1至图3-4中均未示出)，像素电极0252通过漏极过孔与漏极0234连接。
综上所述，本发明实施例提供的阵列基板，由于公共电极线位于至少两个金属层上且至少两个金属层中的公共电极线相互连接，因此，可以减小公共电极线与其他信号线之间的平面间距，解决了相关技术中阵列基板的开口率较低的问题，达到了提高阵列基板的开口率的效果。
本发明实施例提供的阵列基板，不同金属层中的公共电极线相互连接，可以使公共电极线保持网络结构，保证阵列基板的特性及良率。
LCD是目前非常普遍的显示器，主要由阵列基板、彩膜基板、周边电路及背光组件等部分构成，其中，阵列基板是特定规格的衬底基板(比如玻璃基板)，经过镀膜、曝光、显影、刻蚀等工艺制成一定数量的薄膜晶体管开关后形成的。一张阵列基板上通常包括根据不同尺寸要求排列一定数量的显示屏基板(小基板，可以通过对阵列基板进行切割得到相应的基板)，不同显示屏基板之间具有一定间隙，用来制作各种辅助结构，例如信号输入线、公共电极等。开口率是指除去每一个子像素的配线部、晶体管部后的光线通过部分的面积和每一个子像素的面积之间的比例，开口率越高，光线通过的效率越高，阵列基板的性能越好。本发明实施例提供的阵列基板，通过将公共电极线设置在至少两个金属层上且至少两个金属层中的公共电极线相互连接，减小了公共电极线与其他信号线之间的平面间距，提高了阵列基板的开口率。
本发明实施例提供的阵列基板可以应用于下文的方法，本发明实施例中阵列基板的制造方法和制造原理可以参见下文各实施例中的描述。
本发明实施例还提供了一种阵列基板的制造方法，该阵列基板的制造方法用于制造图2或至图3-4任一所示的阵列基板，该方法包括：
在衬底基板上形成相互绝缘的多个金属层，多个金属层中存在至少两个金属层中的每个金属层包括公共电极线，且至少两个金属层中的公共电极线相互连接。
综上所述，本发明实施例提供的阵列基板的制造方法，由于公共电极线位于至少两个金属层上且至少两个金属层中的公共电极线相互连接，因此，可以减小公共电极线与其他信号线之间的平面间距，解决了相关技术中阵列基板的开口率较低的问题，达到了提高阵列基板的开口率的效果。
可选地，在衬底基板上形成相互绝缘的多个金属层，多个金属层中存在至少两个金属层中的每个金属层包括公共电极线，且至少两个金属层中的公共电极线相互连接，包括：
在衬底基板上形成相互绝缘的多个金属层，多个金属层中存在至少两个金属层中的每个金属层包括公共电极线，且至少两个金属层中每两个相邻的金属层之间形成有绝缘层，绝缘层上形成有过孔，至少两个金属层中的公共电极线通过过孔相互连接。
可选地，至少两个金属层包括：栅极金属层和源漏极金属层，
在衬底基板上形成相互绝缘的多个金属层，多个金属层中存在至少两个金属层中的每个金属层包括公共电极线，且至少两个金属层中每两个相邻的金属层之间形成有绝缘层，绝缘层上形成有过孔，至少两个金属层中的公共电极线通过过孔相互连接，包括：
在衬底基板上形成栅极金属层，栅极金属层包括第一公共电极线；
在形成有栅极金属层的衬底基板上形成栅绝缘层；
在栅绝缘层上形成第一过孔；
在形成有栅绝缘层的衬底基板上形成源漏极金属层，源漏极金属层包括第二公共电极线，第二公共电极线通过第一过孔与第一公共电极线连接。
可选地，至少两个金属层还包括：像素电极层，
在衬底基板上形成相互绝缘的多个金属层，多个金属层中存在至少两个金属层中的每个金属层包括公共电极线，且至少两个金属层中每两个相邻的金属层之间形成有绝缘层，绝缘层上形成有过孔，至少两个金属层中的公共电极线通过过孔相互连接，还包括：
在形成有源漏极金属层的衬底基板上形成中间绝缘层；
在中间绝缘层上形成第二过孔；
在形成有中间绝缘层的衬底基板上形成像素电极层，像素电极层包括第三公共电极线，第三公共电极线通过第二过孔与第二公共电极线连接。
可选地，至少两个金属层包括：栅极金属层、源漏极金属层和像素电极层，
在衬底基板上形成相互绝缘的多个金属层，多个金属层中存在至少两个金属层中的每个金属层包括公共电极线，且至少两个金属层中每两个相邻的金属层之间形成有绝缘层，绝缘层上形成有过孔，至少两个金属层中的公共电极线通过过孔相互连接，包括：
在衬底基板上形成栅极金属层，栅极金属层包括第一公共电极线；
在形成有栅极金属层的衬底基板上形成栅绝缘层；
在形成有栅绝缘层的衬底基板上形成源漏极金属层，源漏极金属层包括第二公共电极线；
在形成有源漏极金属层的衬底基板上形成中间绝缘层；
通过一次构图工艺在中间绝缘层上形成第二过孔，在栅绝缘层上形成第一过孔，第二过孔与第一过孔连通，且第二过孔的开口面的面积大于第一过孔的开口面的面积；
在形成有中间绝缘层的衬底基板上形成像素电极层，像素电极层包括第三公共电极线，第三公共电极线通过第二过孔与第二公共电极线连接，第三公共电极线通过第一过孔与第一公共电极线连接。
可选地，第二过孔在衬底基板上的正投影与第一过孔在衬底基板上的正投影存在重叠区域。
可选地，栅极金属层还包括栅线，栅线与第一公共电极线不接触；
源漏极金属层还包括数据线，数据线与第二公共电极线不接触。
可选地，栅极金属层还包括栅极，栅极与栅线连接；
源漏极金属层还包括源极和漏极，源极与漏极不接触，且源极与数据线连接；
像素电极层还包括像素电极，像素电极与第三公共电极线不接触，中间绝缘层上还形成有漏极过孔，像素电极通过漏极过孔与漏极连接。
上述所有可选技术方案，可以采用任意结合形成本发明的可选实施例，在此不再一一赘述。
综上所述，本发明实施例提供的阵列基板的制造方法，由于公共电极线位于至少两个金属层上且至少两个金属层中的公共电极线相互连接，因此，可以减小公共电极线与其他信号线之间的平面间距，解决了相关技术中阵列基板的开口率较低的问题，达到了提高阵列基板的开口率的效果。
请参考图4-1，其示出了本发明实施例提供的一种阵列基板的制造方法的方法流程图，该阵列基板的制造方法可以用于制造图2至图3-4任一所示的阵列基板，本实施例以制造图3-4所示的阵列基板02为例进行说明。参见图4-1，该方法可以包括：
步骤401、在衬底基板上形成栅极金属层，栅极金属层包括第一公共电极线。
请参考图4-2，其示出的是图4-1所示实施例提供的一种在衬底基板020上形成栅极金属层021后的结构示意图。其中，衬底基板020可以为透明基板，其具体可以是采用玻璃、石英、透明树脂等具有一定坚固性的导光且非金属材料制成的基板，栅极金属层021包括第一公共电极线0211，且该栅极金属层021还包括栅线0212和栅极(图4-2中未示出)，栅线0212与栅极连接，且栅线0212与第一公共电极线0211不接触，该第一公共电极线0211与栅极也不接触。栅极金属层021可以采用金属Mo(中文：钼)、金属Cu(中文：铜)、金属Al(中文：铝)及其合金材料制造而成，栅极金属层021的厚度可以根据实际需要设置，本发明实施例对此不作限定。
示例地，可以采用涂覆、磁控溅射、热蒸发或者等离子体增强化学气相沉积法(英文：Plasma Enhanced Chemical Vapor Deposition；简称：PECVD)等方法在衬底基板020上沉积一层金属材料，得到金属材质层，然后采用一次构图工艺对该金属材质层进行处理就可以得到栅极金属层021。其中，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，因此，采用一次构图工艺对金属材质层进行处理包括：在金属材质层上涂覆一层光刻胶，然后采用掩膜版对光刻胶进行曝光，使光刻胶形成完全曝光区和非曝光区，之后采用显影工艺进行处理，使完全曝光区的光刻胶被去除，非曝光区的光刻胶保留，之后对完全曝光区在金属材质层上的对应区域进行刻蚀，刻蚀完毕后剥离非曝光区的光刻胶即可得到栅极金属层021。
需要说明的是，本发明实施例是以采用正性光刻胶形成栅极金属层021为例进行说明的，实际应用中，还可以采用负性光刻胶形成栅极金属层021，本发明实施例在此不再赘述。
步骤402、在形成有栅极金属层的衬底基板上形成栅绝缘层。
请参考图4-3，其示出的是图4-1所示实施例提供的一种在形成有栅极金属层021的衬底基板020上形成栅绝缘层022后的结构示意图。其中，栅绝缘层022可以采用氧化硅、氮化硅、氧化铝等无机材料形成，栅绝缘层022的厚度可以根据实际需要进行设置，本发明实施例对此不做限定。
示例地，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有栅极金属层021的衬底基板020上沉积一层具有一定厚度的无机材料，得到无机材质层，并对无机材质层进行烘烤处理形成栅绝缘层022。实际应用中，当栅绝缘层022包括图形时，还可以通过一次构图工艺对无机材质层进行处理形成栅绝缘层022，本发明实施例对此不做限定。
步骤403、在形成有栅绝缘层的衬底基板上形成源漏极金属层，源漏极金属层包括第二公共电极线。
请参考图4-4，其示出的是图4-1所示实施例提供的一种在形成有栅绝缘层022的衬底基板020上形成源漏极金属层023后的结构示意图。参见图4-4，源漏极金属层023包括第二公共电极线0231，且该源漏极金属层023还包括数据线(图4-4中未示出)、源极(图4-4中未示出)和漏极(图4-4中未示出)，数据线与第二公共电极线0231不接触，源极与漏极不接触，且源极与数据线连接。源漏极金属层023可以采用金属Mo、金属Cu、金属A1及其合金材料制造而成，源漏极金属层023的厚度可以根据实际需要设置，本发明实施例对此不作限定。
示例地，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有栅绝缘层022的衬底基板020上沉积一层金属材料，得到金属材质层，然后采用一次构图工艺对该金属材质层进行处理就可以得到源漏极金属层023。其中，采用一次构图工艺对该金属材质层进行处理的过程可以参考步骤401，本发明实施例在此不再赘述。
步骤404、在形成有源漏极金属层的衬底基板上形成中间绝缘层。
请参考图4-5，其示出的是图4-1所示实施例提供的一种在形成有源漏极金属层023的衬底基板020上形成中间绝缘层024后的结构示意图。其中，该中间绝缘层024的形成过程可以参考步骤402中栅绝缘层022的形成过程，本发明实施例在此不再赘述。
步骤405、通过一次构图工艺在中间绝缘层上形成第二过孔，在栅绝缘层上形成第一过孔，第二过孔与第一过孔连通，且第二过孔的开口面的面积大于第一过孔的开口面的面积。
请参考图4-6，其示出的是图4-1所示实施例提供的一种通过一次构图工艺在中间绝缘层024上形成第二过孔K2，在栅绝缘层022上形成第一过孔K1后的结构示意图。参见图4-6，第二过孔K2与第一过孔K1连通，且第二过孔K2的开口面的面积大于第一过孔K1的开口面的面积，第二过孔K2在衬底基板020上的正投影与第一过孔K1在衬底基板020上的正投影存在重叠区域。
示例地，通过一次构图工艺在中间绝缘层024上形成第二过孔K2，在栅绝缘层022上形成第一过孔K1可以包括：在中间绝缘层024上涂覆一层光刻胶，然后采用掩膜版对光刻胶进行曝光，使光刻胶形成完全曝光区和非曝光区，之后采用显影工艺进行处理，使完全曝光区的光刻胶被去除，非曝光区的光刻胶保留，之后对完全曝光区在中间绝缘层024和栅绝缘层022上的对应区域进行刻蚀，刻蚀完毕后剥离非曝光区的光刻胶即可在中间绝缘层024上形成第二过孔K2，在栅绝缘层022上形成第一过孔K1。需要说明的是，该步骤在进行刻蚀时，可以采用湿法刻蚀，湿法刻蚀通常可以对无机材质进行刻蚀，而无法对金属材质进行刻蚀，具体地，可以采用湿法刻蚀对完全曝光区在中间绝缘层024上的对应区域进行刻蚀得到第二过孔K2，之后在第二过孔K2的底部继续进行刻蚀，得到第一过孔K1，本发明实施例对此不作限定。
步骤406、在形成有中间绝缘层的衬底基板上形成像素电极层，像素电极层包括第三公共电极线，第三公共电极线通过第二过孔与第二公共电极线连接，第三公共电极线通过第一过孔与第一公共电极线连接。
在形成有中间绝缘层024的衬底基板020上形成像素电极层025后的结构示意图可以参考图3-4，像素电极层025包括第三公共电极线0251和像素电极0252，第三公共电极线0251和通过第二过孔K2与第二公共电极线0231连接，第三公共电极线0251通过第一过孔K1与第一公共电极线0211连接，需要说明的是，实际应用中，中间绝缘层024上还形成有漏极过孔(图3-4中未示出)，像素电极0252可以通过漏极过孔与源漏极金属层0231中的漏极连接。其中，可以采用氧化铟锡(英文：Indium tin oxide；简称：ITO)、氧化铟锌(英文：Indiumzinc oxide；简称：IZO)等金属氧化物形成像素电极层025，该像素电极层025的厚度可以根据实际需要设置，本发明实施例对此不做限定。
示例地，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有中间绝缘层024的衬底基板020上沉积一层ITO材料，得到ITO材质层，然后采用一次构图工艺对该ITO材质层进行处理就可以得到像素电极层025。其中，采用一次构图工艺对该ITO材质层进行处理的过程可以参考步骤401，本发明实施例在此不再赘述。
综上所述，本发明实施例提供的阵列基板的制造方法，由于公共电极线位于至少两个金属层上且至少两个金属层中的公共电极线相互连接，因此，可以减小公共电极线与其他信号线之间的平面间距，解决了相关技术中阵列基板的开口率较低的问题，达到了提高阵列基板的开口率的效果。
请参考图5-1，其示出了本发明实施例提供的另一种阵列基板的制造方法的方法流程图，该阵列基板的制造方法可以用于制造图2至图3-4任一所示的阵列基板，本实施例以制造图3-2所示的阵列基板02为例进行说明。参见图5-1，该方法流程具体包括：
步骤501、在衬底基板上形成栅极金属层，栅极金属层包括第一公共电极线。
步骤502、在形成有栅极金属层的衬底基板上形成栅绝缘层。
上述步骤501和步骤502的具体实现过程可以参考图4-1所示实施例中的步骤401和步骤402，本实施例在此不再赘述。
步骤503、在栅绝缘层上形成第一过孔。
请参考图5-2，其示出的是图5-1所示实施例提供的一种在栅绝缘层022上形成第一过孔K1后的结构示意图。示例地，可以通过一次构图工艺在栅绝缘层022上形成第一过孔K1，具体地，可以在栅绝缘层022上涂覆一层光刻胶，然后采用掩膜版对光刻胶进行曝光，使光刻胶形成完全曝光区和非曝光区，之后采用显影工艺进行处理，使完全曝光区的光刻胶被去除，非曝光区的光刻胶保留，之后对完全曝光区在栅绝缘层022上的对应区域进行刻蚀，刻蚀完毕后剥离非曝光区的光刻胶即可在栅绝缘层022上形成第一过孔K1。
步骤504、在形成有栅绝缘层的衬底基板上形成源漏极金属层，源漏极金属层包括第二公共电极线，第二公共电极线通过第一过孔与第一公共电极线连接。
请参考图5-3，其示出的是图5-1所示实施例提供的一种在形成有栅绝缘层022的衬底基板020上形成源漏极金属层023后的结构示意图。参见图5-3，源漏极金属层023包括第二公共电极线0231，第二公共电极线0231通过第一过孔K1与第一公共电极线0211连接，该源漏极金属层023还包括数据线(图5-3中未示出)、源极(图5-3中未示出)和漏极(图5-3中未示出)，数据线与第二公共电极线0231不接触，源极与漏极不接触，且源极与数据线连接。其中，该源漏极金属层023的具体形成过程可以参考图4-1所示实施例中的步骤403，本发明实施例在此不再赘述。
步骤505、在形成有源漏极金属层的衬底基板上形成中间绝缘层。
请参考图5-4，其示出的是图5-1所示实施例提供的一种在形成有源漏极金属层023的衬底基板020上形成中间绝缘层024后的结构示意图。该中间绝缘层024的具体形成过程可以参考图4-1所示实施例中的步骤404，本实施例在此不再赘述。
步骤506、在中间绝缘层上形成第二过孔。
请参考图5-5，其示出的是图5-1所示实施例提供的一种在中间绝缘层024上形成第二过孔K2后的结构示意图。参见图5-5，第二过孔K2在衬底基板020上的正投影与第一过孔K1在衬底基板020上的正投影存在重叠区域。示例地，可以通过一次构图工艺在中间绝缘层024上形成第二过孔K2，具体地，可以在中间绝缘层024上涂覆一层光刻胶，然后采用掩膜版对光刻胶进行曝光，使光刻胶形成完全曝光区和非曝光区，之后采用显影工艺进行处理，使完全曝光区的光刻胶被去除，非曝光区的光刻胶保留，之后对完全曝光区在中间绝缘层024上的对应区域进行刻蚀，刻蚀完毕后剥离非曝光区的光刻胶即可在中间绝缘层024上形成第一过孔K2。
步骤507、在形成有中间绝缘层的衬底基板上形成像素电极层，像素电极层包括第三公共电极线，第三公共电极线通过第二过孔与第二公共电极线连接。
在形成有中间绝缘层024的衬底基板020上形成像素电极层025后的结构示意图可以参考图3-2，像素电极层025包括第三公共电极线0251和像素电极0252，像素电极0252与第三公共电极线0251不接触，第三公共电极线0251通过第二过孔K2与第二公共电极线0231连接。其中，像素电极层025的具体形成过程可以参考图4-1所示实施例中的步骤406，本实施例在此不再赘述。
综上所述，本发明实施例提供的阵列基板的制造方法，由于公共电极线位于至少两个金属层上且至少两个金属层中的公共电极线相互连接，因此，可以减小公共电极线与其他信号线之间的平面间距，解决了相关技术中阵列基板的开口率较低的问题，达到了提高阵列基板的开口率的效果。
本发明实施例还提供了一种显示装置，该显示装置包括图2至图3-4任一所示的阵列基板，该显示装置可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
综上所述，本发明实施例提供的显示装置，由于公共电极线位于至少两个金属层上且至少两个金属层中的公共电极线相互连接，因此，可以减小公共电极线与其他信号线之间的平面间距，解决了相关技术中阵列基板的开口率较低的问题，达到了提高阵列基板的开口率的效果。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (17)

1.一种阵列基板，其特征在于，所述阵列基板包括：衬底基板，
所述衬底基板上形成有相互绝缘的多个金属层，所述多个金属层中存在至少两个金属层中的每个金属层包括公共电极线，且所述至少两个金属层中的公共电极线相互连接。
2.根据权利要求1所述的阵列基板，其特征在于，
所述至少两个金属层中每两个相邻的金属层之间形成有绝缘层，所述绝缘层上形成有过孔，所述至少两个金属层中的公共电极线通过过孔相互连接。
3.根据权利要求2所述的阵列基板，其特征在于，所述至少两个金属层包括：栅极金属层和源漏极金属层，
所述衬底基板上形成有所述栅极金属层，所述栅极金属层包括第一公共电极线；
形成有所述栅极金属层的衬底基板上形成有栅绝缘层，所述栅绝缘层上形成有第一过孔；
形成有所述栅绝缘层的衬底基板上形成有所述源漏极金属层，所述源漏极金属层包括第二公共电极线，所述第二公共电极线通过所述第一过孔与所述第一公共电极线连接。
4.根据权利要求3所述的阵列基板，其特征在于，所述至少两个金属层还包括：像素电极层，
形成有所述源漏极金属层的衬底基板上形成有中间绝缘层，所述中间绝缘层上形成有第二过孔；
形成有所述中间绝缘层的衬底基板上形成有所述像素电极层，所述像素电极层包括第三公共电极线，所述第三公共电极线通过所述第二过孔与所述第二公共电极线连接。
5.根据权利要求2所述的阵列基板，其特征在于，所述至少两个金属层包括：栅极金属层、源漏极金属层和像素电极层，
所述衬底基板上形成有所述栅极金属层，所述栅极金属层包括第一公共电极线；
形成有所述栅极金属层的衬底基板上形成有栅绝缘层，所述栅绝缘层上形成有第一过孔；
形成有所述栅绝缘层的衬底基板上形成有所述源漏极金属层，所述源漏极金属层包括第二公共电极线；
形成有所述源漏极金属层的衬底基板上形成有中间绝缘层，所述中间绝缘层上形成有第二过孔，所述第二过孔与所述第一过孔连通，且所述第二过孔的开口面的面积大于所述第一过孔的开口面的面积；
形成有所述中间绝缘层的衬底基板上形成有所述像素电极层，所述像素电极层包括第三公共电极线，所述第三公共电极线通过所述第二过孔与所述第二公共电极线连接，所述第三公共电极线通过所述第一过孔与所述第一公共电极线连接。
6.根据权利要求4或5所述的阵列基板，其特征在于，
所述第二过孔在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影存在重叠区域。
7.根据权利要求4或5所述的阵列基板，其特征在于，
所述栅极金属层还包括栅线，所述栅线与所述第一公共电极线不接触；
所述源漏极金属层还包括数据线，所述数据线与所述第二公共电极线不接触。
8.根据权利要求7所述的阵列基板，其特征在于，
所述栅极金属层还包括栅极，所述栅极与所述栅线连接；
所述源漏极金属层还包括源极和漏极，所述源极与所述漏极不接触，且所述源极与所述数据线连接；
所述像素电极层还包括像素电极，所述像素电极与所述第三公共电极线不接触，所述中间绝缘层上还形成有漏极过孔，所述像素电极通过所述漏极过孔与所述漏极连接。
9.一种阵列基板的制造方法，其特征在于，所述方法包括：
在衬底基板上形成相互绝缘的多个金属层，所述多个金属层中存在至少两个金属层中的每个金属层包括公共电极线，且所述至少两个金属层中的公共电极线相互连接。
10.根据权利要求9所述的方法，其特征在于，
所述在衬底基板上形成相互绝缘的多个金属层，所述多个金属层中存在至少两个金属层中的每个金属层包括公共电极线，且所述至少两个金属层中的公共电极线相互连接，包括：
在所述衬底基板上形成相互绝缘的多个金属层，所述多个金属层中存在至少两个金属层中的每个金属层包括公共电极线，且所述至少两个金属层中每两个相邻的金属层之间形成有绝缘层，所述绝缘层上形成有过孔，所述至少两个金属层中的公共电极线通过过孔相互连接。
11.根据权利要求10所述的方法，其特征在于，所述至少两个金属层包括：栅极金属层和源漏极金属层，
所述在所述衬底基板上形成相互绝缘的多个金属层，所述多个金属层中存在至少两个金属层中的每个金属层包括公共电极线，且所述至少两个金属层中每两个相邻的金属层之间形成有绝缘层，所述绝缘层上形成有过孔，所述至少两个金属层中的公共电极线通过过孔相互连接，包括：
在所述衬底基板上形成所述栅极金属层，所述栅极金属层包括第一公共电极线；
在形成有所述栅极金属层的衬底基板上形成栅绝缘层；
在所述栅绝缘层上形成第一过孔；
在形成有所述栅绝缘层的衬底基板上形成所述源漏极金属层，所述源漏极金属层包括第二公共电极线，所述第二公共电极线通过所述第一过孔与所述第一公共电极线连接。
12.根据权利要求11所述的方法，其特征在于，所述至少两个金属层还包括：像素电极层，
所述在所述衬底基板上形成相互绝缘的多个金属层，所述多个金属层中存在至少两个金属层中的每个金属层包括公共电极线，且所述至少两个金属层中每两个相邻的金属层之间形成有绝缘层，所述绝缘层上形成有过孔，所述至少两个金属层中的公共电极线通过过孔相互连接，还包括：
在形成有所述源漏极金属层的衬底基板上形成中间绝缘层；
在所述中间绝缘层上形成第二过孔；
在形成有所述中间绝缘层的衬底基板上形成所述像素电极层，所述像素电极层包括第三公共电极线，所述第三公共电极线通过所述第二过孔与所述第二公共电极线连接。
13.根据权利要求10所述的方法，其特征在于，所述至少两个金属层包括：栅极金属层、源漏极金属层和像素电极层，
所述在所述衬底基板上形成相互绝缘的多个金属层，所述多个金属层中存在至少两个金属层中的每个金属层包括公共电极线，且所述至少两个金属层中每两个相邻的金属层之间形成有绝缘层，所述绝缘层上形成有过孔，所述至少两个金属层中的公共电极线通过过孔相互连接，包括：
在所述衬底基板上形成所述栅极金属层，所述栅极金属层包括第一公共电极线；
在形成有所述栅极金属层的衬底基板上形成栅绝缘层；
在形成有所述栅绝缘层的衬底基板上形成所述源漏极金属层，所述源漏极金属层包括第二公共电极线；
在形成有所述源漏极金属层的衬底基板上形成中间绝缘层；
通过一次构图工艺在所述中间绝缘层上形成第二过孔，在所述栅绝缘层上形成第一过孔，所述第二过孔与所述第一过孔连通，且所述第二过孔的开口面的面积大于所述第一过孔的开口面的面积；
在形成有所述中间绝缘层的衬底基板上形成所述像素电极层，所述像素电极层包括第三公共电极线，所述第三公共电极线通过所述第二过孔与所述第二公共电极线连接，所述第三公共电极线通过所述第一过孔与所述第一公共电极线连接。
14.根据权利要求12或13所述的方法，其特征在于，
所述第二过孔在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影存在重叠区域。
15.根据权利要求12或13所述的方法，其特征在于，
所述栅极金属层还包括栅线，所述栅线与所述第一公共电极线不接触；
所述源漏极金属层还包括数据线，所述数据线与所述第二公共电极线不接触。
16.根据权利要求15所述的方法，其特征在于，
所述栅极金属层还包括栅极，所述栅极与所述栅线连接；
所述源漏极金属层还包括源极和漏极，所述源极与所述漏极不接触，且所述源极与所述数据线连接；
所述像素电极层还包括像素电极，所述像素电极与所述第三公共电极线不接触，所述中间绝缘层上还形成有漏极过孔，所述像素电极通过所述漏极过孔与所述漏极连接。
17.一种显示装置，其特征在于，所述显示装置包括权利要求1至8任一所述的阵列基板。
CN201610669155.3A 2016-08-15 2016-08-15 阵列基板及其制造方法、显示装置 Active CN106019751B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610669155.3A CN106019751B (zh) 2016-08-15 2016-08-15 阵列基板及其制造方法、显示装置
US15/663,930 US10381382B2 (en) 2016-08-15 2017-07-31 Array substrate, method for manufacturing the same and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610669155.3A CN106019751B (zh) 2016-08-15 2016-08-15 阵列基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN106019751A true CN106019751A (zh) 2016-10-12
CN106019751B CN106019751B (zh) 2020-06-02

Family

ID=57134847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610669155.3A Active CN106019751B (zh) 2016-08-15 2016-08-15 阵列基板及其制造方法、显示装置

Country Status (2)

Country Link
US (1) US10381382B2 (zh)
CN (1) CN106019751B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107065347A (zh) * 2017-03-28 2017-08-18 上海天马微电子有限公司 阵列基板、液晶显示面板及阵列基板的制作方法
CN107272271A (zh) * 2017-08-16 2017-10-20 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN111983862A (zh) * 2020-08-19 2020-11-24 武汉华星光电技术有限公司 阵列基板、阵列基板制作方法及液晶显示面板
CN112002713A (zh) * 2020-08-31 2020-11-27 昆山国显光电有限公司 阵列基板和显示面板
WO2021184186A1 (zh) * 2020-03-17 2021-09-23 京东方科技集团股份有限公司 阵列基板及显示装置
CN114690496A (zh) * 2022-03-25 2022-07-01 Tcl华星光电技术有限公司 显示面板、阵列基板及其制造方法
WO2023065378A1 (zh) * 2021-10-18 2023-04-27 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102594791B1 (ko) * 2016-12-28 2023-10-30 엘지디스플레이 주식회사 액정표시장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101231406A (zh) * 2007-01-25 2008-07-30 精工爱普生株式会社 液晶显示装置和液晶显示装置的制造方法以及电子设备
CN104332473A (zh) * 2014-08-29 2015-02-04 京东方科技集团股份有限公司 一种阵列基板、其制备方法、显示面板和显示装置
CN104966721A (zh) * 2015-07-15 2015-10-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN105161505A (zh) * 2015-09-28 2015-12-16 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
US9373649B2 (en) * 2013-09-26 2016-06-21 Boe Technology Group Co., Ltd. Array substrate and method for manufacturing the same, and display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108254979A (zh) * 2016-12-29 2018-07-06 南京瀚宇彩欣科技有限责任公司 显示面板及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101231406A (zh) * 2007-01-25 2008-07-30 精工爱普生株式会社 液晶显示装置和液晶显示装置的制造方法以及电子设备
US9373649B2 (en) * 2013-09-26 2016-06-21 Boe Technology Group Co., Ltd. Array substrate and method for manufacturing the same, and display device
CN104332473A (zh) * 2014-08-29 2015-02-04 京东方科技集团股份有限公司 一种阵列基板、其制备方法、显示面板和显示装置
CN104966721A (zh) * 2015-07-15 2015-10-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN105161505A (zh) * 2015-09-28 2015-12-16 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107065347A (zh) * 2017-03-28 2017-08-18 上海天马微电子有限公司 阵列基板、液晶显示面板及阵列基板的制作方法
CN107272271A (zh) * 2017-08-16 2017-10-20 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
WO2021184186A1 (zh) * 2020-03-17 2021-09-23 京东方科技集团股份有限公司 阵列基板及显示装置
CN111983862A (zh) * 2020-08-19 2020-11-24 武汉华星光电技术有限公司 阵列基板、阵列基板制作方法及液晶显示面板
CN111983862B (zh) * 2020-08-19 2022-07-12 武汉华星光电技术有限公司 阵列基板、阵列基板制作方法及液晶显示面板
CN112002713A (zh) * 2020-08-31 2020-11-27 昆山国显光电有限公司 阵列基板和显示面板
CN112002713B (zh) * 2020-08-31 2022-07-22 昆山国显光电有限公司 阵列基板和显示面板
WO2023065378A1 (zh) * 2021-10-18 2023-04-27 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板
CN114690496A (zh) * 2022-03-25 2022-07-01 Tcl华星光电技术有限公司 显示面板、阵列基板及其制造方法
CN114690496B (zh) * 2022-03-25 2023-08-22 Tcl华星光电技术有限公司 显示面板、阵列基板及其制造方法

Also Published As

Publication number Publication date
US10381382B2 (en) 2019-08-13
CN106019751B (zh) 2020-06-02
US20180047752A1 (en) 2018-02-15

Similar Documents

Publication Publication Date Title
CN106019751A (zh) 阵列基板及其制造方法、显示装置
CN109256400A (zh) 柔性显示基板及其制造方法、显示装置
CN103092414B (zh) 一种外挂式触摸屏及其制作方法、显示装置
CN103227148B (zh) 一种阵列基板制备方法及阵列基板和显示装置
CN105742299B (zh) 一种像素单元及其制作方法、阵列基板及显示装置
CN105575961A (zh) 显示基板及其制造方法、显示装置
CN110491886A (zh) 显示基板及其制造方法、显示装置
CN109920845A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN105957867A (zh) 阵列基板母板及其制作方法、显示装置
CN103236419A (zh) 阵列基板的制备方法、阵列基板以及显示装置
CN103545252B (zh) 阵列基板及其制备方法、液晶显示装置
CN103489874B (zh) 阵列基板及其制备方法、显示装置
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
CN106354319A (zh) 触摸屏的制备方法、及触控显示装置的制备方法
CN105575977B (zh) 显示基板、制备方法及显示装置
CN107507850A (zh) 一种阵列基板及其制作方法、显示装置
CN108346622A (zh) 阵列基板及其制备方法、显示面板
CN104617049B (zh) 一种阵列基板及其制作方法、显示装置
CN109613772A (zh) 显示基板及其制造方法、修复方法、显示装置
CN102983103A (zh) 制作薄膜晶体管阵列基板的方法、阵列基板和显示装置
CN107978608A (zh) Ips型薄膜晶体管阵列基板及其制作方法
CN105845692A (zh) 一种显示基板、显示装置及显示基板的制造方法
CN105280552A (zh) 一种阵列基板的制备方法、阵列基板和显示装置
CN106364197B (zh) 面板及其制备方法
CN206020894U (zh) 阵列基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant