CN105742299B - 一种像素单元及其制作方法、阵列基板及显示装置 - Google Patents

一种像素单元及其制作方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN105742299B
CN105742299B CN201610323593.4A CN201610323593A CN105742299B CN 105742299 B CN105742299 B CN 105742299B CN 201610323593 A CN201610323593 A CN 201610323593A CN 105742299 B CN105742299 B CN 105742299B
Authority
CN
China
Prior art keywords
conductive layer
layer
bottom conductive
transistor
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610323593.4A
Other languages
English (en)
Other versions
CN105742299A (zh
Inventor
王祖强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610323593.4A priority Critical patent/CN105742299B/zh
Publication of CN105742299A publication Critical patent/CN105742299A/zh
Priority to EP17779990.5A priority patent/EP3459116B1/en
Priority to PCT/CN2017/081874 priority patent/WO2017198048A1/en
Priority to JP2017557433A priority patent/JP6966331B2/ja
Priority to US15/567,207 priority patent/US10416515B2/en
Application granted granted Critical
Publication of CN105742299B publication Critical patent/CN105742299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了一种像素单元及其制作方法、阵列基板及显示装置，属于显示技术领域。所述像素单元包括：晶体管；晶体管的漏极上形成有第一底层导电层，第一底层导电层覆盖漏极；晶体管和第一底层导电层上形成有平坦层，平坦层上设有过孔；平坦层上形成有金属层，金属层通过过孔与第一底层导电层电连接。本发明通过使像素电极的第一底层导电层覆盖在漏极上，增大了第一底层导电层与漏极的接触面积，减小了接触电阻，使得有效电流增大，降低了显示装置消耗的功率。

Description

一种像素单元及其制作方法、阵列基板及显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种像素单元及其制作方法、阵列基板及显示装置。
背景技术
随着显示技术的不断发展，有源矩阵液晶显示器和有源矩阵有机发光显示器受到了广泛的开发与利用，有源矩阵液晶显示器和有源矩阵有机发光显示器中都包括阵列基板，可以通过阵列基板驱动显示器显示画面。
如图1所示，目前的阵列基板包括衬底基板1和在衬底基板1上设有的多个像素单元，每个像素单元包括晶体管2、像素电极3和位于晶体管2与像素电极3之间的平坦层4，平坦层4上设有一个过孔，像素电极3通常包括三层，分别为依次叠加的底层导电层31、金属层32和顶层导电层33，底层导电层31通过过孔与晶体管2的漏极21的电连接。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
由于底层导电层31与漏极21仅仅通过一个过孔电连接，使得底层导电层31与漏极21的接触面积较小，导致像素电极3与漏极21之间的接触电阻较高，因此使得晶体管2产生的有效电流较小，使得整个显示器消耗的功率较大。
发明内容
为了解决像素电极与漏极之间的接触电阻较高，因此使得晶体管产生的有效电流较小，使得整个显示器消耗的功率较大的问题，一方面，本发明实施例提供了一种像素单元，所述像素单元包括：
晶体管；
所述晶体管的漏极上形成有第一底层导电层，所述第一底层导电层覆盖所述漏极；
所述晶体管和所述第一底层导电层上形成有平坦层，所述平坦层上设有过孔；
所述平坦层上形成有金属层，所述金属层通过所述过孔与所述第一底层导电层电连接。
可选地，所述第一底层导电层覆盖所述漏极的整个顶面及各个侧面。
可选地，所述晶体管的源极与所述平坦层之间形成有第二底层导电层，所述第二底层导电层覆盖所述晶体管的源极。
可选地，所述第二底层导电层覆盖所述源极的整个顶面及各个侧面。
可选地，所述第二底层导电层还覆盖与所述晶体管的源极相连的数据线。
可选地，与所述晶体管的栅极相连的栅线上形成有第三底层导电层，所述第三底层导电层覆盖所述栅线。
可选地，所述金属层为金属银层。
可选地，所述金属层上形成有顶层导电层，所述顶层导电层覆盖所述金属层。
另一方面，本发明实施例提供了一种阵列基板，所述阵列基板包括衬底基板和在所述衬底基板上设置的至少一个所述像素单元。
又一方面，本发明实施例提供了一种显示装置，所述显示装置包括所述阵列基板。
又一方面，本发明实施例提供了一种像素单元的制作方法，所述方法包括：
在衬底基板上形成晶体管；
在所述晶体管的漏极上形成第一底层导电层，所述第一底层导电层覆盖所述漏极；
在所述晶体管和所述第一底层导电层上形成平坦层，在所述平坦层上形成过孔；
在所述平坦层上形成金属层，所述金属层通过所述过孔与所述第一底层导电层电连接。
可选地，所述第一底层导电层覆盖所述漏极，包括：
所述第一底层导电层覆盖所述漏极的整个顶面及各个侧面。
可选地，所述在所述晶体管的漏极上形成第一底层导电层，包括：
在所述晶体管上形成导电层；
对所述导电层通过一次构图工艺在所述晶体管的漏极上形成第一底层导电层。
可选地，所述方法还包括：
在所述晶体管的源极与所述平坦层之间形成第二底层导电层，所述第二底层导电层与所述第一底层导电层通过所述一次构图工艺形成，所述第二底层导电层覆盖所述晶体管的源极。
可选地，所述第二底层导电层覆盖所述晶体管的源极，包括：
所述第二底层导电层覆盖所述源极的整个顶面及各个侧面。
可选地，所述第二底层导电层还覆盖与所述晶体管的源极相连的数据线。
可选地，所述方法还包括：
形成第三底层导电层，所述第三底层导电层与所述第一底层导电层通过所述一次构图工艺形成，所述第三底层导电层覆盖与所述晶体管的栅极相连的栅线。
可选地，所述方法还包括：
在所述金属层上形成顶层导电层，所述顶层导电层覆盖所述金属层。
本发明实施例提供的技术方案带来的有益效果是：
通过使像素电极的第一底层导电层覆盖在漏极上，增大了第一底层导电层与漏极的接触面积，减小了接触电阻，使得有效电流增大，降低了显示装置消耗的功率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有的阵列基板的横截面的结构示意图；
图2是本发明实施例一提供的一种像素单元的横截面的结构示意图；
图3是本发明实施例一提供的一种像素单元的横截面的结构示意图；
图4是本发明实施例一提供的一种像素单元的横截面的结构示意图；
图5是本发明实施例四提供的一种像素单元的制作方法的流程图；
图6是本发明实施例四提供的一种像素单元的制作方法的流程图；
图7是本发明实施例四提供的一种像素单元的制作方法的流程图；
图8是本发明实施例四提供的一种像素单元的制作方法的流程图。
其中，
1 衬底基板；
2 晶体管，21 漏极，22 有源层，23 栅绝缘层，24 栅极，25 层间隔绝层，26 源极；
3 像素电极，31 底层导电层，311 第一底层导电层，312 第二底层导电层，32 金属层，33 顶层导电层；
4 平坦层；
5 像素定义层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
为了解决像素电极3与漏极21之间的接触电阻较高，使得晶体管2产生的有效电流较小，使得整个显示器消耗的功率较大的问题，如图2所示，本发明实施例提供了一种像素单元，该像素单元包括：
晶体管2；
晶体管2的漏极21上形成有第一底层导电层311，第一底层导电层311覆盖漏极21；
晶体管2和第一底层导电层311上形成有平坦层4，平坦层4上设有过孔；
平坦层4上依次形成有金属层32和顶层导电层33，金属层32通过过孔与第一底层导电层311电连接。
如图2所示，本实施例中的晶体管2包括：
有源层22；
有源层22上形成有栅绝缘层23；
栅绝缘层23上形成有栅极24；
栅极24上形成有层间绝缘层25，层间绝缘层25上设有两个过孔，该两个过孔也同时穿过栅绝缘层23，使栅绝缘层23下的有源层22通过该两个过孔露出；
层间绝缘层25上形成有源极26和漏极21，源极26通过层间绝缘层25上的两个过孔中的一个过孔与有源层22电连接，漏极21通过层间绝缘层25上的两个过孔中的另一个过孔与有源层22电连接。
如图2所示，本实施例中的像素电极3可以包括三层，分别为第一底层导电层311、金属层32和顶层导电层33，顶层导电层33覆盖金属层。当然，根据产品设计及功能需要，像素电极3也可以包括两层，分别为第一底层导电层311和金属层32，本发明对此不做限制。
本发明实施例中通过使像素电极3的第一底层导电层311覆盖在漏极21上，增大了第一底层导电层311与漏极21的接触面积，减小了接触电阻，使得有效电流增大，降低了显示装置消耗的功率；由于第一底层导电层311与漏极21的接触面积增大，使得第一底层导电层311与漏极21的附着力增强，防止第一底层导电层311与漏极21之间由于接触面积过小而从漏极21上脱落的现象发生；同时由于先形成像素电极3的第一底层导电层311，再形成平坦层4，最后在平坦层4上通过一次构图工艺处理得到像素电极3的金属层32和顶层导电层33，相对于现有技术中的先形成平坦层4，最后在平坦层4上通过一次构图工艺处理得到像素电极3的第一底层导电层311、金属层32和顶层导电层33来说，在平坦层4上刻蚀的层数减少，在刻蚀过程中，更有利于控制金属层32和顶层导电层33的尺寸和刻蚀过程中的刻蚀速率。
进一步地，如图3所示，第一底层导电层311覆盖漏极21的整个顶面及各个侧面(图3中为像素单元的横截面的结构示意图，因此，只显示了漏极21的顶面和其中的两个侧面，其他侧面未在图3中显示)。
其中，第一底层导电层311可以采用透明导电材料，例如ITO(氧化铟锡)。
目前的像素单元的金属层32多为金属银层，晶体管2的漏极21中包含金属铝，而平坦层4虽然是形成在漏极21之上，但并不会将漏极21的所有侧面都覆盖住，因此，没有被平坦层4覆盖的漏极21的侧面是裸露在外的，在通过构图工艺刻蚀出金属层32的图案的过程中，在刻蚀液的作用下，漏极21的裸露在外的侧面中的金属铝会与金属层32中的银发生电化学反应，会导致金属层32的流失，进而导致像素电极3的不良，同时，也会导致漏极21的不良，进而导致晶体管2的不良；因此，本发明实施例中，在形成第一底层导电层311时，使第一底层导电层311将漏极21的顶面和各个侧面均覆盖住，不仅可以进一步增大第一底层导电层311与漏极21的接触面积，同时还可以防止漏极21的裸露在外的侧面中的金属铝与金属层32中的金属银产生电化学反应，保证晶体管2与像素电极3的质量。
进一步地，如图4所示，晶体管2的源极26与平坦层4之间形成有第二底层导电层312，第二底层导电层312覆盖晶体管2的源极26。具体地，第二底层导电层312可以覆盖源极26的整个顶面及各个侧面(图4中为像素单元的横截面的结构示意图，因此，只显示了源极26的顶面和其中的两个侧面，其他侧面未在图4中显示)。
其中，第二底层导电层312可以采用透明导电材料，例如ITO(氧化铟锡)。
由于源极26的金属与漏极21的金属的材质可以相同，都包含金属铝，平坦层4也不会将源极26的所有侧面均覆盖住，在通过构图工艺刻蚀出金属层32的图案的过程中，在刻蚀液的作用下，源极26的裸露在外的侧面中的金属铝会与金属层32中的金属银发生电化学反应，因此，本发明实施例在形成第一底层导电层311时，同时在源极26与平坦层4之间形成第二底层导电层312，使第二底层导电层312将源极26的顶面和各个侧面均覆盖住，可以防止源极26的裸露在外的侧面中的金属铝与金属层32中的金属银产生电化学反应，进一步地防止由于金属层32的流失而导致的像素电极3的不良。
进一步地，第二底层导电层312还覆盖与晶体管2的源极26相连的数据线。
在制作晶体管2的源极26时，通常会通过构图工艺同时形成与源极26相连的数据线，因此数据线与源极26的材质可以相同，都包含金属铝，而平坦层4并不会覆盖与源极26相连的数据线，因此数据线也是裸露在外的，在通过构图工艺形成金属层32的图案的过程中，在刻蚀液的作用下，裸露在外的数据线中的金属铝会与金属层32中的银发生电化学反应，因此，本发明实施例中使第二底层导电层312将源极26的顶面和各个侧面均覆盖住的同时并将与源极26相连的数据线覆盖住，可以防止裸露在外的数据线中的金属铝与金属层32中的金属银产生电化学反应，进一步地防止由于金属层32的流失而导致的像素电极3的不良，同时防止了由于电化学反应而导致的数据线的不良。
此时，第一底层导电层311与第二底层导电层312可以通过一次构图工艺同时形成，并且在该构图工艺过程中使用在形成晶体管2的源极26、与源极26相连的数据线和漏极21时所使用的掩膜版即可，众所周知，晶体管2的源极26、与源极26相连的数据线和漏极21可以使用一块掩膜版通过一次曝光工艺同时形成，在本发明实施例中第一底层导电层311覆盖漏极21，第二底层导电层312覆盖源极26以及与源极26相连的数据线，因此，在源极26、与源极26相连的数据线和漏极21上涂覆一层导电层后，通过使用形成晶体管2的源极26、与源极26相连的数据线和漏极21时所使用的掩膜版，可以形成与源极26、数据线和漏极21相同的图案，同时，可以通过调整曝光工艺来调整图案的线宽，使第一底层导电层311在覆盖漏极21的整个顶面的同时将漏极21的各个侧面也覆盖、第二底层导电层312在覆盖源极26的整个顶面的同时将源极26的各个侧面以及与源极26相连的数据线也覆盖住。如此，通过使用形成晶体管2的源极26、与源极26相连的数据线和漏极21时所使用的掩膜版，可以节省掩膜版的使用，节约成本；第一底层导电层311与第二底层导电层312也可以通过两次构图工艺同时形成，可根据实际情况进行选择。
进一步地，与晶体管2的栅极24相连的栅线上形成有第三底层导电层，第三底层导电层覆盖与晶体管2的栅极24相连的栅线。
其中，第三底层导电层可以采用透明导电材料，例如ITO(氧化铟锡)。
在制作晶体管2的栅极24时，通常会通过构图工艺同时形成与栅极24相连的栅线，栅线的金属中一般都包含铝，而平坦层4也不会覆盖与栅极24相连的栅线，因此栅线也是裸露在外的，在通过构图工艺形成金属层32的图案的过程中，在刻蚀液的作用下，裸露在外的栅线中的金属铝会与金属层32中的银发生电化学反应，因此，本发明实施例中使第三底层导电层将与栅极24相连的栅线覆盖住，可以防止裸露在外的栅线中的金属铝与金属层32中的金属银产生电化学反应，进一步地防止由于金属层32的流失而导致的像素电极3的不良，同时防止了由于电化学反应而导致的栅线的不良。其中，第一底层导电层311、第二底层导电层312和第三底层导电层可以通过一次构图工艺同时形成，也可以通过多次构图工艺形成，可根据实际情况进行选择。
本发明实施例中通过使像素电极3的第一底层导电层311覆盖在漏极21上，增大了第一底层导电层311与漏极21的接触面积，减小了接触电阻，使得有效电流增大，降低了显示装置消耗的功率；由于第一底层导电层311与漏极21的接触面积增大，使得第一底层导电层311与漏极21的附着力增强，防止第一底层导电层311与漏极21之间由于接触面积过小而从漏极21上脱落的现象发生；由于先形成像素电极3的第一底层导电层311，再形成平坦层4，最后在平坦层4上通过一次构图工艺处理得到像素电极3的金属层32和顶层导电层33，相对于现有技术中的先形成平坦层4，最后在平坦层4上通过一次构图工艺处理得到像素电极3的第一底层导电层311、金属层32和顶层导电层33来说，在平坦层4上刻蚀的层数减少，在刻蚀过程中，更有利于控制金属层32和顶层导电层33的尺寸和刻蚀过程中的刻蚀速率；同时，本发明实施例通过设置第二底层导电层312和第三底层导电层，第二底层导电层312覆盖源极26的顶面和各个侧面以及与源极26相连的数据线，第三底层导电层覆盖与栅极24相连的栅线，进一步地防止金属层32中的金属在刻蚀液的作用下与源极26以及与其相连的数据线和与栅极24相连的栅线发生电化学反应，防止了由于金属层32的流失而导致的像素电极3的不良。
实施例二
本发明实施例提供了一种阵列基板，该阵列基板包括衬底基板1和在衬底基板1上设置的至少一个实施例一中描述的像素单元。
在本发明实施例中的阵列基板中，使每个像素单元的像素电极3的第一底层导电层311覆盖在漏极21上，增大了第一底层导电层311与漏极21的接触面积，减小了接触电阻，使得有效电流增大，降低了显示装置消耗的功率；由于第一底层导电层311与漏极21的接触面积增大，使得第一底层导电层311与漏极21的附着力增强，防止第一底层导电层311与漏极21之间由于接触面积过小而从漏极21上脱落的现象发生；由于先形成像素电极3的第一底层导电层311，再形成平坦层4，最后在平坦层4上通过一次构图工艺处理得到像素电极3的金属层32和顶层导电层33，相对于现有技术中的先形成平坦层4，最后在平坦层4上通过一次构图工艺处理得到像素电极3的第一底层导电层311、金属层32和顶层导电层33来说，在平坦层4上刻蚀的层数减少，在刻蚀过程中，更有利于控制金属层32和顶层导电层33的尺寸和刻蚀过程中的刻蚀速率；同时，本发明实施例通过设置第二底层导电层312和第三底层透明层，第二底层导电层312覆盖源极26的顶面和各个侧面以及与源极26相连的数据线，第三底层导电层覆盖与栅极24相连的栅线，进一步地防止金属层32中的金属在刻蚀液的作用下与源极26以及与其相连的数据线和与栅极24相连的栅线发生电化学反应，防止了由于金属层32的流失而导致的像素电极3的不良。
实施例三
本发明实施例提供了一种显示装置，该显示装置可以为有源矩阵液晶显示装置或者有源矩阵有机发光显示装置，该显示装置包括实施例二中描述的阵列基板，具体的可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。当该显示装置为有源矩阵有机发光显示装置时，如图4所示，此时可在像素单元的像素电极3上形成像素定义层5，并在像素定义层5上形成发光层的结构，以使显示装置可以显示画面，在此不再叙述。
在本发明实施例中的显示装置中，使每个像素单元的像素电极3的第一底层导电层311覆盖在漏极21上，增大了第一底层导电层311与漏极21的接触面积，减小了接触电阻，使得有效电流增大，降低了显示装置消耗的功率；由于第一底层导电层311与漏极21的接触面积增大，使得第一底层导电层311与漏极21的附着力增强，防止第一底层导电层311与漏极21之间由于接触面积过小而从漏极21上脱落的现象发生；由于先形成像素电极3的第一底层导电层311，再形成平坦层4，最后在平坦层4上通过一次构图工艺处理得到像素电极3的金属层32和顶层导电层33，相对于现有技术中的先形成平坦层4，最后在平坦层4上通过一次构图工艺处理得到像素电极3的第一底层导电层311、金属层32和顶层导电层33来说，在平坦层4上刻蚀的层数减少，在刻蚀过程中，更有利于控制金属层32和顶层导电层33的尺寸和刻蚀过程中的刻蚀速率；同时，本发明实施例通过设置第二底层导电层312和第三底层透明层，第二底层导电层312覆盖源极26的顶面和各个侧面以及与源极26相连的数据线，第三底层导电层覆盖与栅极24相连的栅线，进一步地防止金属层32中的金属在刻蚀液的作用下与源极26以及与其相连的数据线和与栅极24相连的栅线发生电化学反应，防止了由于金属层32的流失而导致的像素电极3的不良。
实施例四
本发明实施例提供了一种像素单元的制作方法，如图5所示，该制作方法包括：
步骤101：在衬底基板1上形成晶体管2；
如图2所示，在衬底上形成晶体管2可以包括：
在衬底基板1上形成有源层22；
在有源层22上形成栅绝缘层23；
在栅绝缘层23上形成栅极24；
在栅极24上形成层间绝缘层25，在层间绝缘层25上设置两个过孔，并使该两个过孔也同时穿过栅绝缘层23，使栅绝缘层23下的有源层22通过该两个过孔露出；
在层间绝缘层25上形成源极26和漏极21，使源极26通过层间绝缘层25上的两个过孔中的一个过孔与有源层22电连接，漏极21通过层间绝缘层25上的两个过孔中的另一个过孔与有源层22电连接。
步骤102：在晶体管2的漏极21上形成第一底层导电层311，第一底层导电层311覆盖漏极21；
如图2所示，可通过一次构图工艺形成第一底层导电层311，具体地，可以为在晶体管2上形成一层导电层，在导电层上涂覆一层光刻胶，对涂覆了光刻胶的导电层进行曝光、显影和刻蚀，用以去除多余的导电层，再将剩余的光刻胶剥离，在晶体管2的漏极21上形成第一底层导电层311，使第一底层导电层311覆盖漏极21。
步骤103：在晶体管2和第一底层导电层311上形成平坦层4，在平坦层4上形成过孔；
具体地，可通过一次构图工艺形在晶体管2和第一底层导电层311上形成平坦层4以及位于平坦层4上的过孔。
步骤104：在平坦层4上依次形成金属层32和顶层导电层33，金属层32通过过孔与第一底层导电层311电连接。
具体地，可通过一次构图工艺同时形成金属层32和顶层导电层33。
本实施例中的像素电极3可以包括三层，分别为第一底层导电层311、金属层32和顶层导电层33，顶层导电层33覆盖金属层。当然，根据产品设计及功能需要，像素电极3也可以包括两层，分别为第一底层导电层311和金属层32，本发明对此不做限制。当像素电极3包括两层时，步骤104为：在平坦层4上形成金属层32，金属层32通过过孔与第一底层导电层311电连接。本发明实施例中使像素电极3的第一底层导电层311覆盖在漏极21上，增大了第一底层导电层311与漏极21的接触面积，减小了接触电阻，使得有效电流增大，降低了显示装置消耗的功率；由于第一底层导电层311与漏极21的接触面积增大，使得第一底层导电层311与漏极21的附着力增强，防止第一底层导电层311与漏极21之间由于接触面积过小而从漏极21上脱落的现象发生；同时由于先形成像素电极3的第一底层导电层311，再形成平坦层4，最后在平坦层4上通过一次构图工艺处理得到像素电极3的金属层32和顶层导电层33，相对于现有技术中的先形成平坦层4，最后在平坦层4上通过一次构图工艺处理得到像素电极3的第一底层导电层311、金属层32和顶层导电层33来说，在平坦层4上刻蚀的层数减少，在刻蚀过程中，更有利于控制金属层32和顶层导电层33的尺寸和刻蚀过程中的刻蚀速率。
进一步地，如图3所示，在步骤102中第一底层导电层311覆盖漏极21的方式可以为第一底层导电层311覆盖漏极21的整个顶面及各个侧面。
目前的像素单元的金属层32多为金属银层，晶体管2的漏极21中包含金属铝，而平坦层4虽然是形成在漏极21之上，但并不会将漏极21的所有侧面都覆盖住，因此，没有被平坦层4覆盖的漏极21的侧面是裸露在外的，在通过构图工艺形成金属层32的图案的过程中，在刻蚀液的作用下，漏极21的裸露在外的侧面中的金属铝会与金属层32中的银发生电化学反应，会导致金属层32的流失，进而导致像素电极3的不良，同时，也会导致漏极21的不良，进而导致晶体管2的不良；因此，本发明实施例在形成第一底层导电层311时，使第一底层导电层311将漏极21的顶面和各个均覆盖住，不仅可以进一步增大第一底层导电层311与漏极21的接触面积，同时还可以防止漏极21的裸露在外的侧面中的金属铝与金属层32中的金属银产生电化学反应，保证晶体管2与像素电极3的质量。
进一步地，如图6所示，步骤102可以包括：
步骤1021：在晶体管2上形成导电层；
具体地，可以在晶体管2上沉积一层导电层。
步骤1022：对导电层通过一次构图工艺在晶体管2的漏极21上形成第一底层导电层311。
进一步地，如图7所示，步骤1022还可以包括：
在晶体管2的源极26与平坦层4之间形成第二底层导电层312，第二底层导电层312与第一底层导电层311通过一次构图工艺形成，第二底层导电层312覆盖晶体管2的源极26。
具体地，可以为在晶体管2的导电层上涂覆一层光刻胶，对涂覆了光刻胶的导电层进行曝光、显影和刻蚀，用以去除多余的导电层，再将剩余的光刻胶剥离，形成第一底层导电层311和第二底层导电层312，使第一底层导电层311覆盖漏极21的表面和各个侧面，其中，第二底层导电层312覆盖晶体管2的源极26的方式可以为第二底层导电层312覆盖源极26的整个顶面及各个侧面；也可以通过两次构图工艺形成第一底层导电层311和第二底层导电层312，可根据实际情况进行选择。
由于源极26与漏极21的金属的材质可以相同，都包含金属铝，平坦层4也不会将源极26的所有侧面均覆盖住，在通过构图工艺形成金属层32的图案的过程中，在刻蚀液的作用下，源极26的裸露在外的侧面中的金属铝会与金属层32中的银发生电化学反应，因此，本发明实施例在源极26与平坦层4之间形成第二底层导电层312，使第二底层导电层312将源极26的顶面和各个均覆盖住，可以防止源极26的裸露在外的侧面中的金属铝与金属层32中的银产生电化学反应，进一步地防止由于金属层32的流失而导致的像素电极3的不良。
其中，第二底层导电层312除了覆盖源极26的顶面和各个侧面外，还可以覆盖与晶体管2的源极26相连的数据线。
具体地，可以在源极26、与源极26相连的数据线和漏极21上涂覆一层导电层后，使用形成晶体管2的源极26、与源极26相连的数据线和漏极21时所使用的掩膜版，并通过调整曝光工艺来调整图案的线宽，通过构图一次工艺同时形成第一底层导电层311和第二底层导电层312，使第一底层导电层311在覆盖漏极21的整个顶面的同时将漏极21的各个侧面也覆盖、第二底层导电层312在覆盖源极26的整个顶面的同时将源极26的各个侧面以及与源极26相连的数据线也覆盖住。
数据线与源极26的材质可以相同，都包含金属铝，因此使第二底层导电层312将源极26的顶面和各个侧面均覆盖住的同时并将与源极26相连的数据线覆盖住，可以防止裸露在外的数据线中的金属铝与金属层32中的金属银产生电化学反应，进一步地防止由于金属层32的流失而导致的像素电极3的不良发生，同时防止了由于电化学反应而导致的数据线的不良，并且通过使用形成晶体管2的源极26、与源极26相连的数据线和漏极21时所使用的掩膜版，可以节省掩膜版的使用，节约了成本。
进一步地，如图8所示，步骤1022还可以包括：
形成第三底层导电层，第三底层导电层与第一底层导电层311和第二底层导电层312通过一次构图工艺形成，第三底层导电层覆盖与晶体管2的栅极24相连的栅线。
具体地，在晶体管2上沉积一层导电层后，在导电层上涂覆一层光刻胶，对涂覆了光刻胶的导电层进行曝光、显影和刻蚀，用以去除多余的导电层，再将剩余的光刻胶剥离，形成第一底层导电层311、第二底层导电层312和第三底层导电层，也可以通过多次构图工艺形成第一底层导电层311、第二底层导电层312和第三底层导电层，可根据实际情况进行选择。
栅线的金属中一般都包含铝，而平坦层4不会覆盖栅线，因此栅线也是裸露在外的，在通过构图工艺刻蚀出金属层32的图案的过程中，在刻蚀液的作用下，裸露在外的栅线中的金属铝会与金属层32中的银发生电化学反应，因此，本发明实施例使第三底层导电层将与栅极24相连的栅线覆盖住，可以防止裸露在外的栅线中的金属铝与金属层32中的金属银产生电化学反应，进一步地防止由于金属层32的流失而导致的像素电极3的不良，同时防止了由于电化学反应而导致的栅线的不良。
本发明实施例中使像素电极3的第一底层导电层311覆盖在漏极21上，增大了第一底层导电层311与漏极21的接触面积，减小了接触电阻，使得有效电流增大，降低了显示装置消耗的功率；由于第一底层导电层311与漏极21的接触面积增大，使得第一底层导电层311与漏极21的附着力增强，防止第一底层导电层311与漏极21之间由于接触面积过小而从漏极21上脱落的现象发生；由于先形成像素电极3的第一底层导电层311，再形成平坦层4，最后在平坦层4上通过一次构图工艺处理得到像素电极3的金属层32和顶层导电层33，相对于现有技术中的先形成平坦层4，最后在平坦层4上通过一次构图工艺处理得到像素电极3的第一底层导电层311、金属层32和顶层导电层33来说，在平坦层4上刻蚀的层数减少，在刻蚀过程中，更有利于控制金属层32和顶层导电层33的尺寸和刻蚀过程中的刻蚀速率；同时，通过设置第二底层导电层312和第三底层透明层，第二底层导电层312覆盖源极26的顶面和各个侧面以及与源极26相连的数据线，第三底层导电层覆盖与栅极24相连的栅线，进一步地防止金属层32中的金属在刻蚀液的作用下与源极26以及与其相连的数据线和与栅极24相连的栅线发生电化学反应，防止了由于金属层32的流失而导致的像素电极3的不良。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种像素单元，其特征在于，所述像素单元包括：
晶体管；
所述晶体管的漏极上形成有第一底层导电层，所述第一底层导电层覆盖所述漏极的整个顶面及各个侧面；
所述晶体管和所述第一底层导电层上形成有平坦层，所述平坦层上设有过孔；
所述平坦层上形成有金属层，所述金属层通过所述过孔与所述第一底层导电层电连接；
所述晶体管的源极与所述平坦层之间形成有第二底层导电层，所述第二底层导电层覆盖所述晶体管的源极的整个顶面及各个侧面；
所述第一底层导电层与所述第二底层导电层通过一次构图工艺同时形成，且所述第一底层导电层与所述第二底层导电层是通过形成所述晶体管的源极、与源极相连的数据线和漏极时使用的掩膜板形成的；
与所述晶体管的栅极相连的栅线上形成有第三底层导电层，所述第三底层导电层覆盖所述栅线。
2.根据权利要求1所述的像素单元，其特征在于，
所述第二底层导电层还覆盖与所述晶体管的源极相连的数据线。
3.根据权利要求1或2所述的像素单元，其特征在于，所述金属层为金属银层。
4.根据权利要求1或2所述的像素单元，其特征在于，
所述金属层上形成有顶层导电层，所述顶层导电层覆盖所述金属层。
5.一种阵列基板，其特征在于，所述阵列基板包括衬底基板和在所述衬底基板上设置的至少一个如权利要求1-4任一项权利要求所述的像素单元。
6.一种显示装置，其特征在于，所述显示装置包括权利要求5所述的阵列基板。
7.一种像素单元的制作方法，其特征在于，所述方法包括：
在衬底基板上形成晶体管；
在所述晶体管的漏极上形成第一底层导电层，所述第一底层导电层覆盖所述漏极的整个顶面及各个侧面；
在所述晶体管和所述第一底层导电层上形成平坦层，在所述平坦层上形成过孔；
在所述平坦层上形成金属层，所述金属层通过所述过孔与所述第一底层导电层电连接；
在所述晶体管的源极与所述平坦层之间形成第二底层导电层，所述第二底层导电层覆盖所述晶体管的源极的整个顶面及各个侧面；
所述第一底层导电层与所述第二底层导电层通过一次构图工艺同时形成，且所述第一底层导电层与所述第二底层导电层是通过形成所述晶体管的源极、与源极相连的数据线和漏极时使用的掩膜板形成的；
形成第三底层导电层，所述第三底层导电层与所述第一底层导电层通过所述一次构图工艺形成，所述第三底层导电层覆盖与所述晶体管的栅极相连的栅线。
8.根据权利要求7所述的制作方法，其特征在于，所述在所述晶体管的漏极上形成第一底层导电层，包括：
在所述晶体管上形成导电层；
对所述导电层通过一次构图工艺在所述晶体管的漏极上形成第一底层导电层。
9.根据权利要求7所述的制作方法，其特征在于，所述第二底层导电层还覆盖与所述晶体管的源极相连的数据线。
10.根据权利要求7-9任一项权利要求所述的制作方法，其特征在于，所述方法还包括：
在所述金属层上形成顶层导电层，所述顶层导电层覆盖所述金属层。
CN201610323593.4A 2016-05-16 2016-05-16 一种像素单元及其制作方法、阵列基板及显示装置 Active CN105742299B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201610323593.4A CN105742299B (zh) 2016-05-16 2016-05-16 一种像素单元及其制作方法、阵列基板及显示装置
EP17779990.5A EP3459116B1 (en) 2016-05-16 2017-04-25 Pixel unit, array substrate, and display device, and fabrication methods thereof
PCT/CN2017/081874 WO2017198048A1 (en) 2016-05-16 2017-04-25 Pixel unit, array substrate, and display device, and fabrication methods thereof
JP2017557433A JP6966331B2 (ja) 2016-05-16 2017-04-25 画素ユニット、アレイ基板、表示装置、およびその製造方法
US15/567,207 US10416515B2 (en) 2016-05-16 2017-04-25 Pixel unit, array substrate, and display device, and fabrication methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610323593.4A CN105742299B (zh) 2016-05-16 2016-05-16 一种像素单元及其制作方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN105742299A CN105742299A (zh) 2016-07-06
CN105742299B true CN105742299B (zh) 2019-11-29

Family

ID=56256059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610323593.4A Active CN105742299B (zh) 2016-05-16 2016-05-16 一种像素单元及其制作方法、阵列基板及显示装置

Country Status (5)

Country Link
US (1) US10416515B2 (zh)
EP (1) EP3459116B1 (zh)
JP (1) JP6966331B2 (zh)
CN (1) CN105742299B (zh)
WO (1) WO2017198048A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742299B (zh) * 2016-05-16 2019-11-29 京东方科技集团股份有限公司 一种像素单元及其制作方法、阵列基板及显示装置
CN108091674B (zh) * 2017-12-12 2020-06-26 武汉华星光电半导体显示技术有限公司 Oled背板结构及oled背板制作方法
CN112863329B (zh) * 2019-11-12 2023-02-17 群创光电股份有限公司 显示装置
CN110890323A (zh) * 2019-11-27 2020-03-17 京东方科技集团股份有限公司 源漏层引线结构及其制备方法、阵列基板和显示面板
CN112908225B (zh) * 2021-01-22 2022-08-16 合肥维信诺科技有限公司 显示面板的检测方法
CN116018025A (zh) * 2021-10-20 2023-04-25 北京京东方技术开发有限公司 显示基板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6412575A (en) * 1987-07-06 1989-01-17 Nec Corp Manufacture of mos semiconductor device
JPH01133366A (ja) * 1987-11-18 1989-05-25 Sanyo Electric Co Ltd Ｍｏｓ半導体装置の製造方法
CN1949511A (zh) * 2005-10-14 2007-04-18 株式会社半导体能源研究所 显示器件及其制造方法
CN101640218A (zh) * 2009-06-09 2010-02-03 上海宏力半导体制造有限公司 金属氧化物半导体场效应晶体管及其制造方法
CN103889144A (zh) * 2012-12-19 2014-06-25 日本特殊陶业株式会社 陶瓷基板及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4414568B2 (ja) * 2000-07-24 2010-02-10 三菱電機株式会社 液晶表示装置のｔｆｔアレイ基板製造方法
US20040123804A1 (en) * 2002-09-20 2004-07-01 Semiconductor Energy Laboratory Co., Ltd. Fabrication system and manufacturing method of light emitting device
KR100683676B1 (ko) * 2004-06-30 2007-02-20 삼성에스디아이 주식회사 개선된 비어홀구조를 갖는 유기전계 발광표시장치
KR100712111B1 (ko) * 2004-12-14 2007-04-27 삼성에스디아이 주식회사 보조 전극 라인을 구비하는 유기전계발광소자 및 그의제조 방법
JP5105811B2 (ja) * 2005-10-14 2012-12-26 株式会社半導体エネルギー研究所 表示装置
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
TWI298234B (en) 2006-02-23 2008-06-21 Ind Tech Res Inst A structure and method for improving contact resistance in an organic light emitting diode integrated with a color filter
US20080017859A1 (en) 2006-07-18 2008-01-24 Tpo Displays Corp. System for displaying images including thin film transistor device and method for fabricating the same
JP2008275940A (ja) * 2007-04-27 2008-11-13 Seiko Epson Corp 電気光学装置、及びその製造方法、電子機器
JP5292438B2 (ja) * 2011-05-23 2013-09-18 株式会社ジャパンディスプレイ 液晶表示装置
KR20130007006A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN105742299B (zh) * 2016-05-16 2019-11-29 京东方科技集团股份有限公司 一种像素单元及其制作方法、阵列基板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6412575A (en) * 1987-07-06 1989-01-17 Nec Corp Manufacture of mos semiconductor device
JPH01133366A (ja) * 1987-11-18 1989-05-25 Sanyo Electric Co Ltd Ｍｏｓ半導体装置の製造方法
CN1949511A (zh) * 2005-10-14 2007-04-18 株式会社半导体能源研究所 显示器件及其制造方法
CN101640218A (zh) * 2009-06-09 2010-02-03 上海宏力半导体制造有限公司 金属氧化物半导体场效应晶体管及其制造方法
CN103889144A (zh) * 2012-12-19 2014-06-25 日本特殊陶业株式会社 陶瓷基板及其制造方法

Also Published As

Publication number Publication date
US20180217464A1 (en) 2018-08-02
EP3459116B1 (en) 2023-10-11
EP3459116A1 (en) 2019-03-27
JP2019522225A (ja) 2019-08-08
EP3459116A4 (en) 2020-01-08
JP6966331B2 (ja) 2021-11-17
WO2017198048A1 (en) 2017-11-23
CN105742299A (zh) 2016-07-06
US10416515B2 (en) 2019-09-17

Similar Documents

Publication Publication Date Title
CN105742299B (zh) 一种像素单元及其制作方法、阵列基板及显示装置
CN107808895B (zh) 透明oled显示器及其制作方法
US11217637B2 (en) Touch display substrate with touch signal lines and touch electrodes and fabrication method thereof
CN109360900B (zh) 一种显示面板及其制作方法
CN104393000B (zh) 一种阵列基板及其制作方法、显示装置
CN104218041B (zh) 阵列基板及制备方法和显示装置
US20170263645A1 (en) Substrate, manufacturing method thereof, and display device
CN104851789B (zh) 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
CN104766803B (zh) Tft的制作方法及tft、阵列基板、显示装置
JP6521534B2 (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
CN103474434A (zh) 阵列基板、制备方法以及显示装置
CN103295970A (zh) 阵列基板、其制造方法及显示装置
CN109742106A (zh) 显示面板及其制作方法、显示装置
EP3333900B1 (en) Manufacturing method for thin film transistor
WO2018171268A1 (zh) 基板及其制备方法、显示面板和显示装置
CN110491886A (zh) 显示基板及其制造方法、显示装置
CN106019751A (zh) 阵列基板及其制造方法、显示装置
US9645688B2 (en) OGS touch screen substrate and method of manufacturing the same, and related apparatus
CN102789106A (zh) 有机薄膜晶体管阵列基板及其制备方法以及显示装置
CN104882450B (zh) 一种阵列基板及其制作方法、显示装置
US20220302413A1 (en) Display panel, method for manufacturing same, and displaying device
CN107302061A (zh) Oled显示基板及其制作方法、显示装置
CN103235456B (zh) 阵列基板及其制造方法和显示装置
CN102508385A (zh) 像素结构、阵列基板及其制作方法
CN105446037B (zh) 显示基板及其制作方法、显示器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant