WO2021184186A1 - 阵列基板及显示装置 - Google Patents

阵列基板及显示装置 Download PDF

Info

Publication number
WO2021184186A1
WO2021184186A1 PCT/CN2020/079627 CN2020079627W WO2021184186A1 WO 2021184186 A1 WO2021184186 A1 WO 2021184186A1 CN 2020079627 W CN2020079627 W CN 2020079627W WO 2021184186 A1 WO2021184186 A1 WO 2021184186A1
Authority
WO
WIPO (PCT)
Prior art keywords
base substrate
array substrate
electrode
pixel
sub
Prior art date
Application number
PCT/CN2020/079627
Other languages
English (en)
French (fr)
Inventor
黄建华
孙志华
曲莹莹
董霆
陈轶夫
薄灵丹
Original Assignee
京东方科技集团股份有限公司
北京京东方显示技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 北京京东方显示技术有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US17/264,498 priority Critical patent/US11846856B2/en
Priority to CN202080000283.3A priority patent/CN113692553B/zh
Priority to PCT/CN2020/079627 priority patent/WO2021184186A1/zh
Publication of WO2021184186A1 publication Critical patent/WO2021184186A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Definitions

  • the plurality of gate lines 12 and the plurality of data lines 13 cross and are insulated from each other. This means that there is an angle between the extending direction of the plurality of gate lines 12 and the extending direction of the plurality of data lines 13 (for example, the first direction and the second direction are perpendicular), and the plurality of gate lines 12 and the above A plurality of data lines 13 are located on different layers, and an insulating medium (for example, insulating resin) is arranged between the two data lines.
  • an insulating medium for example, insulating resin
  • a gate line 12 is provided at opposite ends of each common electrode 15.
  • the orthographic projection of at least one common electrode 15 on the base substrate 11 can be at least partially overlapped or tangent to the orthographic projection of the two adjacent gate lines 12 on the base substrate 11 at its opposite ends.
  • the at least one common electrode 15 can be used to shield the electric field at its opposite ends.
  • the size of the light leakage area at the opposite ends of the at least one common electrode 15 can be effectively reduced to further reduce the black
  • the size of the matrix increases the aperture ratio of the liquid crystal display device.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

一种阵列基板，具有多个子像素区域。所述阵列基板包括：衬底基板；设置于所述衬底基板的一侧、且沿第一方向延伸的多条栅线；分别设置于所述多个子像素区域内的多个像素电极；以及，设置于所述多个像素电极及所述多条栅线的远离所述衬底基板一侧的多个公共电极。至少一个公共电极在所述衬底基板上的正投影，和其相邻的至少一条栅线在所述衬底基板上的正投影至少部分交叠或者边界相切。

Description

阵列基板及显示装置 技术领域
本公开涉及显示技术领域，尤其涉及一种阵列基板及显示装置。
背景技术
液晶显示装置(Liquid Crystal Display，简称LCD)由于具有功耗小、微型化、轻薄等优点，因而得到广泛地应用。
发明内容
一方面，提供一种阵列基板，具有多个子像素区域。所述阵列基板包括：衬底基板；设置于所述衬底基板的一侧、且沿第一方向延伸的多条栅线；分别设置于所述多个子像素区域内的多个像素电极；以及，设置于所述多个像素电极及所述多条栅线的远离所述衬底基板一侧的多个公共电极。其中，至少一个公共电极在所述衬底基板上的正投影，和其相邻的至少一条栅线在所述衬底基板上的正投影至少部分交叠或者边界相切。
在一些实施例中，每个公共电极的相对两端均设置有至少一条栅线。至少一个所述公共电极在所述衬底基板上的正投影，和其相对两端所相邻的栅线在所述衬底基板上的正投影均至少部分交叠或者边界相切。
在一些实施例中，沿垂直于所述第一方向的方向，每个交叠的区域尺寸，与形成该交叠区域的栅线的尺寸比例范围为1:3～1:1。
在一些实施例中，沿垂直于所述第一方向的方向，至少一个所述公共电极在所述衬底基板上的正投影和其相对两端所相邻的栅线在所述衬底基板上的正投影的交叠的区域尺寸相同。
在一些实施例中，所述阵列基板，还包括：设置于所述衬底基板的一侧、且沿第二方向延伸的多条数据线；所述多条数据线和所述多条栅线交叉且相互绝缘。沿所述第一方向，至少一个公共电极在所述衬底基板上的正投影和其相邻的至少一条数据线在所述衬底基板上的正投影之间的间距，与所述至少一条数据线的尺寸的比例范围为3:10～1:1。
在一些实施例中，沿所述第一方向，至少一个像素电极在所述衬底基板上的正投影和其相邻的至少一条数据线在所述衬底基板上的正投影之间的间距，与所述至少一条数据线的尺寸的比例范围为3:10～1:1。
在一些实施例中，沿所述第一方向，所述至少一个像素电极在所述衬底基板上的正投影和其相邻的至少一条数据线在所述衬底基板上的正投影之间的间距，大于所述至少一个公共电极在所述衬底基板上的正投影和其相邻的 至少一条数据线在所述衬底基板上的正投影之间的间距。
在一些实施例中，所述阵列基板，还包括：与所述多个公共电极同层设置的多个连接部；每个连接部与其相邻两个公共电极为一体结构。
在一些实施例中，所述多个公共电极沿所述第一方向排成多列。至少一列公共电极中，每相邻的两个公共电极与所述连接部为一体结构。
在一些实施例中，所述阵列基板，还包括：沿所述第一方向延伸、且与所述多条栅线同层设置的多条公共电极线。所述多个公共电极沿第二方向排成多行。每条公共电极线和一行的多个公共电极通过多个第一过孔电连接。
在一些实施例中，所述阵列基板，还包括：设置于每个像素电极的靠近所述衬底基板的一侧的薄膜晶体管。所述薄膜晶体管包括栅极、源极和漏极。所述栅极和其相邻的一条栅线同层设置且电连接。所述像素电极和所述源极或所述漏极电连接。在所述阵列基板还包括多条数据线的情况下，所述源极、所述漏极和所述多条数据线同层设置。
在一些实施例中，所述阵列基板，还包括：设置于每个子像素区域内、且位于所述子像素区域内的像素电极和公共电极之间的薄膜晶体管。所述薄膜晶体管包括栅极、源极和漏极。所述栅极和其相邻的一条栅线同层设置且电连接。所述像素电极和所述源极或所述漏极电连接。在所述阵列基板还包括多条数据线的情况下，所述多条数据线、所述源极和所述漏极同层设置。
在一些实施例中，所述阵列基板，还包括：与所述多个公共电极同层设置、且分别设置于所述多个子像素区域内的多个导电图案。每个导电图案和处于同一子像素区域内的薄膜晶体管的源极或漏极电连接，且和处于同一子像素区域内的像素电极电连接。
在一些实施例中，每个公共电极具有多个狭缝，所述多个狭缝中的至少一部分狭缝的延伸方向与所述第一方向平行或呈锐角。
在一些实施例中，每个子像素区域包括相邻的第一子区域和第二子区域。所述多个狭缝中，位于所述第一子区域内的一些狭缝沿第三方向延伸，位于所述第二子区域内的另一些狭缝沿第四方向延伸。所述第三方向和所述第四方向相对于所述第一方向对称。
又一方面，提供一种显示装置。所述显示装置包括：如上述一些实施例中所述的阵列基板；与所述阵列基板相对设置的对向基板；以及，设置于所述阵列基板和所述对向基板之间的液晶层。
在一些实施例中，所述对向基板包括：对向衬底基板；以及，设置于所述对向衬底基板靠近所述阵列基板一侧的黑矩阵。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸等的限制。
图1为根据相关技术中的一种阵列基板的结构图；
图2为根据相关技术中的一种液晶显示装置在暗态时，栅线与相邻的公共电极和像素电极之间的漏光区域的示意图；
图3为根据相关技术中的一种液晶显示装置在亮态时，数据线与相邻的公共电极和像素电极之间的电场分布图；
图4为根据相关技术中的一种液晶显示装置在亮态时，子像素区域边缘的暗场区域的示意图；
图5为根据本公开一些实施例中的一种阵列基板的结构图；
图6为根据本公开一些实施例中的另一种阵列基板的结构图；
图7为根据本公开一些实施例中的又一种阵列基板的结构图；
图8为图7所示的阵列基板的一种局部的放大图；
图9为图7所示的阵列基板的另一种局部的放大图；
图10为图9所示结构在应用于显示装置中且处于暗态时，栅线与相邻的公共电极和像素电极之间的漏光区域的示意图；
图11为图9所示结构在应用于显示装置中且处于亮态时，数据线与相邻的公共电极和像素电极之间的电场分布图；
图12为图9所示结构在应用于显示装置中且处于亮态时，子像素区域边缘的暗场区域的示意图；
图13为图9所示结构的沿E-E＇向和F-F＇向的一种剖视图；
图14为图9所示结构的沿E-E＇向和F-F＇向的另一种剖视图；
图15为图9所示结构的沿E-E＇向和F-F＇向的又一种剖视图；
图16为根据本公开一些实施例中的一种显示装置的结构图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。这里所公开的实施例并不必然限制于本文内容。
相关技术中，液晶显示装置通常包括相对设置的阵列基板和对向基板，以及设置在阵列基板和对向基板之间的液晶层。阵列基板能够驱动液晶层中的液晶分子发生偏转，这样可以使得液晶显示装置能够显示所需显示的画面。
如图1所示，上述阵列基板100＇通常包括衬底基板11＇，设置在衬底基板11＇一侧的公共电极15＇，以及设置在公共电极15＇的远离衬底基板11＇的一侧的像素电极14＇。阵列基板100＇还包括设置在衬底基板11＇的一侧的多条栅线12＇和多条数据线13＇。
图4中(a)为上述液晶显示装置在亮态时，一个子像素区域边缘的暗场区域的示意图，图4中(b)为图4中(a)的局部区域A的放大图。上述液晶显示装置在进行显示的过程中，在显示状态为亮态的情况下，如图4所示，每个子像素区域边缘(也即数据线13＇和相邻像素电极14＇或公共电极15＇之间的区域)的暗场区域(也即图4(b)中黑色三角状的区域)较大，透过率较低；在显示状态为暗态的情况下，如图2所示，栅线12＇和相邻像素电极14＇或公共电极15＇之间的漏光区域(也即图2中所示的白色区域)较大，这样使得液晶显示装置中的黑矩阵的尺寸较大，开口率较低。
基于此，本公开的一些实施例提供了一种阵列基板100。如图5和图6所 示，该阵列基板100具有多个子像素区域P。该多个子像素区域P可以呈阵列状排布。
在一些实施例中，如图5～图9所示，上述阵列基板100包括：衬底基板11、多条栅线12、多条数据线13、多个像素电极14以及多个公共电极15。
在一些示例中，上述衬底基板11可以为刚性衬底基板，例如玻璃衬底基板。
在一些示例中，如图5和图6所示，上述多条栅线12和多条数据线13设置在衬底基板11的一侧，且多条栅线12沿第一方向延伸，多条数据线13沿第二方向延伸。
此外，上述多条栅线12和上述多条数据线13交叉且相互绝缘。这也就意味着，上述多条栅线12的延伸方向和上述多条数据线13的延伸方向之间具有夹角(例如第一方向和第二方向垂直)，上述多条栅线12和上述多条数据线13位于不同层，且两者之间设置有绝缘介质(例如绝缘树脂)。
在一些示例中，如图5～图7所示，阵列基板100还包括设置在每个子像素区域P内的薄膜晶体管16。如图13～图15所示，该薄膜晶体管16包括栅极161、源极162和漏极163。
上述多条栅线12和上述多条数据线13可以限定出上述多个子像素区域P。这也就意味着，每个子像素区域P内的薄膜晶体管16与至少一条栅线12相邻，且与至少一条数据线13相邻。此处，与每个子像素区域P内的薄膜晶体管16相邻的栅线12的数量及数据线13的数量与阵列基板100的排布结构相关。
示例性的，如图5和图7所示，每条栅线12与每行子像素区域P内的薄膜晶体管16交替排列，每条数据线13与每列子像素区域P内的薄膜晶体管16交替排列。此时，每个子像素区域P内的薄膜晶体管16与两条栅线12相邻，且与两条数据线13相邻。
示例性的，如图6所示，每个子像素区域P内的薄膜晶体管16与一条栅线12相邻，且与两条数据线13相邻。
上述图5～图7所示的阵列基板100的排布结构是以薄膜晶体管16为单栅晶体管为例的排布结构。当然，本公开实施例提供的阵列基板100的排布结构还可以为薄膜晶体管16为双栅晶体管的排布结构，此处不再赘述。
在一些示例中，如图7和图13～图15所示，上述栅极161和与薄膜晶体管16相邻的一条栅线12同层设置且电连接；源极162、漏极163和多条数据线13同层设置，且源极162或漏极163和与薄膜晶体管16相邻的一条数据 线13电连接。
此处，数据线13和栅线12之间的位置关系，和源极162或漏极163与栅极161之间的位置关系相同。示例性的，如图13～图15所示，源极162或漏极163位于栅极161的远离衬底基板11的一侧，此时，数据线13也便位于栅线12的远离衬底基板11的一侧。
需要说明的是，本文中提及的“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。这样一来，可以同时制作源极162和漏极163，有利于简化阵列基板100的制作工艺。
在一些示例中，薄膜晶体管16的结构包括多种。示例性的，薄膜晶体管16的结构为顶栅结构，或者，如图13～图15所示，薄膜晶体管16的结构为底栅结构。每个子像素区域P内的薄膜晶体管16的结构可以相同，也可以不同，可以根据实际需要选择设置。
在一些示例中，上述多个像素电极14分别设置在上述多个子像素区域P内。示例性的，如图5和图6所示，每个子像素区域P内设置有一个像素电极14。
上述像素电极14与薄膜晶体管16中的源极162或漏极163电连接。也即，在与薄膜晶体管16相邻的一条数据线13与源极162电连接的情况下，像素电极14与漏极163电连接；在与薄膜晶体管16相邻的一条数据线13与漏极163电连接的情况下，像素电极14与源极162电连接。这样在薄膜晶体管16导通的情况下，数据线13中的数据电压便可以通过薄膜晶体管16输入至像素电极14，使得像素电极14中的像素电压随数据电压的变化而变化，像素电极14和数据线13之间的基本无电压差。
此处，本公开实施例以数据线13与源极162电连接，像素电极14与漏极163电连接为例，对阵列基板100的结构进行示意性说明。
在一些示例中，如图13～图15所示，上述多个公共电极15设置在上述多个像素电极14及上述多条栅线12的远离衬底基板11的一侧。上述多个公共电极15中，每个公共电极15的至少一部分位于一个子像素区域P内。示例性的，如图5和图6所示，每个公共电极15设置在一个子像素区域P内。或者，如图8和图9所示，每个公共电极15的一部分位于一个子像素区域P内。
在一些示例中，输入至每个公共电极15内的公共电压为一恒定电压，该 恒定电压与数据电压不同。如图11所示，在薄膜晶体6导通的情况下，每个子像素区域P内的公共电极15和像素电极14之间便可以产生电场，且该公共电极15和相邻的数据线13之间也会产生电场。这样相比于将像素电极14设置于公共电极15的远离衬底基板11的一侧(如图3所示，像素电极14和数据线13之间无电压差，基本不会产生电场)，可以有效增大每个子像素区域P内的有效电场的面积。
图12中(a)为将阵列基板100应用于液晶显示装置的情况下，该液晶显示装置在亮态时，一个子像素区域边缘的暗场区域的示意图，图12中(b)为图12中(a)的局部区域B的放大图。对比图4和图12可知，本公开在将阵列基板100应用于液晶显示装置的情况下，公共电极15和相邻的数据线13之间产生的电场，可以有效改善该部分电场所对应的液晶分子的旋转状态，使得子像素区域P的边缘处有更多的光可以透过，减小暗场区域(也即图12(b)中黑色三角状的区域)的面积，提高液晶显示装置的透过率。经验证，液晶显示装置的透过率可以提升10％及以上。
需要说明的是，图3和图11中所示的曲线代表电场线。
在一些示例中，如图7～图9所示，至少一个公共电极15在衬底基板11上的正投影，和其相邻的至少一条栅线12在衬底基板11上的正投影至少部分交叠(如图8和图9所示)或者边界相切(如图8所示)。
此处，每个公共电极15所相邻的栅线12，和同一子像素区域P内的薄膜晶体管16所相邻的栅线12相同。
示例性的，每个子像素区域P内的薄膜晶体管16与两条栅线12相邻，则每个公共电极15与两条栅线12相邻。此时，至少一个公共电极15在衬底基板11上的正投影，和该两条栅线12中的一条栅线12在衬底基板11上的正投影至少部分交叠或者边界相切，或者，和该两条栅线12在衬底基板11上的正投影至少部分交叠或者边界相切。
示例性的，每个子像素区域P内的薄膜晶体管16与一条栅线12相邻，则每个公共电极15与该条栅线12相邻。此时，至少一个公共电极15在衬底基板11上的正投影，和该条栅线12在衬底基板11上的正投影至少部分交叠或者边界相切。
在一些示例中，在将上述阵列基板100应用至液晶显示装置后，如图10所示，在该液晶显示装置的显示状态为暗态时，栅线12内有关断电压(薄膜晶体管16关断)，像素电极14和公共电极15内无电压，这样在栅线12和像素电极14或公共电极15之间产生电场的情况下，可以利用公共电极4尽 可能的将该电场屏蔽在公共电极4的靠近衬底基板11的一侧，减少甚至避免位于公共电极4的远离衬底基板11的一侧的液晶分子因该电场而旋转。这样相比于将公共电极15设置于像素电极14的靠近衬底基板11的一侧(如图2所示，无法利用公共电极15对该电场进行屏蔽)，能够有效减小漏光区域的尺寸(也即漏光区域在垂直于第一方向上的尺寸)，进而有效减小液晶显示装置中黑矩阵的尺寸，提高液晶显示装置的开口率。
示例性的，如图1和图2所示，其中，图1中的黑色粗线条代表黑矩阵在衬底基板11＇上的正投影的边界。相关技术中的阵列基板100＇中，漏光区域的尺寸L4＇为13μm，栅线12＇的尺寸(也即栅线12＇在垂直于第一方向上的尺寸)L2＇为15μm，黑矩阵与阵列基板100＇的对位精度为5μm。此时，上述边界距栅线12＇的间距L1＇和L3＇则均为漏光区域的尺寸与对位精度之和，例如L1＇和L3＇的大小相同，则黑矩阵的尺寸(也即黑矩阵在垂直于第一方向上的尺寸)应为51μm(也即13μm+5μm+15μm+13μm+5μm)。
在本公开实施例提供的阵列基板100中，如图9和图10所示，其中，图9中的黑色粗线条代表黑矩阵在衬底基板11上的正投影的边界。在利用公共电极15对电场进行屏蔽之后，漏光区域的尺寸L4可以减小至7μm。若栅线12的尺寸L2为15μm，黑矩阵与阵列基板100的对位精度为5μm，上述边界距栅线12的间距L1和L3则均为漏光区域的尺寸与对位精度之和，例如L1和L3的大小相同，则黑矩阵的尺寸可以减小至45μm(也即7μm+5μm+15μm+7μm+5μm)。由此，本公开实施例提供的阵列基板100的开口率可以提高约4％。
由此，本公开实施例提供的阵列基板100，通过将公共电极15设置在像素电极14的远离衬底基板11的一侧，并使得至少一个公共电极15在衬底基板11上的正投影，和其相邻的至少一条栅线12在衬底基板11上的正投影至少部分交叠或者边界相切，既可以在薄膜晶体管16导通的情况下，有效增大每个子像素区域P内的有效电场的面积，还可以在薄膜晶体管16关断的情况下，利用公共电极15屏蔽电场。这样在将阵列基板100应用至液晶显示装置时，在液晶显示装置的显示状态为亮态的情况下，可以有效改善每个子像素区域P的边缘的液晶分子的旋转状态，减小每个子像素区域P的暗场区域面积，提高每个子像素区域P的透过率，进而提高液晶显示装置的透过率；在液晶显示装置的显示状态为暗态的情况下，可以有效减小漏光区域的尺寸，进而减小黑矩阵的尺寸，提高液晶显示装置的开口率。
在一些实施例中，如图5所示，每个公共电极15的相对两端均设置有至 少一条栅线12。至少一个公共电极15在衬底基板11上的正投影，和其相对两端所相邻的栅线12在衬底基板11上的正投影均至少部分交叠或者边界相切。
示例性的，如图5所示，每个公共电极15的相对两端均设置有一条栅线12。这样至少一个公共电极15在衬底基板11上的正投影，可以和其相对两端所相邻的两条栅线12在衬底基板11上的正投影均至少部分交叠或者边界相切，这样能够利用该至少一个公共电极15对其相对两端的电场进行屏蔽。这样在将阵列基板100应用至液晶显示装置时，且液晶显示装置的显示状态为暗态的情况下，可以有效减小该至少一个公共电极15的相对两端的漏光区的尺寸，进一步减小黑矩阵的尺寸，提高液晶显示装置的开口率。
当然，在薄膜晶体管16的结构采用双栅结构的情况下，每个公共电极15的相对两端可以均设置有两条栅线12，这样至少一个电极5在衬底基板11上的正投影，可以和至少两条栅线12(该至少两条栅线12位于公共电极15的相对两端)在衬底基板11上的正投影均至少部分交叠或者边界相切。本示例所能实现的有益效果与每个公共电极15的相对两端均设置有一条栅线12所能实现的有益效果相同，此处不再赘述。
在一些实施例中，沿垂直于第一方向的方向，每个交叠的区域尺寸，与形成该交叠区域的栅线12的尺寸比例范围为1:3～1:1。此处，每条栅线12的尺寸可以根据实际需要选择设置。本实施例以每条栅线12的尺寸为15μm为例，此时，每个交叠的区域的尺寸范围可以为5μm～15μm。例如，每个交叠的区域的尺寸可以为5μm、8μm、11μm、13μm或15μm。
在一些示例中，沿垂直于第一方向的方向，至少一个公共电极15在衬底基板11上的正投影和其相对两端所相邻的栅线12在衬底基板11上的正投影的交叠的区域尺寸相同。示例性的，公共电极15在衬底基板11上的正投影和其相对两端所相邻的栅线12在衬底基板11上的正投影的交叠的区域的尺寸可以均为5μm、6μm或7μm等。
在一些实施例中，如图5和图6所示，沿第一方向，至少一个公共电极15在衬底基板11上的正投影，和其相邻的至少一条数据线13在衬底基板11上的正投影之间的间距L CD，与该至少一条数据线13的尺寸的比例范围为3:10～1:1。此处，每条数据线13的尺寸可以根据实际需要选择设置。示例性的，每条数据线13的尺寸可以为5μm～10μm，此时，L CD的取值范围可以为3μm～5μm。示例性的，L CD可以为3μm、3.5μm、4μm、4.7μm或5μm。
在一些实施例中，如图5和图6所示，沿第一方向，至少一个像素电极 14在衬底基板11上的正投影，和其相邻的至少一条数据线13在衬底基板11上的正投影之间的间距L PD，与该至少一条数据线13的尺寸的比例范围为3:10～1:1。示例性的，每条数据线13的尺寸可以为5μm～10μm，此时，L PD的取值范围可以为3μm～5μm。示例性的，L PD可以为3μm、3.6μm、4μm、4.6μm或5μm。
沿第一方向，通过设置至少一个公共电极15在衬底基板11上的正投影和其相邻的至少一条数据线13在衬底基板11上的正投影之间的间距L CD，以及至少一个像素电极14在衬底基板11上的正投影，和其相邻的至少一条数据线13在衬底基板11上的正投影之间的间距L PD，既可以确保像素电极14和公共电极15之间的电场以及公共电极15和数据线13之间的电场满足使用要求，还可以使得L CD和L PD尽可能的小，有效增大每个子像素区域P内的有效电场的面积，提高应用有阵列基板100的液晶显示装置的透过率。
在一些实施例中，沿第一方向，上述至少一个公共电极15在衬底基板11上的正投影和其相邻的至少一条数据线13在衬底基板11上的正投影之间的间距L CD，与至少一个像素电极14在衬底基板11上的正投影和其相邻的至少一条数据线13在衬底基板11上的正投影之间的间距L PD之间的大小关系可以根据实际需要选择设置。
在一些示例中，沿第一方向，至少一个像素电极14在衬底基板11上的正投影和其相邻的至少一条数据线13在衬底基板11上的正投影之间的间距L PD，大于至少一个公共电极15在衬底基板11上的正投影和其相邻的至少一条数据线13在衬底基板11上的正投影之间的间距L CD。示例性的，L PD为5μm，L CD为3.5μm。
在另一些示例中，沿第一方向，至少一个像素电极14在衬底基板11上的正投影和其相邻的至少一条数据线13在衬底基板11上的正投影之间的间距L PD，小于至少一个公共电极15在衬底基板11上的正投影和其相邻的至少一条数据线13在衬底基板11上的正投影之间的间距L CD。示例性的，L PD为3.5μm，L CD为5μm。
在一些实施例中，如图7～图9所示，阵列基板100还包括：与多个公共电极15同层设置的多个连接部17。每个连接部17与其相邻的两个公共电极15为一体结构。
上述连接部17的数量以及的设置位置可以根据实际需要选择设置。
示例性的，连接部17的数量与一行公共电极15的数量相同，连接部17沿第一方向呈一行排列，且连接部17在衬底基板11上的正投影与多条栅线 12中的一条栅线12在衬底基板11上的正投影部分重叠。此时，相邻两行公共电极15中，沿第二方向的每相邻两个公共电极15通过连接部17连接，且为一体结构。
示例性的，连接部17的数量小于一行公共电极15的数量，连接部17沿第一方向呈一行排列，且连接部17在衬底基板11上的正投影与多条数据线13中的部分数据线13在衬底基板11上的正投影部分重叠。此时，一行公共电极15的部分公共电极15中，相邻两个公共电极15通过连接部17连接。
通过将连接部17与多个公共电极15同层设置，有利于简化阵列基板100的制作工艺，提高阵列基板100的制作效率。通过将每个连接部17与其相邻的两个公共电极15连接，可以同时为相连接的两个公共电极15提供公共电压，或同时停止为相连接的两个公共电极15提供公共电压，有利于简化阵列基板100的排布结构。
在一些示例中，如图7所示，多个公共电极15沿第一方向排列成多列，也就是说，该多列公共电极15中，每一列公共电极15沿第二方向延伸。此处，至少一列公共电极15中，每相邻的两个公共电极15与其之间的连接部17为一体结构。也即，一列公共电极15中，每相邻的两个公共电极15通过其之间的连接部17连接在一起；或者，多列公共电极15中，各列公共电极15内，每相邻的两个公共电极15通过其之间的连接部17连接在一起。
在多列公共电极15中，各列公共电极15内每相邻的两个公共电极15通过连接部17连接在一起的情况下，该多列公共电极15可以为相邻的多列公共电极15，或者为相间隔的多列电极5(例如图7中所示的第3列、第6列、第9列……)，本公开实施例对此不做限定。
通过将至少一列公共电极15中，每相邻的两个公共电极15与其之间的连接部17连接在一起，既可以在有效简化阵列基板100的排布结构，又可以有效确保公共电极15的屏蔽电场的效果。
在一些实施例中，如图7～图9所示，阵列基板100还包括：沿第一方向延伸、且与上述多条栅线12同层设置的多条公共电极线18。上述多个公共电极15沿第二方向排成多行。每条公共电极线18和一行的多个公共电极15通过多个第一过孔G1电连接。
上述公共电极线18的数量可以根据实际需要选择设置。示例性的，公共电极线18的数量和公共电极15的行数相同，这样每行的多个公共电极15均可以电连接一条公共电极线18。在一些示例中，如图7所示，每个公共电极15可以通过第一过孔G1与公共电极线18电连接。
通过将多条公共电极线18和多条栅线12同层设置，有利于简化阵列基板100的制作工艺，提高阵列基板100的制作效率。上述公共电极线18被配置为为与其电连接的公共电极15提供公共电压，通过将每条公共电极线18和一行的多个公共电极15电连接，可以单独地为各行公共电极15提供公共电压，这样有利于减少能量的消耗。
在一些实施例中，每个子像素区域P内的薄膜晶体管16和像素电极14之间的位置关系包括多种，本公开实施例对此不做限定。此处，该位置关系与子像素区域P的面积大小相关。
在一些示例中，子像素区域P的面积较小。此时，每个子像素区域P中，像素电极14和公共电极15之间需要具有较大的电场，这也就意味着，在垂直于衬底基板11的方向上，像素电极14和公共电极15之间的间距较小。
如图15所示，薄膜晶体管16可以设置在像素电极14的靠近衬底基板11的一侧。这样能够有效减小像素电极14和公共电极15在垂直于衬底基板11的方向上的间距，确保在给像素电极14和公共电极15分别提供适当的电压的情况下，像素电极14和公共电极15之间产生的电场为所需的电场。
在此示例中，如图15所示，像素电极14可以通过第二过孔G2与薄膜晶体管16中的漏极163电连接。
在另一些示例中，子像素区域P的面积较大。此时，相比与较小面积的子像素区域P，每个子像素区域P中的像素电极14和公共电极15之间的电场较小，这也就意味着，在垂直于衬底基板11的方向上，像素电极14和公共电极15之间的间距较大。
如图13和图14所示，薄膜晶体管16设置在同一子像素P中的像素电极14和公共电极15之间。这样可以利用薄膜晶体管16增大像素电极14和公共电极15在垂直于衬底基板11的方向上的间距，确保在给像素电极14和公共电极15分别提供适当的电压的情况下，像素电极14和公共电极15之间产生的电场为所需的电场。
在此示例中，像素电极14与薄膜晶体管16中的漏极163的电连接方式包括多种。
例如，如图13所示，像素电极14直接通过第三过孔G3与薄膜晶体管16中的漏极163电连接。
例如，如图14所示，阵列基板100还包括：与多个公共电极15同层设置、且分别设置于多个子像素区域P内的多个导电图案19。每个导电图案19通过第四过孔G4和处于同一子像素区域P内的薄膜晶体管16的漏极163(当 然也可以为源极162)以及像素电极14电连接。也即，每个薄膜晶体管16的漏极163通过导电图案19与像素电极14电连接。这样可以采用一个掩膜版形成第一过孔G1和第四过孔G4，有利于减少掩膜版的数量，降低制备阵列基板100的成本。
在一些实施例中，如图7～图9所示，每个公共电极15具有多个狭缝151，该多个狭缝151中的至少一部分狭缝151的延伸方向与第一方向平行或呈锐角。也即，该多个狭缝151中的一部分狭缝151的延伸方向与第一方向平行或呈锐角，或者，全部的狭缝151的延伸方向与第一方向平行或呈锐角。
通过在公共电极15上设置狭缝151，可以使得公共电极15和像素电极14之间形成多维电场。在将阵列基板100应用于液晶显示装置时，可以利用该多维电场使得每个子像素区域P内的较大面积的液晶分子产生旋转，提高液晶显示装置的透过率。
每个狭缝151的延伸方向可以根据实际需要选择设置。
在一些示例中，如图7所示，每个子像素区域P包括相邻的第一子区域P1和第二子区域P2。上述多个狭缝151中，位于第一子区域P1内的一些狭缝151沿第三方向延伸，位于第二子区域P2内的另一些狭缝151沿第四方向延伸。第三方向和第四方向相对于第一方向对称。这也就意味着，本示例中的阵列基本100为双畴结构的阵列基板。这样可以通过畴的互补作用，抑制应用有阵列基板100的液晶显示装置的灰阶反转和色偏，提高该液晶显示装置的可视角度。
当然，本公开实施例提供的阵列基本100还可以为三畴结构的阵列基板或四畴结构的阵列基板，本公开对此不做限定。
本公开的一些实施例提供了一种显示装置1000，该显示装置1000可以为液晶显示装置。如图16所示，显示装置1000包括上述一些实施例提供的阵列基板100，与阵列基板100相对设置的对向基板200，以及设置在阵列基板100和对向基板200之间的液晶层300。
在一些示例中，如图16所示，上述对向基板200包括：对向衬底基板21，以及设置在对向衬底基板21的靠近阵列基板100的一侧的黑矩阵22。
上述黑矩阵22被配置为遮挡射向至阵列基板100中的栅线12、数据线13及薄膜晶体管16的光，并遮挡漏光区域漏出的光。这样栅线12、数据线13、薄膜晶体管16及漏光区域在衬底基板11上的正投影位于黑矩阵22在衬底基板11上的正投影内，有利于确保显示装置1000具有较好的显示效果。
在一些示例中，如图16所示，上述对向基板200还包括：设置在对向衬 底基板21的靠近阵列基板100的一侧的彩膜层23。该彩膜层23包括多个滤色部，例如红色滤色部、蓝色滤色部或绿色滤色部。
上述液晶层300中的液晶分子的类型包括多种。示例性的，液晶分子为正性液晶分子，或者，液晶分子为负性液晶分子。
上述显示装置1000所包括的阵列基板100，具有与上述一些实施例中提供的阵列基板100相同的结构和有益效果，由于上述一些实施例已经对阵列基板100的结构和有益效果进行了详细的描述，因而此处不再赘述。
在一些实施例中，如图16所示，显示装置1000还包括：设置在阵列基板100的远离对向基板200的一侧的背光模组400。该背光模组400被配置为提供光线。
此处，背光模组400包括但不限于包括背光源。
背光模组400的类型包括多种。示例性的，背光模组400为直下式背光模组，此时，背光模组400还包括扩散板和光学膜片等。示例性的，背光模组400为侧入式背光模组，此时，背光模组400还包括导光板和扩散片等。
在一些实施例中，显示装置1000可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是的图像的任何装置。更明确地说，预期所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(Personal Digital Assistant，简称PDA)、手持式或便携式计算机、GPS(Global Positioning System，全球定位***)接收器/导航器、相机、MP4(Moving Picture Experts Group 4，动态图像专家组)视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (17)

  1. 一种阵列基板，具有多个子像素区域；所述阵列基板包括：
    衬底基板；
    设置于所述衬底基板的一侧、且沿第一方向延伸的多条栅线；
    分别设置于所述多个子像素区域内的多个像素电极；以及，
    设置于所述多个像素电极及所述多条栅线的远离所述衬底基板一侧的多个公共电极；
    其中，至少一个公共电极在所述衬底基板上的正投影，和其相邻的至少一条栅线在所述衬底基板上的正投影至少部分交叠或者边界相切。
  2. 根据权利要求1所述的阵列基板，其中，每个公共电极的相对两端均设置有至少一条栅线；
    至少一个所述公共电极在所述衬底基板上的正投影，和其相对两端所相邻的栅线在所述衬底基板上的正投影均至少部分交叠或者边界相切。
  3. 根据权利要求1或2所述的阵列基板，其中，沿垂直于所述第一方向的方向，每个交叠的区域尺寸，与形成该交叠区域的栅线的尺寸比例范围为1:3～1:1。
  4. 根据权利要求2或3所述的阵列基板，其中，沿垂直于所述第一方向的方向，至少一个所述公共电极在所述衬底基板上的正投影和其相对两端所相邻的栅线在所述衬底基板上的正投影的交叠的区域尺寸相同。
  5. 根据权利要求1～4中任一项所述的阵列基板，还包括：设置于所述衬底基板的一侧、且沿第二方向延伸的多条数据线；所述多条数据线和所述多条栅线交叉且相互绝缘；
    沿所述第一方向，至少一个公共电极在所述衬底基板上的正投影和其相邻的至少一条数据线在所述衬底基板上的正投影之间的间距，与所述至少一条数据线的尺寸的比例范围为3:10～1:1。
  6. 根据权利要求5所述的阵列基板，其中，沿所述第一方向，至少一个像素电极在所述衬底基板上的正投影和其相邻的至少一条数据线在所述衬底基板上的正投影之间的间距，与所述至少一条数据线的尺寸的比例范围为3：10～1:1。
  7. 根据权利要求6所述的阵列基板，其中，沿所述第一方向，所述至少一个像素电极在所述衬底基板上的正投影和其相邻的至少一条数据线在所述衬底基板上的正投影之间的间距，大于所述至少一个公共电极在所述衬底基板上的正投影和其相邻的至少一条数据线在所述衬底基板上的正投影之间的 间距。
  8. 根据权利要求1～7中任一项所述的阵列基板，还包括：与所述多个公共电极同层设置的多个连接部；
    每个连接部与其相邻两个公共电极为一体结构。
  9. 根据权利要求8所述的阵列基板，其中，所述多个公共电极沿所述第一方向排成多列；
    至少一列公共电极中，每相邻的两个公共电极与所述连接部为一体结构。
  10. 根据权利要求1～9中任一项所述的阵列基板，还包括：沿所述第一方向延伸、且与所述多条栅线同层设置的多条公共电极线；
    所述多个公共电极沿第二方向排成多行；
    每条公共电极线和一行的多个公共电极通过多个第一过孔电连接。
  11. 根据权利要求1～10中任一项所述的阵列基板，还包括：设置于每个像素电极的靠近所述衬底基板的一侧的薄膜晶体管；
    所述薄膜晶体管包括栅极、源极和漏极；
    所述栅极和其相邻的一条栅线同层设置且电连接；
    所述像素电极和所述源极或所述漏极电连接；
    在所述阵列基板还包括多条数据线的情况下，所述源极、所述漏极和所述多条数据线同层设置。
  12. 根据权利要求1～10中任一项所述的阵列基板，还包括：设置于每个子像素区域内、且位于所述子像素区域内的像素电极和公共电极之间的薄膜晶体管；
    所述薄膜晶体管包括栅极、源极和漏极；
    所述栅极和其相邻的一条栅线同层设置且电连接；
    所述像素电极和所述源极或所述漏极电连接；
    在所述阵列基板还包括多条数据线的情况下，所述多条数据线、所述源极和所述漏极同层设置。
  13. 根据权利要求12所述的阵列基板，还包括：与所述多个公共电极同层设置、且分别设置于所述多个子像素区域内的多个导电图案；
    每个导电图案和处于同一子像素区域内的薄膜晶体管的源极或漏极电连接，且和处于同一子像素区域内的像素电极电连接。
  14. 根据权利要求1～13中任一项所述的阵列基板，其中，每个公共电极具有多个狭缝，所述多个狭缝中的至少一部分狭缝的延伸方向与所述第一方向平行或呈锐角。
  15. 根据权利要求14所述的阵列基板，其中，每个子像素区域包括相邻的第一子区域和第二子区域；
    所述多个狭缝中，位于所述第一子区域内的一些狭缝沿第三方向延伸，位于所述第二子区域内的另一些狭缝沿第四方向延伸；
    所述第三方向和所述第四方向相对于所述第一方向对称。
  16. 一种显示装置，包括：
    如权利要求1～15中任一项所述的阵列基板；
    与所述阵列基板相对设置的对向基板；以及，
    设置于所述阵列基板和所述对向基板之间的液晶层。
  17. 根据权利要求16所述的显示装置，其中，所述对向基板包括：
    对向衬底基板；以及，
    设置于所述对向衬底基板靠近所述阵列基板一侧的黑矩阵。
PCT/CN2020/079627 2020-03-17 2020-03-17 阵列基板及显示装置 WO2021184186A1 (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/264,498 US11846856B2 (en) 2020-03-17 2020-03-17 Array substrate and display device
CN202080000283.3A CN113692553B (zh) 2020-03-17 2020-03-17 阵列基板及显示装置
PCT/CN2020/079627 WO2021184186A1 (zh) 2020-03-17 2020-03-17 阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/079627 WO2021184186A1 (zh) 2020-03-17 2020-03-17 阵列基板及显示装置

Publications (1)

Publication Number Publication Date
WO2021184186A1 true WO2021184186A1 (zh) 2021-09-23

Family

ID=77771873

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2020/079627 WO2021184186A1 (zh) 2020-03-17 2020-03-17 阵列基板及显示装置

Country Status (3)

Country Link
US (1) US11846856B2 (zh)
CN (1) CN113692553B (zh)
WO (1) WO2021184186A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114280867B (zh) * 2021-12-29 2023-06-09 惠科股份有限公司 阵列基板、显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100068636A (ko) * 2008-12-15 2010-06-24 전북대학교산학협력단 블루상 액정을 이용한 프린지필드 스위칭 액정표시소자
CN106019751A (zh) * 2016-08-15 2016-10-12 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN106154667A (zh) * 2016-09-09 2016-11-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN107422547A (zh) * 2017-08-22 2017-12-01 京东方科技集团股份有限公司 一种显示面板及显示装置
CN110780500A (zh) * 2019-11-15 2020-02-11 京东方科技集团股份有限公司 阵列基板、控光面板和显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101523279B (zh) * 2006-12-25 2012-04-11 夏普株式会社 液晶显示面板、液晶显示元件和液晶显示装置
TWI474076B (zh) * 2012-09-24 2015-02-21 Au Optronics Corp 邊際場切換式液晶顯示面板
CN104049429B (zh) * 2014-06-18 2017-02-15 南京中电熊猫液晶显示科技有限公司 一种像素结构及其制作方法
CN104777653B (zh) * 2015-05-08 2017-12-12 厦门天马微电子有限公司 阵列基板、液晶显示面板和液晶显示装置
JP2018128521A (ja) * 2017-02-07 2018-08-16 三菱電機株式会社 表示装置、および、表示装置の製造方法
CN108873509A (zh) * 2017-05-08 2018-11-23 中华映管股份有限公司 形成像素结构的方法
JP6903503B2 (ja) * 2017-07-05 2021-07-14 三菱電機株式会社 薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタ基板の製造方法
CN108628047B (zh) * 2018-04-02 2021-07-30 上海中航光电子有限公司 一种阵列基板、显示面板及显示装置
CN110174787B (zh) * 2019-05-06 2021-11-30 惠科股份有限公司 阵列基板及其制作方法和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100068636A (ko) * 2008-12-15 2010-06-24 전북대학교산학협력단 블루상 액정을 이용한 프린지필드 스위칭 액정표시소자
CN106019751A (zh) * 2016-08-15 2016-10-12 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN106154667A (zh) * 2016-09-09 2016-11-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN107422547A (zh) * 2017-08-22 2017-12-01 京东方科技集团股份有限公司 一种显示面板及显示装置
CN110780500A (zh) * 2019-11-15 2020-02-11 京东方科技集团股份有限公司 阵列基板、控光面板和显示装置

Also Published As

Publication number Publication date
CN113692553A (zh) 2021-11-23
CN113692553B (zh) 2023-10-20
US11846856B2 (en) 2023-12-19
US20230168552A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
US7817239B2 (en) Liquid crystal display panel and manufacturing method thereof
US8018566B2 (en) Method for fabricating an in-plane switching mode liquid crystal display wherein the upper and lower pixel electrodes are formed on opposite sides of the respective upper and lower pixel regions
JP2009237541A (ja) 液晶装置および電子機器
TWI678583B (zh) 顯示裝置
CN213987120U (zh) 显示模组及显示装置
US9857620B2 (en) Display device
JP2007171716A (ja) 液晶装置、液晶装置の製造方法および電子機器
US10367008B2 (en) Array substrate, display panel and display device
US12013615B2 (en) Liquid crystal display panel, and liquid crystal display device
US20240142829A1 (en) Array substrate and manufacturing method therefor, display assembly, and display device
US8300193B2 (en) Liquid crystal display panel and pixel
CN107367875B (zh) 显示装置
US7545467B2 (en) Transflective liquid crystal displays and methods for fabricating the same
WO2021184186A1 (zh) 阵列基板及显示装置
US11073734B2 (en) Array substrate and method of manufacturing the same, display panel and display device
US11480832B2 (en) Array substrate and display panel
KR20070002758A (ko) 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법
JP2004157148A (ja) 液晶表示装置及び電子機器
WO2022083312A1 (zh) 显示模组及其制备方法、显示装置
JP4211383B2 (ja) 液晶表示装置及び電子機器
KR20080080438A (ko) 액정 장치 및 전자기기
CN114935854B (zh) 液晶显示面板及液晶显示装置
WO2022022098A1 (zh) 阵列基板及显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20925371

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20925371

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 20925371

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 20/04/2023)

122 Ep: pct application non-entry in european phase

Ref document number: 20925371

Country of ref document: EP

Kind code of ref document: A1