CN105990259B - 半导体存储装置 - Google Patents
半导体存储装置 Download PDFInfo
- Publication number
- CN105990259B CN105990259B CN201510996104.7A CN201510996104A CN105990259B CN 105990259 B CN105990259 B CN 105990259B CN 201510996104 A CN201510996104 A CN 201510996104A CN 105990259 B CN105990259 B CN 105990259B
- Authority
- CN
- China
- Prior art keywords
- joint sheet
- wiring
- electrically connected
- memory
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Memory System (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明的实施方式提供一种能抑制信号的品质下降的半导体存储装置。实施方式的半导体存储装置具有：布线基板，包括第1至第3接合垫、具有电连接于第1接合垫的一端和另一端的第1布线、具有电连接于第2接合垫的一端和电连接于第1布线的另一端的另一端的第2布线、及具有电连接于第3接合垫的一端和电连接于第1布线的另一端与第2布线的另一端的连接部的另一端的第3布线；存储器，具有包括第1EEPROM芯片的第1存储器芯片积层部和包括第2EEPROM芯片的第2存储器芯片积层部；存储器控制器；及第1接合线至第3接合线。
Description
[交叉申请]
本申请享受以日本专利申请2015-52380号(申请日：2015年3月16日)作为基础申请的优先权。本申请通过参照此基础申请而包含该基础申请的全部内容。
技术领域
实施方式的发明涉及一种半导体存储装置。
背景技术
在作为半导体存储装置之一的、嵌入式多媒体卡(embedded Multi Media Card：eMMC)等控制器并入型存储器中，例如当写入时或读出时要求使存储器与存储器控制器之间的信号传输高速化。
eMMC等控制器并入型存储器具有存储器芯片积层体，该存储器芯片积层体包含设在布线基板上的多个存储器芯片。存储器芯片积层体是利用接合线等电连接于布线基板。所述半导体存储装置中，若存储器与存储器控制器之间使用的信号的传送速度提高，则有时会令信号品质下降。
发明内容
本发明的实施方式提供一种能抑制存储器与存储器控制器之间使用的信号的品质下降的半导体存储装置。
实施方式的半导体存储装置具备：布线基板，包括第1接合垫、第2接合垫、第3接合垫、具有电连接于第1接合垫的一端和另一端的第1布线、具有电连接于第2接合垫的一端和电连接于第1布线的另一端的另一端的第2布线、及具有电连接于第3接合垫的一端和电连接于第1布线的另一端与第2布线的另一端的连接部的另一端的第3布线；存储器，具有具备2个以上积层于布线基板上的第1EEPROM芯片的第1存储器芯片积层部、和具备2个以上积层于第1存储器芯片积层部上的第2EEPROM芯片的第2存储器芯片积层部；存储器控制器，搭载于布线基板上；第1接合线，使第1接合垫与第1EEPROM芯片之间电连接；第2接合线，使第2接合垫与第2EEPROM芯片之间电连接；及第3接合线，使第3接合垫与存储器控制器之间电连接。
附图说明
图1是表示半导体存储装置的构造例的截面示意图。
图2是用于说明半导体存储装置中的各构成要素的连接关系的示意图。
图3是表示布线层的一部分的分布例的平面示意图。
图4是表示半导体存储装置的等效电路的图。
图5是表示半导体存储装置的等效电路的图。
图6是表示数据选通信号的波形的示例的图。
图7是表示数据选通信号的波形的示例的图。
图8是表示读出时经由输入输出端子输入输出的信号的EYE图案的示例的图。
图9是表示读出时经由输入输出端子输入输出的信号的EYE图案的示例的图。
图10是表示半导体存储装置的另一构造例的截面示意图。
图11是表示半导体存储装置的另一构造例的截面示意图。
具体实施方式
以下，参照图式说明实施方式。另外，图式是示意性的，例如厚度与平面尺寸的关系、各层的厚度的比率等有时会与实际不同。而且，实施方式中，对于实质上相同的构成要素标注相同符号且省略说明。
图1是表示半导体存储装置的构造例的截面示意图，图2是用于说明半导体存储装置中的各构成要素的连接关系的示意图。半导体存储装置10具备布线基板1、存储器2、存储器控制器3、接合线4a至接合线4c、绝缘树脂层5及导电体6。
布线基板1具有第1面(图1中的布线基板1的上表面)和位于第1面相反侧的第2面(图1中的布线基板1的下表面)。进而，布线基板1包括绝缘层11、布线层12、布线层13、阻焊剂14、阻焊剂15及通孔16。
绝缘层11设于布线基板1的第1面与第2面之间。作为绝缘层11，可使用例如半导体基板、玻璃基板、陶瓷基板、或环氧玻璃等树脂基板等。
布线层12设于布线基板1的第1面。布线层12包括多个导电层，该等多个导电层至少含有接合垫121a至接合垫121c、和布线122a至布线122c。
接合垫121a至接合垫121c具有例如作为信号端子的功能。作为信号端子，可列举例如输入输出端子(I/O)、数据选通信号端子(DQS)等。进而，也可另外设置具有作为电源端子(VCC、VSS)、可读信号端子(RE)等端子的功能的垫。而且，也可针对各种信号分别设置接合垫121a至接合垫121c、及布线122a至布线122c。
电源端子是用于供给电源电压VCC、电源电压VSS的端子。输入输出端子是用于输入输出命令、地址、编程数据及读数据中的至少一种的端子。数据选通信号端子是用于输入输出数据选通信号的端子，该数据选通信号控制在存储器与存储器控制器之间进行数据收发的定时。作为数据选通信号，也可使用差动信号(DQS0、DQSZ0)。可读信号端子是用于指示读出动作等的状态引脚。作为可读信号，可使用差动信号(RE0、REZ0)。
如图2所示，布线122a具有电连接于接合垫121a的一端和另一端。布线122b具有电连接于接合垫121b的一端、和电连接于布线122a的另一端的另一端。布线122c具有电连接于接合垫121c的一端、和电连接于布线122a的另一端与布线122b的另一端的连接部的另一端。另外，将布线122a、布线122b与布线122c的连接处作为分叉点123。布线122b优选为具有与布线122a相同的长度。布线122c也可长于布线122a及布线122b。
图3是表示布线层12的一部分的分布例的平面图。图3中，接合垫121a及接合垫121b是以彼此相邻的方式配置。即，优选为，接合垫121a与接合垫121b之间不存在其他接合垫。由此，能抑制后述的因信号品质的下降引起的电容成分的影响。另外，未必限于图3所示的分布，也可例如使接合垫121a与接合垫121b配置于隔着存储器2而彼此分离的位置。
经由接合垫121c(未图示)而电连接于存储器控制器3的布线122c经由分叉点123而分叉为布线122a及布线122b这两个布线。此时，布线122a电连接于接合垫121a，布线122b电连接于接合垫121b。另外，布线122b的宽度优选为与布线122a相等。另外，所谓相等也包括例如存在误差等实质上相等的情况。
布线层13设于布线基板1的第2面。布线层13具有包含连接垫的多个导电层。连接垫具有作为用于形成导电体6的焊盘的功能。连接垫的表面被导电体6覆盖。
布线层12及布线层13包含例如铜、银、金或镍等。例如，也可通过利用电解镀敷法或无电解镀敷法等形成含有所述材料的镀敷膜，从而形成布线层12及布线层13。而且，也可使用导电膏而形成布线层12及布线层13。
阻焊剂14设于布线层12上，且具有使布线层12的一部分露出的开口部。阻焊剂15设于布线层13上，且具有使布线层13的一部分露出的开口部。作为阻焊剂14及阻焊剂15，可使用例如绝缘性树脂材料，例如可使用紫外线硬化型树脂或热硬化型树脂等。而且，例如可利用蚀刻等在阻焊剂14及阻焊剂15的一部分形成开口部。
通孔16贯穿于布线基板1。通孔16具有例如沿贯穿于绝缘层11的开口的内壁而设的导体层、和填充于导体层内侧的填孔材。开口可例如使用激光而形成。导体层包含铜、银、金或镍等。例如，也可通过利用电解镀敷法或无电解镀敷法等形成含有所述材料的镀敷膜从而形成导体层。而且，也可使用导电膏来形成导体层。也可使用与导体层相同的步骤形成接合垫121a至接合垫121c、及布线122a至布线122c中的一者或两者。填孔材可例如使用绝缘性材料或导电性材料而形成。另外，并不限于此，例如也可通过利用镀铜等而向开口内填充导电性材料来形成通孔16。
存储器2搭载于布线基板1的第1面。存储器2具有例如电可擦除只读存储器(Electrically Erasable Programmable Read-Only Memory：EEPROM)等存储器芯片。图1及图2中，存储器2具有包括2个以上积层于布线基板1上的第1EEPROM芯片21的第1存储器芯片积层部2a、和包括2个以上积层于第1存储器芯片积层部2a上的第2EEPROM芯片22的第2存储器芯片积层部2b。
多个第1EEPROM芯片21是以隔着粘片膜等粘接层而使一部分重叠的方式彼此粘接，多个第2EEPROM芯片22是以隔着粘片膜等粘接层而使一部分重叠的方式彼此粘接。第2EEPROM芯片22优选为数量与第1EEPROM芯片21相同。另外，也可设置3个以上存储器芯片积层部。
多个第1EEPROM芯片21可例如通过使用线接合而将设于各个第1EEPROM芯片21的第1电极垫连接而实现电连接。多个第2EEPROM芯片22可例如通过使用线接合而将设于各个第2EEPROM芯片22的第2电极垫连接而实现电连接。
存储器2具有设于第1存储器芯片积层部2a与第2存储器芯片积层部2b之间的粘片膜等粘接层23。第2存储器芯片积层部2b是以隔着粘接层23而重叠于第1存储器芯片积层部2a的第1电极垫的方式积层。通过设置粘接层23，可防止接合线4a与第2EEPROM芯片22接触。
存储器控制器3搭载于布线基板1的第1面，且经由布线基板1而电连接于存储器2。存储器控制器3控制对于存储器2的数据写入及数据读出等动作。存储器控制器3包含半导体芯片。
接合线4a使接合垫121a与第1EEPROM芯片21之间电连接。接合线4b使接合垫121b与第2EEPROM芯片22之间电连接。另外，图1中，接合线4b未电连接于接合线4a，且如图2所示电分离。接合线4c使接合垫121c与存储器控制器3之间电连接。
作为接合线4a至接合线4c，可使用例如金、银、铜、铝等。另外，也可设置接合线4a至接合线4c以外的接合线。电连接于第1存储器芯片积层部2a的最上层的第1EEPROM芯片21的接合线4a的一部分埋入至粘接层23。
绝缘树脂层5含有无机填充材(例如SiO2)，例如可使用将该无机填充材与有机树脂等混合而成的密封树脂且利用转移成型法、压缩成型法、射出成型法等成型法形成。
导电体6设于布线基板1的第2面。导电体6具有作为外部连接端子的功能。例如经由外部连接端子而将信号及电源电压等供给至存储器控制器3。此时，也可经由外部连接端子而将电源电压供给至存储器2。导电体6例如使用金、铜、焊料等形成。可使用例如锡-银系、锡-银-铜系的无铅焊料。而且，也可使用多个金属材料的积层来形成导电体6。另外，图1中是使用导电珠形成导电体6，但也可使用凸块形成导电体6。
本实施方式的半导体存储装置中，将构成存储器的多个存储器芯片分成2个以上群组。而且，针对存储器与存储器控制器之间使用的各信号分别设置多个接合垫，使多个接合垫各自分别电连接于群组中的存储器芯片。进而，使传输各信号的布线的一端根据多个接合垫的数量而分叉，使分叉端各自电连接于对应的接合垫，使另一端电连接于存储器控制器。
此处，参照图4至图9对存储器和存储器控制器的连接构成、与信号品质下降的关系进行说明。图4及图5是读出时半导体存储装置的等效电路图。图6及图7是表示数据选通信号的波形的示例的图。图8及图9是表示读出时经由输入输出端子而输入输出的信号的EYE图案的示例的图。
首先，作为比较例，构成为未针对各信号分别设置所述多个接合垫的半导体存储装置10中，当读出时由图4所示的等效电路表示。图4中，使存储器2与存储器控制器3之间电连接的布线122x具有电感成分L。存储器2具有电阻成分R和电容成分C1。存储器控制器3具有电容成分C3。
此时，由电感成分L及电容成分C3产生串联共振。进而，在相邻的多个布线之间产生电容成分C0。当已产生电容成分C0时，不仅产生串联共振而且还产生并联共振。若产生串联共振及并联共振这两者，则如图6所示，例如在数据选通信号等信号波形产生噪音30，信号波形容易成为阶梯状。
而且，电容成分C1的值远大于电容成分C3，因此输入输出至输入输出端子的信号容易产生振铃。例如，如图8所示，读出时经由输入输出端子而输入输出的信号的偏差变大，EYE图案40损坏。存储器2与存储器控制器3之间的传送速度越高则所述现象越显著。对此，要求即便在例如250Mbps以上、具体为266Mbps左右的高速传送速度下，信号的品质也不会下降。
本实施方式的半导体存储装置由图5所示的等效电路表示。图5中，布线122a具有电感成分L1，布线122b具有电感成分L2，布线122c具有电感成分L3。存储器芯片积层部2a具有电阻成分R和多个第1EEPROM芯片21的电容成分C1a。存储器芯片积层部2b具有多个第2EEPROM芯片22的电容成分C1b。存储器控制器3具有电容成分C3。
图5所示的等效电路中，优选为，令使用L1及C1a表示的LC电路的共振频率(1/√(L1×C1a))与使用L2及C1b表示的LC电路的共振频率(1/√(L2×C1b))相等。即，优选为，使L1和C1a的乘积与L2和C1b的乘积相等。如图1所示，当第1存储器芯片积层部2a与第2存储器芯片积层部2b包含种类相同且数量相同的存储器芯片时，可通过例如使布线122a的长度(从接合垫121a至分叉点123为止的布线122a的长度)与布线122b(从接合垫121b至分叉点123为止的布线122b的长度)的长度相等，从而容易使L1和C1a的乘积与L2和C1b的乘积相等。
利用所述构成，能消除流过布线122a及布线122b中的一者的电流与流过其中另一者的电流之间的磁场，抑制并联共振。因此，如图7所示，能抑制噪音30的产生。
而且，因电容成分C1被分为多个电容成分C1a及电容成分C1b，所以对于布线的负载电容减少，从而能抑制信号的振铃。因此，例如，如图9所示，读出时经由输入输出端子而输入输出的信号的偏差变小，能抑制EYE图案40的损坏。
另外，当写入时，优选为，令使用L1及C1a表示的LC电路的共振频率(1/√(L1×C1a))或使用L2及C1b表示的LC电路的共振频率(1/√(L2×C1b))、与使用L3及C3表示的LC电路的共振频率(1/√(L3×C3))相等。即，优选为，使L1和C1a的乘积或L2和C1b的乘积、与L3和C3的乘积相等。由此，能抑制并联共振。因此，能抑制噪音30的产生。而且，通过与图5同样地使电容成分C1分为电容成分C1a与电容成分C1b，能减少对于一个信号布线的负载电容，因此，能抑制信号的振铃。因此，能减小读出时经由输入输出端子而输入输出的信号的偏差。
另外，布线基板1的构造并不限于参照图1至图3说明的构造。半导体存储装置的另一构造例示于图10及图11。图10及图11是表示半导体存储装置的另一构造例的截面示意图。
图10所示的半导体存储装置10与图1所示的半导体存储装置10相比，不同之处至少在于：多个第2EEPROM芯片22以阶梯状积层于第1存储器芯片积层部2a上。另外，关于与图1所示的半导体存储装置10相同的部分，可适当沿用图1的说明。
图10中，也可不设置粘接层23。而且，接合垫121a及接合垫121b也可与图3同样地彼此相邻。
图11所示的半导体存储装置10与图10所示的半导体存储装置10相比，不同之处至少在于：第2存储器芯片积层部2b与布线基板1的连接位置、即接合垫121b的位置。另外，关于与图1及图10所示的半导体存储装置10相同的部分，可适当使用图1的说明。
图10中，接合垫121b设于与具有接合垫121a的垫部不同的位置。例如，也可将接合垫121a设于第1垫部，将接合垫121b设于隔着存储器2而与第1垫部相离的第2垫部。
图10及图11所示的构造中，也可通过以所述方式调整L1和C1a的乘积、L2和C1b的乘积、及L3和C3的乘积，来抑制信号的振铃或噪音，从而抑制信号品质的下降。
另外，本实施方式是作为示例而提出，并非旨在限制发明范围。这些新颖的实施方式可以其他多种形态实施，可在不脱离发明宗旨的范围内进行多种省略、置换、变更。这些实施方式及其变形属于发明范围或宗旨，且属于权利要求中记载的发明及与其等价的范围内。
[符号的说明]
1 布线基板
2 存储器
2a 存储器芯片积层部
2b 存储器芯片积层部
3 存储器控制器
4a 接合线
4b 接合线
4c 接合线
5 绝缘树脂层
6 导电体
10 半导体存储装置
11 绝缘层
12 布线层
121a 接合垫
121b 接合垫
121c 接合垫
121x 布线
122a 布线
122b 布线
122c 布线
122x 布线
123 分叉点
13 布线层
14 阻焊剂
15 阻焊剂
16 通孔
21 芯片
22 芯片
23 粘接层
30 噪音
40 EYE图案
Claims (5)
1.一种半导体存储装置，其特征在于具备：
布线基板，包括第1接合垫、第2接合垫、第3接合垫、具有电连接于所述第1接合垫的一端和另一端的第1布线、具有电连接于所述第2接合垫的一端和电连接于所述第1布线的另一端的另一端的第2布线、及具有电连接于所述第3接合垫的一端和电连接于所述第1布线的另一端与所述第2布线的另一端的连接部的另一端的第3布线；
存储器，具有具备2个以上积层于所述布线基板上的第1EEPROM芯片的第1存储器芯片积层部、和具备2个以上积层于所述第1存储器芯片积层部上的第2EEPROM芯片的第2存储器芯片积层部；
存储器控制器，搭载于所述布线基板上；
第1接合线，使所述第1接合垫与所述第1EEPROM芯片之间电连接；
第2接合线，使所述第2接合垫与所述第2EEPROM芯片之间电连接；及
第3接合线，使所述第3接合垫与所述存储器控制器之间电连接；
所述第2接合垫是以邻接于所述第1接合垫的方式设置。
2.一种半导体存储装置，其特征在于具备：
布线基板，包括第1接合垫、第2接合垫、第3接合垫、具有电连接于所述第1接合垫的一端和另一端的第1布线、具有电连接于所述第2接合垫的一端和电连接于所述第1布线的另一端的另一端的第2布线、及具有电连接于所述第3接合垫的一端和电连接于所述第1布线的另一端与所述第2布线的另一端的连接部的另一端的第3布线；
存储器，具有具备2个以上积层于所述布线基板上的第1EEPROM芯片的第1存储器芯片积层部、和具备2个以上积层于所述第1存储器芯片积层部上的第2EEPROM芯片的第2存储器芯片积层部；
存储器控制器，搭载于所述布线基板上；
第1接合线，使所述第1接合垫与所述第1EEPROM芯片之间电连接；
第2接合线，使所述第2接合垫与所述第2EEPROM芯片之间电连接；及
第3接合线，使所述第3接合垫与所述存储器控制器之间电连接；
所述第1布线具有第1电感成分，
所述第2布线具有第2电感成分，
所述第3布线具有第3电感成分，
2个以上的所述第1EEPROM芯片具有第1电容成分，
2个以上的所述第2EEPROM芯片具有第2电容成分，
所述存储器控制器具有第3电容成分，
所述第2电感成分和所述第2电容成分的乘积等于所述第1电感成分和所述第1电容成分的乘积，或是所述第1电感成分和所述第1电容成分的乘积或所述第2电感成分和所述第2电容成分的乘积等于所述第3电感成分和所述第3电容成分的乘积。
3.根据权利要求2所述的半导体存储装置，其特征在于：所述第2布线具有与所述第1布线相等的长度。
4.根据权利要求2所述的半导体存储装置，其特征在于：所述第2接合垫是以邻接于所述第1接合垫的方式设置。
5.根据权利要求1或2所述的半导体存储装置，其特征在于：所述第1接合垫至所述第3接合垫具有作为命令、地址、编程数据及读数据中的至少一个信号的输入输出端子或数据选通信号端子的功能。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015052380A JP6293694B2 (ja) | 2015-03-16 | 2015-03-16 | 半導体記憶装置 |
| JP2015-052380 | 2015-03-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105990259A CN105990259A (zh) | 2016-10-05 |
| CN105990259B true CN105990259B (zh) | 2018-10-19 |
Family
ID=57008316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510996104.7A Active CN105990259B (zh) | 2015-03-16 | 2015-12-25 | 半导体存储装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6293694B2 (zh) |
| CN (1) | CN105990259B (zh) |
| TW (1) | TWI608590B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102556276B1 (ko) * | 2018-06-26 | 2023-07-18 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
| CN110291631A (zh) | 2019-05-17 | 2019-09-27 | 长江存储科技有限责任公司 | 具有静态随机存取存储器的三维存储器件 |
| WO2020232571A1 (en) | 2019-05-17 | 2020-11-26 | Yangtze Memory Technologies Co., Ltd. | Cache program operation of three-dimensional memory device with static random-access memory |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101866915A (zh) * | 2009-04-15 | 2010-10-20 | 三星电子株式会社 | 集成电路装置及其操作方法、存储器存储装置及电子*** |
| CN103178036A (zh) * | 2011-12-20 | 2013-06-26 | 株式会社东芝 | 半导体器件及其制造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6359340B1 (en) * | 2000-07-28 | 2002-03-19 | Advanced Semiconductor Engineering, Inc. | Multichip module having a stacked chip arrangement |
| JP4963969B2 (ja) * | 2007-01-10 | 2012-06-27 | ルネサスエレクトロニクス株式会社 | 配線基板 |
| KR20100114421A (ko) * | 2009-04-15 | 2010-10-25 | 삼성전자주식회사 | 적층 패키지 |
| KR101692441B1 (ko) * | 2010-08-25 | 2017-01-03 | 삼성전자주식회사 | 반도체 패키지 |
| KR20120035297A (ko) * | 2010-10-05 | 2012-04-16 | 삼성전자주식회사 | 반도체 패키지 및 이의 제조 방법 |
| JP2012129464A (ja) * | 2010-12-17 | 2012-07-05 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2013021216A (ja) * | 2011-07-13 | 2013-01-31 | Toshiba Corp | 積層型半導体パッケージ |
| KR101800440B1 (ko) * | 2011-08-31 | 2017-11-23 | 삼성전자주식회사 | 다수의 반도체 칩들을 가진 반도체 패키지 및 그 형성 방법 |
| JP5843803B2 (ja) * | 2013-03-25 | 2016-01-13 | 株式会社東芝 | 半導体装置とその製造方法 |
| TW201507067A (zh) * | 2013-08-02 | 2015-02-16 | Toshiba Kk | 半導體裝置及其製造方法 |
-
2015
- 2015-03-16 JP JP2015052380A patent/JP6293694B2/ja active Active
- 2015-12-18 TW TW104142824A patent/TWI608590B/zh active
- 2015-12-25 CN CN201510996104.7A patent/CN105990259B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101866915A (zh) * | 2009-04-15 | 2010-10-20 | 三星电子株式会社 | 集成电路装置及其操作方法、存储器存储装置及电子*** |
| CN103178036A (zh) * | 2011-12-20 | 2013-06-26 | 株式会社东芝 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201707187A (zh) | 2017-02-16 |
| JP6293694B2 (ja) | 2018-03-14 |
| JP2016174037A (ja) | 2016-09-29 |
| CN105990259A (zh) | 2016-10-05 |
| TWI608590B (zh) | 2017-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104916645B (zh) | 半导体装置及半导体装置的制造方法 | |
| KR101893032B1 (ko) | 메모리 카드 어댑터 | |
| CN102037797B (zh) | 印刷电路板及其制造方法 | |
| US7939927B2 (en) | Semiconductor memory apparatus | |
| US7875986B2 (en) | Semiconductor device | |
| CN104241241B (zh) | 封装基板和封装基板的制造方法 | |
| CN105990259B (zh) | 半导体存储装置 | |
| US8243465B2 (en) | Semiconductor device with additional power supply paths | |
| US7728444B2 (en) | Wiring board | |
| JP4472023B1 (ja) | 電子デバイス用基板、電子デバイス用積層体、電子デバイス及びそれらの製造方法 | |
| US10820418B2 (en) | Electronic module, method for manufacturing same and electronic device comprising a module of said type | |
| CN103229293A (zh) | 半导体芯片封装、半导体模块及其制造方法 | |
| CN109994434A (zh) | 半导体存储器封装件 | |
| US10199363B2 (en) | Semiconductor memory device including output buffer | |
| CN107154385A (zh) | 堆叠封装结构及其制造方法 | |
| CN107170731A (zh) | 嵌入式基板及其制造方法 | |
| CN114242694A (zh) | 半导体装置 | |
| US7760531B2 (en) | Semiconductor module | |
| CN209593893U (zh) | 一种半柔性二阶hdi板 | |
| JP2016062212A (ja) | 半導体記憶装置 | |
| CN106531712B (zh) | 半导体装置的制造方法、半导体装置、及引线框架 | |
| CN109548274A (zh) | 一种半柔性二阶hdi板及其制作方法 | |
| CN110278659A (zh) | 复合电路板及其制造方法 | |
| CN108878406A (zh) | 电感组合及其线路结构 | |
| CN110018801A (zh) | 一种一体式存储设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170809 Address after: Tokyo, Japan Applicant after: TOSHIBA MEMORY Corp. Address before: Tokyo, Japan Applicant before: Toshiba Corp. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Tokyo Patentee after: Kaixia Co.,Ltd. Address before: Tokyo Patentee before: TOSHIBA MEMORY Corp. Address after: Tokyo Patentee after: TOSHIBA MEMORY Corp. Address before: Tokyo Patentee before: Pangea Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220221 Address after: Tokyo Patentee after: Pangea Co.,Ltd. Address before: Tokyo Patentee before: TOSHIBA MEMORY Corp. |