CN105957882B - 一种高压功率器件终端区结构 - Google Patents
一种高压功率器件终端区结构 Download PDFInfo
- Publication number
- CN105957882B CN105957882B CN201610490358.6A CN201610490358A CN105957882B CN 105957882 B CN105957882 B CN 105957882B CN 201610490358 A CN201610490358 A CN 201610490358A CN 105957882 B CN105957882 B CN 105957882B
- Authority
- CN
- China
- Prior art keywords
- sipos
- areas
- type
- electric field
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229920005591 polysilicon Polymers 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 14
- 230000011218 segmentation Effects 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 32
- 239000004065 semiconductor Substances 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 230000000903 blocking effect Effects 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 4
- 238000000407 epitaxy Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ion Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体技术，特别涉及一种提高终端区耐压的高压功率器件结构。本发明主要是具有位于硅片体内的SIPOS区4和位于硅片表面的SIPOS区5以及连接SIPOS区4、SIPOS区5的SIPOS柱12，器件处于反向阻断状态下时，位于硅片表面的SIPOS区5将电场线从深P区环与N型漂移区的边界缓慢向终端外部扩展，均匀表面电场，减小表面电场峰值；同时，SIPOS柱12辅助扩展位于硅片体内的耗尽线，减小纵向电场斜率，使得纵向电场强度变化趋于平缓；SIPOS区4对体内电场进行调制，提高位于SIPOS区4处的电场强度，因此，在相同的芯片面积下，提高击穿电压。
Description
技术领域
本发明属于半导体技术，特别是涉及一种高压功率器件终端区结构。
背景技术
高压功率半导体器件近年来在供电领域有较为广泛的应用，例如IGBT(绝缘栅双极型晶体管)、FRD(快恢复二极管)应用在汽车驱动、感应加热等领域，高压MOSEFT应用在LLC(逻辑链路控制)拓扑结构中。一个功率器件的性能指标，主要可以从击穿电压、最大电流、最大功率、导通电阻、面积、速度等多个角度来评判。针对不同性能指标的要求，可以选择合适的功率器件。
高压功率器件的设计要考虑的一个重要问题是结终端结构设计，好的终端设计结构能有效提高器件的耐压、降低漏电和提高器件可靠性。为了提高器件的击穿电压，人们一般采用场板或场限环等常用终端技术。同时也可以通过扩大结深来增加PN结拐角处的曲率半径，以减小峰值电场强度。如果采用场板结构，场板可以是连接于半导体表面的，也可以是浮空的。对于P衬底、N+引出的半导体结构而言，当引入场板后，场板与P区表面发生耦合，一部分电力线从场板出发终止于P区表面，使耗尽区向体内推进。这等效于在横向PN结表面引入了与原来P型一侧耗尽区中空间电荷电性相反的附加电荷，由该附加电荷引起的电场方向与原耗尽区中空间电荷引起的电场方向相反，从而降低了结表面的电场，提高了击穿电压。但是，在场板外边界下方的半导体衬底表面，由于附加电荷引起的电场叠加，会存在一个尖峰电场。
传统的的场板结合场限环的终端结构需要较大的终端面积来达到理想的反向耐压，例如金属场板(如AL)占据相当大的芯片面积，因为场板之间需要留出一定的宽度。此外，场板边缘处容易发生击穿。然而，芯片面积过大容易造成经济成本上升，同时，表面电场峰值的存在对器件终端的可靠性造成了威胁。
发明内容
本发明的目的，就是为了解决高压领域中半导体功率器件终端表面由电场峰值过高且占用较大的芯片面积的问题，提出一种高压功率器件终端区结构，从而实现高压功率器件在相同的反向阻断电压下，占用较小的芯片面积，并提高终端结构的可靠性。
本发明技术方案：如图1所示，一种高压功率器件终端区结构，包括N型重掺杂衬底1和位于N型重掺杂衬底1上表面的N型漂移区2；所述N型漂移区2上层两端分别具有深P型环6和N型重掺杂截止环3，所述深P型环6上表面具有分段的第一介质层7，所述第一介质层7上表面具有第一多晶硅8，且第一多晶硅8通过第一介质层7之间的间隙与深P型环6的上表面连接，所述N型重掺杂截止环3上表面具有第二介质层11，所述第二介质层11上表面具有第二多晶硅9，且第二多晶硅9的下表面还与N型重掺杂截止环3的上表面连接；所述N型漂移区2中还具有第一SIPOS区4，所述第一SIPOS区4的一端位于深P型环6中，另一端位于N型重掺杂截止环3下方；所述N型漂移区2的上表面具有第三介质层10，所述第三介质层10的两端分别与部分深P型环6上表面和N型重掺杂截止环3上表面接触；所述第三介质层10上表面具有第二SIPOS区5，所述第二SIPOS区5的两端分别位于第一多晶硅8和第二多晶硅9中；所述第一SIPOS区4和第二SIPOS区5之间通过多个等间距的条形SIPOS柱12相连；所述N型重掺杂衬底1底部与漏极等电位，所述第一多晶硅8与源极等电位；所述N型重掺杂衬底1掺杂的浓度大于N型漂移区2的掺杂浓度三个数量级；所述深P型环6的掺杂浓度大于N型漂移区2的掺杂浓度一到两个数量级。
本发明总的技术方案，与传统结构相比，具有位于硅片体内的SIPOS区4和位于硅片表面的SIPOS区5以及连接SIPOS区4、SIPOS区5的SIPOS柱12，器件处于反向阻断状态下时，位于硅片表面的SIPOS区5将电场线从深P区环与N型漂移区的边界缓慢向终端外部扩展，均匀表面电场，减小表面电场峰值；同时，SIPOS柱12辅助扩展位于硅片体内的耗尽线，减小纵向电场斜率，使得纵向电场强度变化趋于平缓；SIPOS区4对体内电场进行调制，提高位于SIPOS区4处的电场强度，因此，在相同的芯片面积下，提高击穿电压。
所述SIPOS区4中氧含量控制在20％—30％之间。
本发明的有益效果为：能有效减小表面电场峰值；在相同的芯片面积下，能提高击穿电压。
附图说明
图1是本发明所提供的一种高压功率器件终端区剖面结构示意图；
图2是本发明所提供的一种高压功率器件终端区结构在外加反向电压时耗尽线示意图以及漂移区内纵向电场分布示意图；
图3是传统场限环终端结构在外加反偏电压时耗尽线示意图以及漂移区内纵向电场分布示意图；
图4-图5是本发明所提供的一种高压功率器件终端区结构的制作工艺中的关键步骤。
具体实施方式
如图1所示，本发明的一种高压功率器件终端区结构，包括N型重掺杂衬底1和位于N型重掺杂衬底1上表面的N型漂移区2；所述N型漂移区2上层两端分别具有深P型环6和N型重掺杂截止环3，所述深P型环6上表面具有分段的第一介质层7，所述第一介质层7上表面具有第一多晶硅8，且第一多晶硅8通过第一介质层7之间的间隙与深P型环6的上表面连接，所述N型重掺杂截止环3上表面具有第二介质层11，所述第二介质层11上表面具有第二多晶硅9，且第二多晶硅9的下表面还与N型重掺杂截止环3的上表面连接；所述N型漂移区2中还具有第一SIPOS区4，所述第一SIPOS区4的一端位于深P型环6中，另一端位于N型重掺杂截止环3下方；所述N型漂移区2的上表面具有第三介质层10，所述第三介质层10的两端分别与部分深P型环6上表面和N型重掺杂截止环3上表面接触；所述第三介质层10上表面具有第二SIPOS区5，所述第二SIPOS区5的两端分别位于第一多晶硅8和第二多晶硅9中；所述第一SIPOS区4和第二SIPOS区5之间通过多个等间距的条形SIPOS柱12相连；所述N型重掺杂衬底1底部与漏极等电位，所述第一多晶硅8与源极等电位；所述N型重掺杂衬底1掺杂的浓度大于N型漂移区2的掺杂浓度三个数量级；所述深P型环6的掺杂浓度大于N型漂移区2的掺杂浓度一到两个数量级。
本发明的工作原理为：
器件工作于阻断状态时，元胞区和终端区的耐压原理是不同的，元胞区只需要考虑垂直方向的耐压，而终端区既要考虑垂直方向的耐压，又要考虑水平方向的耐压。
水平方向上，多晶硅9与N型重掺杂区等电位，即与漏极等电位，多晶硅8与源极等电位，因此SIPOS区5左端与源极等电位，右端与漏极等电位。SIPOS区4左端与深P型环6相连，深P型环6与源极电位相连，因此，SIPOS区4的左端与源极等电位，右端与漏极等电位。当器件处于反向阻断状态时，SIPOS区5上有电流流过，并且电势从右到左由Vds缓慢下降到0V，不存在电场峰值过高的现象。由于SIPOS区5上电势的下降，位于SIPOS区5下方的耗尽区越来越宽。与此同时，位于硅片体内的SIPOS区4在水平方向上由右到左电势由Vds下降到0V，SIPOS区4的作用于SIPOS区5的作用相似，辅助SIPOS区4上方、SIPOS区5下方的N型漂移区2形成耗尽层，同时位于SIPOS区4下方的N型漂移区也形成耗尽区，因此，耗尽区尽可能的向硅片体内扩展，如图2所示。
垂直方向上，SIPOS区4与SIPOS区5之间通过SIPOS柱12相连，故而，在SIPOS柱12的位置，位于体内的SIPOS区4与位于表面的SIPOS区5电位相等。在反向耐压时，SIPOS柱12与N型漂移区之间存在着横向电场，SIPOS柱12之间的N型漂移区形成耗尽层。如图2所示，为所提出终端结构在反偏电压时的耗尽线及纵向电场图。相较于传统的场限环加场板结构，如图3所示，为传统终端结构在反偏电压时的耗尽线及纵向电场图，本专利提出的终端结构的漂移区内的纵向电场斜率更小，SIPOS柱12对纵向电场的调制作用比较明显，使得电场斜率变化趋于平缓。SIPOS区4使得位于E处的电场强度提高，如图2所示。因此，在SIPOS柱12与SIPOS区4的相互调制作用下，电场E(Y)与坐标轴围成的面积增大，在相同耐压情况下，终端区的耐压提高。因此，在SIPOS区4、SIPOS区5及SIPOS柱12的相互作用下，终端区域的耗尽线向体内扩展，提高了终端区域的击穿电压，进而减小了在相同耐压下的终端占用的芯片面积。
本发明的一种高压功率器件终端区结构可以用以下方法制备得到，工艺步骤为：
1、单晶硅准备。采用N型重掺杂单晶硅衬底2，晶向为<100>；
2、外延生长。采用气相外延VPE等方法生长一定厚度和掺杂浓度的N型外延层；
3、SIPOS区4的淀积和刻蚀。如图4所示，在制备好的N型外延层上淀积SIPOS，在生长过程中，通过控改变氧氛中N2O/SiH4的比例，可以变化SIPOS的电阻率。SIPOS区4中氧含量控制在20％—30％之间。随后在整个SIPOS表面淀积一层1um厚的光刻胶，用掩模版光刻出SIPOS区4的图形，曝光后显影，刻蚀出SIPOS区4的形状；
4、异性外延生长。采用异性外延方法继续生长一定厚度和掺杂浓度的N型外延层，形成N型漂移区2；
5、SIPOS柱12的槽刻蚀及回填。如图5所示，在整个硅片表面淀积一层1um厚的光刻胶，用掩模版光刻出SIPOS柱12的图形，采用离子刻蚀等方法在氧化层10及N型外延层2上刻蚀出数个等间距的一定深度和宽度的槽，槽的深度达到与SIPOS区4的位置，然后进行SIPOS的回填；
6、化学机械抛光；
7、深P型环6的注入。光刻出深P型环6的图形然后高能硼离子注入，注入角度可根据要求改变，通过调整注入能量和剂量改变掺杂浓度和结深；
8、N型重掺杂区3。光刻出N型重掺杂区3的图形然后高能砷离子注入；
9、SIPOS区5的刻蚀。在硅片表面淀积一层SIPOS，光刻、刻蚀形成SIPOS区5；
10、金属AL的淀积和刻蚀，形成源极；
11、背面减薄、金属化，形成漏极。
制作器件时，还可用碳化硅、砷化镓或锗硅等半导体材料替代体硅。
Claims (1)
1.一种高压功率器件终端区结构，包括N型重掺杂衬底(1)和位于N型重掺杂衬底(1)上表面的N型漂移区(2)；所述N型漂移区(2)上层两端分别具有深P型环(6)和N型重掺杂截止环(3)，所述深P型环(6)上表面具有分段的第一介质层(7)，所述第一介质层(7)上表面具有第一多晶硅(8)，且第一多晶硅(8)通过第一介质层(7)之间的间隙与深P型环(6)的上表面连接，所述N型重掺杂截止环(3)上表面具有第二介质层(11)，所述第二介质层(11)上表面具有第二多晶硅(9)，且第二多晶硅(9)的下表面还与N型重掺杂截止环(3)的上表面连接；所述N型漂移区(2)中还具有第一SIPOS区(4)，所述第一SIPOS区(4)的一端位于深P型环(6)中，另一端位于N型重掺杂截止环(3)下方；所述N型漂移区(2)的上表面具有第三介质层(10)，所述第三介质层(10)的两端分别与部分深P型环(6)上表面和N型重掺杂截止环(3)上表面接触；所述第三介质层(10)上表面具有第二SIPOS区(5)，所述第二SIPOS区(5)的两端分别位于第一多晶硅(8)和第二多晶硅(9)中；所述第一SIPOS区(4)和第二SIPOS区(5)之间通过多个等间距的条形SIPOS柱(12)相连；所述N型重掺杂衬底(1)底部与漏极等电位，所述第一多晶硅(8)与源极等电位；所述N型重掺杂衬底(1)掺杂的浓度比N型漂移区(2)的掺杂浓度大三个数量级；所述深P型环(6)的掺杂浓度比N型漂移区(2)的掺杂浓度大两个数量级。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610490358.6A CN105957882B (zh) | 2016-06-27 | 2016-06-27 | 一种高压功率器件终端区结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610490358.6A CN105957882B (zh) | 2016-06-27 | 2016-06-27 | 一种高压功率器件终端区结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105957882A CN105957882A (zh) | 2016-09-21 |
| CN105957882B true CN105957882B (zh) | 2018-10-02 |
Family
ID=56901476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610490358.6A Expired - Fee Related CN105957882B (zh) | 2016-06-27 | 2016-06-27 | 一种高压功率器件终端区结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105957882B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108598151B (zh) * | 2018-05-28 | 2024-02-02 | 江苏捷捷微电子股份有限公司 | 能提高耐压能力的半导体器件终端结构及其制造方法 |
| CN116759445B (zh) * | 2023-08-21 | 2023-10-20 | 捷捷半导体有限公司 | 低压降二极管及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201956355U (zh) * | 2010-12-31 | 2011-08-31 | 上海集成电路研发中心有限公司 | 高压半导体终端器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6608350B2 (en) * | 2000-12-07 | 2003-08-19 | International Rectifier Corporation | High voltage vertical conduction superjunction semiconductor device |
| EP1872396A4 (en) * | 2005-04-22 | 2009-09-23 | Icemos Technology Corp | SUPERJUNCTION DEVICE HAVING OXIDE-COATED TRENCHES AND METHOD OF MANUFACTURING THE SAME |
-
2016
- 2016-06-27 CN CN201610490358.6A patent/CN105957882B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201956355U (zh) * | 2010-12-31 | 2011-08-31 | 上海集成电路研发中心有限公司 | 高压半导体终端器件 |
Non-Patent Citations (1)
| Title |
|---|
| Design, Simulation, and Fabrication of Metal–Oxide–Semiconductor Field-Effect Transistor(MOSFET) With New Termination Structure;Jyh-Ling Lin et al;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;20121231;第59卷(第12期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105957882A (zh) | 2016-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106024863A (zh) | 一种高压功率器件终端结构 | |
| CN109065627A (zh) | 一种具有多晶硅岛的ldmos器件 | |
| US10483358B2 (en) | Semiconductor cell structure and power semiconductor device | |
| CN114823911B (zh) | 集成高速续流二极管的沟槽碳化硅mosfet及制备方法 | |
| CN104218087A (zh) | 半导体器件及其制造方法 | |
| CN106356401B (zh) | 一种功率半导体器件的场限环终端结构 | |
| CN106024915B (zh) | 一种超级结肖特基二极管 | |
| CN106098777A (zh) | 一种***栅积累型dmos器件 | |
| CN105810754A (zh) | 一种具有积累层的金属氧化物半导体二极管 | |
| CN105957882B (zh) | 一种高压功率器件终端区结构 | |
| CN103594377A (zh) | 一种集成肖特基***栅型功率mos器件的制造方法 | |
| CN105957894A (zh) | 一种具有复合介质层结构的dmos | |
| CN113517331A (zh) | 一种具有浮岛耦合垂直场板保护的SiC基槽栅MOSFET结构 | |
| CN109148566A (zh) | 碳化硅mosfet器件及其制造方法 | |
| CN106098758B (zh) | 一种功率器件的结终端结构 | |
| CN218274610U (zh) | 一种混合栅型GaN基的高电子迁移率晶体管 | |
| CN206742247U (zh) | 半导体器件 | |
| US20230047794A1 (en) | Multi-trench Super-Junction IGBT Device | |
| CN106057906B (zh) | 一种具有p型埋层的积累型dmos | |
| CN112466955B (zh) | 一种具有体内导电沟道的薄层soi-ldmos器件 | |
| CN113410299B (zh) | 一种高耐压的n沟道LDMOS器件及其制备方法 | |
| CN107195693A (zh) | 半导体器件及制造方法 | |
| CN107681001A (zh) | 一种碳化硅开关器件及制作方法 | |
| CN106298976A (zh) | 一种沟槽型肖特基二极管 | |
| CN207409500U (zh) | 一种半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181002 Termination date: 20210627 |