CN105810683B - 一种3d nand闪存结构及其制作方法 - Google Patents

Abstract

本发明公开了一种3D NAND闪存结构及其制作方法。该方法包括：提供衬底，衬底表面形成有多个阵列串单元，所述阵列串单元之间设有暴露出衬底的源极沟槽，阵列串单元包括多个堆叠的第一氧化介质层和牺牲介质层；对源极沟槽中暴露出的衬底进行离子注入，形成公共源极；刻蚀去除牺牲介质层，并在氧化介质层内壁形成栅极，且在源极沟槽内形成第二氧化介质层；刻蚀源极沟槽底部的第二氧化介质层、公共源极和衬底，形成P阱连接沟槽；对P阱连接沟槽中暴露出的衬底进行离子注入，形成P+；在P阱连接沟槽和源极沟槽内形成沟槽引线。采用自对准离子注入法在各个源极沟槽内均形成P+和N+，不仅节约了生产成本，还提高了电路的稳定性和可靠度。

Description

一种3D NAND闪存结构及其制作方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种3D NAND闪存结构及该3D NAND闪存结构的制作方法。

背景技术

随着闪存存储器的快速发展，三维(3D)闪存存储器结构得到了迅速发展，3D NAND闪存已经广泛应用于半导体器件中。

现有的3D NAND闪存结构中，为了将P阱(well)衬底的P型重掺杂引出，需要在刻蚀形成源极沟槽后执行两次离子注入工艺。具体的，先采用自对准工艺进行N型(磷P或砷As)离子注入形成公共源极(Common Source Line，CSL)；然后，在需要将P+引出的另一个区域内进行P型光刻以及P型(硼B或者二氟化硼BF2)离子注入形成P型重掺杂。

上述制作方法中，P型光刻过程受离子注入工艺中的最小光刻范围以及对准精度的限制，以及为了满足周边沟道布局的需要，导致不能采用自对准工艺进行P型离子注入，更为重要的是，与该P型沟槽相邻的左右两个沟道缺少了一侧共源极，因此该两个沟道不能有效引出，因而需将与P阱沟槽相邻的左右两个沟道牺牲成空沟道(dummy strip)。因此，在高密度的3D NAND存储芯片中浪费可观的面积，大大增加了制作成本。

发明内容

有鉴于此，本发明实施例提供一种3D NAND闪存结构及其制作方法，以降低3DNAND存储芯片的生产成本，并提高电路工作的稳定性和可靠度。

一方面，本发明实施例提供了一种3D NAND闪存结构的制作方法，包括：

提供衬底，所述衬底表面形成有多个阵列串单元，所述阵列串单元之间设有暴露出所述衬底的源极沟槽，所述阵列串单元包括多晶硅、多晶硅隔离介质层及多个堆叠的第一氧化介质层和牺牲介质层，所述多晶硅隔离介质层形成于所述多晶硅的内部，所述牺牲介质层形成于相邻的第一氧化介质层之间，所述多个交错堆叠的第一氧化介质层和牺牲介质层位于所述多晶硅的两侧；

对源极沟槽中暴露出的衬底进行离子注入，形成公共源极；

刻蚀去除所述牺牲介质层，并在氧化介质层内壁形成栅极，且在源极沟槽内形成第二氧化介质层；

刻蚀源极沟槽底部的第二氧化介质层、公共源极和衬底，形成P阱连接沟槽；

对所述P阱连接沟槽中暴露出的衬底进行离子注入，形成P型重掺杂；

在所述P阱连接沟槽和所述源极沟槽内形成沟槽引线。

进一步地，所述P阱连接沟槽的深度为

进一步地，对所述P阱连接沟槽中暴露出的衬底进行离子注入，形成P型重掺杂，包括：

采用自对准离子注入法，对所述P阱连接沟槽中暴露出的衬底进行P型离子注入，形成P型重掺杂。

进一步地，刻蚀源极沟槽底部的第二氧化介质层、公共源极和衬底，形成P阱连接沟槽，包括：

采用干法刻蚀工艺对源极沟槽底部的第二氧化介质层、公共源极和衬底进行刻蚀，形成所述P阱连接沟槽。

进一步地，在所述P阱连接沟槽和所述源极沟槽内形成沟槽引线，包括：

在所述P阱连接沟槽和所述源极沟槽内依次形成黏附层和沟槽引线。

进一步地，刻蚀去除所述牺牲介质层，并在第一氧化介质层内壁形成栅极，包括：

采用热磷酸刻蚀去除所述牺牲介质层；

在第一氧化介质层内壁依次形成电子俘获层和阻挡氧化层；

在阻挡氧化层表面形成栅极。

进一步地，在阻挡氧化层表面形成栅极，包括：在所述阻挡氧化层表面依次形成栅极阻挡层、黏附层和栅极层。

进一步地，所述第二氧化介质层的厚度为

另一方面，本发明实施例还提供了一种3D NAND闪存结构，所述3D NAND闪存结构由本发明任意实施例提供的3D NAND闪存结构的制作方法制得。

本发明实施例提供的3D NAND闪存结构及其制作方法，在刻蚀形成源极沟槽之后，采用自对准离子注入法对源极沟槽中暴露出的衬底进行N型离子注入，形成公共源极(N+)；在后续去除牺牲介质层、形成栅极、以及在源极沟槽内形成第二氧化介质层后，对同一区域进行P型离子注入形成P型重掺杂(P+)；并在P阱连接沟槽和源极沟槽内生长沟槽引线，将N+和P+引出。该方法中，可以采用自对准离子注入法形成P+，不受离子注入工艺中的最小光刻范围以及对准精度的限制，因此不需要牺牲额外的沟槽，也就不存在任何面积的浪费，大大节约了生产成本；另外，由于每个沟槽都有P阱衬底的P+引出，相比现有技术中每隔几百上千个沟槽才有一个P阱衬底的P+引出，提高了P阱衬底的P+引出的密集性和均匀性，从而提高了引出效果，进而提高了电路工作的稳定性和可靠度。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1a-图1d是现有技术中的3D NAND闪存结构制作方法的示意图；

图2为本发明实施例中提供的3D NAND闪存结构制作方法的流程示意图；

图3a-图3f是本发明实施例一中提供的3D NAND闪存结构制作方法的示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。

图1a-图1d是现有技术中的3D NAND闪存结构制作方法的示意图。如图1a所示，现有的制作方法，提供衬底100，所述衬底100表面形成有多个阵列串单元，所述阵列串单元之间设有暴露出所述衬底100的源极沟槽140，其中，所述阵列串单元包括多晶硅130、多晶硅隔离介质层131及多个堆叠的第一氧化介质层110和牺牲介质层120，所述多晶硅隔离介质层131形成于所述多晶硅130的内部，所述牺牲介质层120形成于相邻的第一氧化介质层110之间，所述多个交错堆叠的第一氧化介质层110和牺牲介质层120位于所述多晶硅130的两侧。

如图1b所示，采用自对准离子注入工艺在部分源极沟槽140底部露出的衬底100进行N型离子注入，形成公共源极150。需要注意的是，在另一区域中的源极沟槽顶部有光刻胶191遮挡磷或砷离子，此时被遮挡的源极沟槽中不会形成公共源极。

如图1c所示，进行P型光刻，保留此前区域中源极沟槽上方的光刻胶192，露出另一区域的源极沟槽140，并在该源极沟槽140底部露出的衬底100进行P型离子注入，形成P型重掺杂170。需要注意的是，离子注入工艺中最小光刻范围为因此与该源极沟槽相邻的两个沟道未被光刻胶192完全遮挡，使得与该源极沟槽相邻的两个沟道内也注入部分P型离子，更为重要的是，与该源极沟槽相邻的左右两个沟道缺少了一侧共源极，因此该两个沟道不能有效引出，导致这两个沟道成为空沟槽。

结合图1c和图1d，刻蚀去除所述牺牲层120，并形成钨栅160，还在源极沟槽侧壁形成第二氧化介质层111，并在剩余的源极沟槽内形成沟槽引线161，以通过沟槽引线161引出N+或P+。

因此，现有的3D NAND闪存结构的制作方法中，受离子注入工艺中最小光刻范围以及对准精度的限制，在P型离子注入时不能采用自对准工艺，且需牺牲两个相邻的空沟槽，造成了大量的浪费，制作成本较高。另外，现有技术中每隔几百上千个沟槽才有一个P阱衬底的P+引出，降低了P阱衬底的P+引出的密集性和均匀性，从而降低了引出效果，进而影响了电路工作的稳定性和可靠度。

针对上述问题，本发明提供了一种3D NAND闪存结构的制作方法，该方法在形成公共源极之后，在衬底内部形成P阱连接沟槽，并对同一区域进行P型离子注入形成P型重掺杂，且在P阱连接沟槽和源极沟槽内生长沟槽引线，将N+和P+引出。该方法中采用自对准离子注入法形成P型重掺杂，避免了沟道的浪费，大大节约了生产成本；另外，每个源极沟槽内的沟槽引线都能引出N+和P+，提高了P阱衬底的P+引出的密集性和均匀性，从而提高了引出效果，进而提高了电路工作的稳定性和可靠度。

实施例一

基于以上描述，本发明实施例一提供了如下的解决方案。

图2为本发明实施例中提供的3D NAND闪存结构的制作方法的流程示意图，如图2所示，该方法可以包括以下步骤：

步骤21、提供衬底，所述衬底表面形成有多个阵列串单元，所述阵列串单元之间设有暴露出所述衬底的源极沟槽，所述阵列串单元包括多晶硅、多晶硅隔离介质层及多个堆叠的第一氧化介质层和牺牲介质层，所述多晶硅隔离介质层形成于所述多晶硅的内部，所述牺牲介质层形成于相邻的第一氧化介质层之间，所述多个交错堆叠的第一氧化介质层和牺牲介质层位于所述多晶硅的两侧；

步骤22、对源极沟槽中暴露出的衬底进行离子注入，形成公共源极；

步骤23、刻蚀去除所述牺牲介质层，并在氧化介质层内壁形成栅极，且在源极沟槽内形成第二氧化介质层；

步骤24、刻蚀源极沟槽底部的第二氧化介质层、公共源极和衬底，形成P阱连接沟槽；

步骤25、对所述P阱连接沟槽中暴露出的衬底进行离子注入，形成P型重掺杂；

步骤26、在所述P阱连接沟槽和所述源极沟槽内形成沟槽引线。

本实施例在采用离子注入法形成公共源极之后，形式栅极和P阱连接沟槽，并对所述P阱连接沟槽中暴露出的衬底进行离子注入，形成P型重掺杂，且在所述P阱连接沟槽和所述源极沟槽内形成沟槽引线。由于每个源极沟槽内均形成有公共电极和P型重掺杂，可以采用自对准离子注入工艺形成P型重掺杂，避免了源极沟槽的浪费，降低了制作成本；另外，提高了沟槽引线的密集性和均匀性，进而提高了电路工作的稳定性和可靠度。

以下具体介绍本发明中提供的3D NAND闪存的制作方法。

参考图3a所示，清洗并提供衬底300，在所述衬底表面形成多个阵列串单元，所述阵列串单元之间设有暴露出所述衬底300的源极沟槽340，所述阵列串单元包括多晶硅330、多晶硅隔离介质层331及多个堆叠的第一氧化介质层310和牺牲介质层320，所述多晶硅隔离介质层331形成于所述多晶硅330的内部，所述牺牲介质层320形成于相邻的第一氧化介质层310之间，所述多个交错堆叠的第一氧化介质层310和牺牲介质层320位于所述多晶硅330的两侧。

其中，所述阵列串单元还包括位于底层的栅极氧化层311和位于顶层的保护氧化层312。

参考图3b所示，采用自对准离子注入法对源极沟槽340中暴露出的衬底300进行离子注入，形成公共源极350，其中注入的离子可以是磷或砷。需要注意的是，此时每个源极沟槽340底部暴露的衬底300均形成有公共电极350。

结合图3b和图3c，刻蚀去除所述牺牲介质层320，并在第一氧化介质层311内壁形成栅极360，且在源极沟槽340内形成第二氧化介质层311。具体的，可以采用热磷酸刻蚀去除所述牺牲介质层氮化硅320，在第一氧化介质层311内壁依次形成电子俘获层氮化硅(未示出)和阻挡氧化层(未示出)，且在所述阻挡氧化层表面形成栅极360。其中，在阻挡氧化层表面形成栅极时，具体可以包括：在所述阻挡氧化层表面依次形成栅极阻挡层ALO、黏附层TiN和钨栅层。

随后，还对钨栅进行回刻蚀处理，去除源极沟槽340中的钨，露出源极沟槽340。在所述源极沟槽340的侧壁和底部形成第二氧化介质层311，所述第二氧化介质层311的厚度为

参考图3d所示，刻蚀源极沟槽底部的第二氧化介质层311、公共源极350和衬底300，去除源极沟槽底部的第二氧化介质层311，并形成P阱连接沟槽341。具体的，可以采用侧壁(Spacer)二氧化硅干法刻蚀工艺刻蚀源极沟槽底部的第二氧化介质层311、公共源极350和衬底300，去除源极沟槽底部的第二氧化介质层311，并形成P阱连接沟槽341。其中，所述P阱连接沟槽341的深度为即被刻蚀掉的衬底300大约为

参考图3e所示，对各个源极沟槽340进行P型光刻，并对所述P阱连接沟槽中暴露出的衬底进行P型离子注入，形成P型重掺杂370，其中，注入的离子可以为(硼B或二氟化硼BF2)，形成P型重掺杂。需要注意的是，此时每个源极沟槽340底部暴露的衬底300均形成有P型重掺杂370。

需要说明的是，公共源极350和P型重掺杂370均位于衬底300内部。

参考图3f所示，采用化学气相沉积(Chemical Vapor Deposition，CVD)技术在所述P阱连接沟槽和所述源极沟槽内形成沟槽引线361，以通过沟槽引线361引出N+350和P+370。具体的，在所述P阱连接沟槽和所述源极沟槽内依次形成黏附层TiN和钨沟槽引线。

综上，本发明实施例中提供的3D NAND制作方法中，在刻蚀形成源极沟槽后即进行正常的CSL N型的自对准离子注入，形成公共源极。在后续氮化硅去除、栅极形成、金属钨回刻、侧壁二氧化硅生长并采用侧壁刻蚀工艺形成P阱连接沟槽之后再在同一区域进行第二次的P阱衬底P+的自对准离子注入，最后再CVD生长沟槽引线，通过沟槽引线将CSL N+和P+同时引出。该方法中能够采用自对准离子注入工艺形成P+，不受光刻最小尺寸以及对准精度的限制，不需要浪费额外的空沟槽，也就不存在任何面积的浪费，大大节约了成本。

另外，由于每个源极沟槽内都有P阱衬底的P+引出，相比现有技术每隔几百上千个源极沟槽才有一个P阱衬底的P+引出，显然本发明的引出更密集、均匀，从而能有更好的引出效果，提高了电路工作的稳定性和可靠度。

本发明实施例还提供一种3D NAND闪存，所述3D NAND闪存可以由本发明任意实施例提供的3D NAND闪存结构的制作方法制得。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种3D NAND闪存结构的制作方法，其特征在于，包括：

提供P阱衬底，所述P阱衬底表面形成有多个阵列串单元，所述阵列串单元之间设有暴露出所述P阱衬底的源极沟槽，所述阵列串单元包括多晶硅、多晶硅隔离介质层及多个交错堆叠的第一氧化介质层和牺牲介质层，所述多晶硅隔离介质层形成于所述多晶硅的内部，所述牺牲介质层形成于相邻的第一氧化介质层之间，所述多个交错堆叠的第一氧化介质层和牺牲介质层位于所述多晶硅的两侧；

对源极沟槽中暴露出的P阱衬底进行N型离子注入，形成公共源极；

刻蚀去除所述牺牲介质层，并在氧化介质层内壁形成栅极，且在源极沟槽内形成第二氧化介质层；

刻蚀源极沟槽底部的第二氧化介质层、公共源极和P阱衬底，形成P阱连接沟槽；

对所述P阱连接沟槽中暴露出的P阱衬底进行离子注入，形成P型重掺杂；

在所述P阱连接沟槽和所述源极沟槽内形成沟槽引线。

2.根据权利要求1所述的方法，其特征在于，所述P阱连接沟槽的深度为

3.根据权利要求1所述的方法，其特征在于，对所述P阱连接沟槽中暴露出的P阱衬底进行离子注入，形成P型重掺杂，包括：

采用自对准离子注入法，对所述P阱连接沟槽中暴露出的P阱衬底进行P型离子注入，形成P型重掺杂。

4.根据权利要求1所述的方法，其特征在于，刻蚀源极沟槽底部的第二氧化介质层、公共源极和P阱衬底，形成P阱连接沟槽，包括：

采用干法刻蚀工艺对源极沟槽底部的第二氧化介质层、公共源极和P阱衬底进行刻蚀，形成所述P阱连接沟槽。

5.根据权利要求1所述的方法，其特征在于，在所述P阱连接沟槽和所述源极沟槽内形成沟槽引线，包括：

在所述P阱连接沟槽和所述源极沟槽内依次形成黏附层和沟槽引线。

6.根据权利要求1所述的方法，其特征在于，刻蚀去除所述牺牲介质层，并在第一氧化介质层内壁形成栅极，包括：

采用热磷酸刻蚀去除所述牺牲介质层；

在第一氧化介质层内壁依次形成电子俘获层和阻挡氧化层；

在阻挡氧化层表面形成栅极。

7.根据权利要求1所述的方法，其特征在于，在阻挡氧化层表面形成栅极，包括：

在所述阻挡氧化层表面依次形成栅极阻挡层、黏附层和栅极层。

8.根据权利要求1所述的方法，其特征在于，所述第二氧化介质层的厚度为

9.一种3D NAND闪存结构，其特征在于，由权利要求1-8任一项所述的制作方法制得。