CN105810639A - 一种3d nand闪存结构及其制作方法 - Google Patents
一种3d nand闪存结构及其制作方法 Download PDFInfo
- Publication number
- CN105810639A CN105810639A CN201410854359.5A CN201410854359A CN105810639A CN 105810639 A CN105810639 A CN 105810639A CN 201410854359 A CN201410854359 A CN 201410854359A CN 105810639 A CN105810639 A CN 105810639A
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon
- oxide
- substrate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000002955 isolation Methods 0.000 claims abstract description 22
- 238000001039 wet etching Methods 0.000 claims abstract description 4
- 229920005591 polysilicon Polymers 0.000 claims description 56
- 230000004888 barrier function Effects 0.000 claims description 18
- 238000010893 electron trap Methods 0.000 claims description 18
- 125000006850 spacer group Chemical group 0.000 claims description 13
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 10
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 21
- 230000003647 oxidation Effects 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000003860 storage Methods 0.000 abstract description 3
- 230000005264 electron capture Effects 0.000 abstract 2
- 230000000903 blocking effect Effects 0.000 abstract 1
- 230000005641 tunneling Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明涉及半导体制造技术领域，尤其涉及一种3D NAND闪存结构及该3D NAND闪存结构的制作方法。该方法包括：提供衬底，并在衬底上依次形成栅极氧化层，源极选择管多晶硅层，多个堆叠的氧化介质层和牺牲介质层，漏极选择管多晶硅层，以及保护氧化层；刻蚀形成暴露出衬底的圆柱型沟道；在圆柱型沟道内形成隧穿氧化层、多晶硅和多晶硅隔离介质层；刻蚀形成暴露出衬底的源极沟槽，并形成公共源极；湿法刻蚀去除所述牺牲介质层；在源极沟槽的侧壁和氧化介质层内壁依次形成电子俘获层和阻挡氧化层；在阻挡氧化层表面形成栅极。该方法制得的选择管不包括电子俘获层氮化硅，避免了选择管的阈值电压漂移和漏电现象，提高了存储器件的质量。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种3DNAND闪存结构及该3DNAND闪存结构的制作方法。
背景技术
随着闪存存储器的快速发展，三维(3D)闪存存储器结构得到了迅速发展，3DNAND闪存已经广泛应用于半导体器件中。
现有的3DNAND闪存结构的制作方法中，漏极选择管(StringSelectLine，SSL)和源极选择管(GroundSelectLine，GSL)的制作工艺与存储单元的制作工艺一致，即，在形成选择管的栅极氧化(GateOxide)层的过程中，不可避免的在选择管中引入电子俘获层(ChargeTrapLayer)氮化硅SiN。选择管中包括电子俘获层，导致在电路的实际工作中，SSL选择管和GSL选择管也会不可避免的有轻微的电荷存储和泄放，引发选择管的阈值电压Vt漂移，最终导致导通电流变化以及漏电现象。尤其是在特别是在存储器件读写(Cycling)多次之后，该现象更为明显，进而引起存储单元的读失效。
综上，现有的选择管包括电子俘获层，导致存储器件的质量较差，无法满足用户需求。
发明内容
有鉴于此，本发明实施例提供一种3DNAND闪存结构及其制作方法，以解决现有技术中选择管包括电子俘获层的问题。
一方面，本发明实施例提供了一种3DNAND闪存结构的制作方法，包括：
提供衬底，并在衬底上依次形成栅极氧化层，源极选择管多晶硅层，多个堆叠的氧化介质层和牺牲介质层，漏极选择管多晶硅层，以及保护氧化层，其中，所述牺牲介质层形成于相邻的氧化介质层之间；
刻蚀形成暴露出衬底的圆柱型沟道；
在所述圆柱型沟道内依次形成隧穿氧化层、多晶硅和多晶硅隔离介质层；
刻蚀形成暴露出衬底的源极沟槽，并形成公共源极；
湿法刻蚀去除所述牺牲介质层；
在所述源极沟槽的侧壁和氧化介质层内壁依次形成电子俘获层和阻挡氧化层；
在阻挡氧化层表面形成栅极。
进一步地，在所述圆柱型沟道内依次形成隧穿氧化层、多晶硅和多晶硅隔离介质层，包括：
采用原子层沉积工艺在沟道侧壁形成隧穿氧化层，并刻蚀掉沟道底部的隧穿氧化层；
在所述隧穿氧化层的表面形成多晶硅，并在所述多晶硅的内部形成多晶硅隔离介质层。
进一步地，刻蚀形成暴露出衬底的源极沟槽，并形成公共源极，包括：
采用干法刻蚀工艺形成暴露出衬底的源极沟槽；
采用离子注入法对露出的衬底进行掺杂，形成公共源极。
进一步地，刻蚀去除所述牺牲介质层，包括：采用热磷酸刻蚀去除所述牺牲介质层。
进一步地，刻蚀形成暴露出衬底的圆柱型沟道之前，还包括：
多次光刻及多次刻蚀，形成楼梯形沟槽；
在所述楼梯形沟槽内形成回填氧化层，并对所述回填氧化层进行化学机械研磨处理。
进一步地，在阻挡氧化层表面形成栅极，包括：在所述阻挡氧化层表面依次形成氧化铝层、氮化钛层和钨层。
进一步地，所述源极选择管多晶硅层和所述漏极选择管多晶硅层的厚度均为
进一步地，所述隧穿氧化层的厚度为
进一步地，所述电子俘获层的厚度为所述阻挡氧化层的厚度为
另一方面，本发明实施例还提供了一种3DNAND闪存结构，所述3DNAND闪存结构由本发明任意实施例提供的3DNAND闪存结构的制作方法制得。
本发明实施例提供的3DNAND闪存结构及其制作方法，在衬底上依次形成栅极氧化层，源极选择管多晶硅层，多个堆叠的氧化介质层和牺牲介质层，漏极选择管多晶硅层以及保护氧化层，即，该方法采用多晶硅层代替选择管中的氮化硅牺牲层，使得在刻蚀去除氮化硅牺牲介质层时，多晶硅层得以保留，从而在形成电子俘获层、阻挡氧化层和栅极的过程中起着阻挡层的作用，因此，该方法制得的选择管的结构包括多晶硅层和隧穿氧化层，而不包括电子俘获层氮化硅，避免了选择管的阈值电压漂移以及漏电现象，提高了存储器件的质量。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1a-图1e是现有技术中的3DNAND制作方法的示意图；
图2为本发明实施例中提供的3DNAND制作方法的流程示意图；
图3a-图3j是本发明实施例一中提供的3DNAND制作方法的示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
图1a-图1e是现有技术中的3DNAND闪存制作方法的示意图。如图1a所示，现有的制作方法，提供衬底100，并在衬底100上形成栅极氧化层111，GSL氮化硅层121，多个堆叠的氧化介质层112和牺牲介质层122，SSL氮化硅层123，及保护氧化层113，其中所述牺牲介质层122形成于相邻的氧化介质层112之间。如图1b所示，刻蚀形成暴露出衬底100的圆柱型沟道，并在所述圆柱型沟道内依次形成隧穿氧化层131、多晶硅132和多晶硅隔离介质层133。如图1c所示，刻蚀形成暴露出衬底100的源极沟槽140，并形成公共源极150；如图1d所示，采用磷酸去除氮化硅层，即，去除GSL氮化硅层121、各牺牲介质层122和SSL氮化硅层123。如图1e所示，在氧化介质层内壁和源极沟槽中依次形成电子俘获层350、阻挡氧化层360和栅极370。
因此，现有的3DNAND闪存结构中，GSL选择管和SSL选择管均包括氮化硅电子俘获层，导致在电路的实际工作中，SSL选择管和GSL选择管也会不可避免的有轻微的电荷存储和泄放，引发选择管的阈值电压Vt漂移，最终导致导通电流变化以及关不断的漏电现象。尤其是在特别是在存储器件读写多次之后，该现象更为明显，进而引起存储单元的读失效。
针对上述问题，本发明提供了一种3DNAND闪存结构的制作方法，该方法采用多晶硅层代替选择管中的氮化硅牺牲层，使得选择管包括多晶硅层和隧穿氧化层，而不包括电子俘获层氮化硅，避免了选择管的阈值电压漂移现象，提高了存储器件的质量。
实施例一
基于以上描述，本发明实施例一提供了如下的解决方案。
图2为本发明实施例中提供的3DNAND闪存结构的制作方法的流程示意图，如图2所示，该方法可以包括以下步骤：
步骤21、提供衬底，并在衬底上依次形成栅极氧化层，GSL多晶硅层，多个堆叠的氧化介质层和牺牲介质层，SSL多晶硅层，以及保护氧化层，其中，所述牺牲介质层形成于相邻的氧化介质层之间；
步骤22、刻蚀形成暴露出衬底的圆柱型沟道；
步骤23、在所述圆柱型沟道内依次形成隧穿氧化层、多晶硅和多晶硅隔离介质层；
步骤24、刻蚀形成暴露出衬底的源极沟槽，并形成公共源极；
步骤25、湿法刻蚀去除所述牺牲介质层；
步骤26、在所述源极沟槽的侧壁和氧化介质层内壁依次形成电子俘获层和阻挡氧化层；
步骤27、在阻挡氧化层表面形成栅极。
本实施例在在衬底上依次形成栅极氧化层，GSL多晶硅层，多个堆叠的氧化介质层和牺牲介质层，SSL多晶硅层以及保护氧化层，即，该方法采用多晶硅代替选择管中的氮化硅，避免了选择管中包括电子俘获层氮化硅，从而避免了选择管的阈值电压漂移现象，提高了存储器件的质量。
以下具体介绍本方面中提供的3DNAND闪存结构的制作方法。
参考图3a所示，清洗并提供衬底300，在衬底300上生长大约的栅极氧化层311，在所述栅极氧化层311上生长大约的GSL多晶硅层321，并采用化学气相沉积(ChemicalVaporDeposition，CVD)技术在所述GSL多晶硅层上321生成多个堆叠的氧化介质层312和牺牲介质层322，其中，所述牺牲介质层322形成于相邻的氧化介质层312之间，氧化介质层312可以是的氧化硅，牺牲介质层322可以是的氮化硅。
本发明对牺牲介质层和氧化介质层的层数不作具体限定，可以根据对存储单元容量的需要设计成8、16、32、48和64层等。本实施例中2层为例。
另外，在最上面的氧化介质层312上生长的SSL多晶硅层323，以及在所述SSL多晶硅层323上生长厚度为的保护氧化层313。
参考图3b和图3c所示，多次光刻及多次刻蚀，且每次刻蚀均停在多晶硅或氮化硅上，形成楼梯形沟槽；还在所述楼梯形沟槽内形成回填氧化层314，以填充所述楼梯形沟槽，并对所述回填氧化层进行化学机械研磨(ChemicalMechanicalPolishing，CMP)处理，使所述回填氧化层具有平坦的表面。
参考图3d所示，依次对保护氧化层、SSL多晶硅层323、多个堆叠的牺牲介质层322和氧化介质层，GSL多晶硅层321，以及栅极氧化层进行图形化处理，形成暴露出衬底的圆柱形沟道圆柱形沟道(Channelhole)330。
参考图3e所示，采用原子层沉积(AtomicLayerDeposition，ALD)在沟道侧壁形成的隧穿氧化层331，并采用侧壁刻蚀工艺去除沟道底部的隧穿氧化层331，露出所述衬底300。
参考图3f所示，在所述隧穿氧化层331的表面形成多晶硅332和多晶硅隔离介质层333。具体的，可以在隧穿氧化层331的表面形成的多晶硅，随后形成的多晶硅隔离介质层333，并对多晶硅隔离介质层333进行回刻蚀处理，使所述多晶硅隔离介质层333的高度低于所述沟道的高度，随后再次形成的多晶硅，并对该多晶硅进行CMP处理，去除沟道上方的多晶硅，使多晶硅层332与填充氧化层314等高。其中，所述多晶硅隔离介质层333的材料可以是氧化硅。
参考图3g所示，采用干法刻蚀(Dryetch)工艺形成暴露出衬底300的源极沟槽(Slit)340，并采用离子注入法在露出的硅衬底300中掺杂N+，形成公共源极(CommonSourceLine，CSL)350。
参考图3h所示，采用热磷酸刻蚀去除所述牺牲介质层322。注意的是，由于GSL选择管层321和SSL选择管层323的材料是多晶硅，而牺牲介质层322的材料是氮化硅，因此在热磷酸腐蚀牺牲介质层过程中GSL选择管层321和SSL选择管层323均不被腐蚀。
参考图3i所示，在氧化介质层内壁和源极沟槽340的侧壁形成的电子俘获层氮化硅350，并在所述电子俘获层氮化硅350的表面形成的阻挡氧化层360，其中阻挡氧化层360的材料可以是氧化硅，因此，形成了存储单元的ONO(氧化硅-氮化硅-氧化硅)介质层。
参考图3j所示，在所述阻挡氧化层360的表面形成栅极370。具体的，在所述阻挡氧化层360的表面上依次成长形成氧化铝层、氮化钛层和钨层，形成钨栅370。
本发明实施例中提供的3DNAND制作方法制得的闪存结构中GSL选择管/SSL选择管形成的结构为多晶硅/氧化硅/多晶硅，而存储单元的结构为钨(栅极)/氧化硅/氮化硅/氧化硅/多晶硅，即，GSL选择管和SSL选择管中均不包括电子俘获层氮化硅。因此，该闪存结构避免了选择管俘获电子而导致的阈值电压漂移现象和漏电现象，提高了3DNAND闪存的质量。
本发明实施例还提供一种3DNAND闪存结构，所述3DNAND闪存结构可以由本发明任意实施例提供的3DNAND闪存结构的制作方法制得。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种3DNAND闪存结构的制作方法，其特征在于，包括：
提供衬底，并在衬底上依次形成栅极氧化层，源极选择管多晶硅层，多个堆叠的氧化介质层和牺牲介质层，漏极选择管多晶硅层，以及保护氧化层，其中，所述牺牲介质层形成于相邻的氧化介质层之间；
刻蚀形成暴露出衬底的圆柱型沟道；
在所述圆柱型沟道内依次形成隧穿氧化层、多晶硅和多晶硅隔离介质层；
刻蚀形成暴露出衬底的源极沟槽，并形成公共源极；
湿法刻蚀去除所述牺牲介质层；
在所述源极沟槽的侧壁和氧化介质层内壁依次形成电子俘获层和阻挡氧化层；
在阻挡氧化层表面形成栅极。
2.根据权利要求1所述的方法，其特征在于，在所述圆柱型沟道内依次形成隧穿氧化层、多晶硅和多晶硅隔离介质层，包括：
采用原子层沉积工艺在沟道侧壁形成隧穿氧化层，并刻蚀掉沟道底部的隧穿氧化层；
在所述隧穿氧化层的表面形成多晶硅，并在所述多晶硅的内部形成多晶硅隔离介质层。
3.根据权利要求1所述的方法，其特征在于，刻蚀形成暴露出衬底的源极沟槽，并形成公共源极，包括：
采用干法刻蚀工艺形成暴露出衬底的源极沟槽；
采用离子注入法对露出的衬底进行掺杂，形成公共源极。
4.根据权利要求1所述的方法，其特征在于，刻蚀去除所述牺牲介质层，包括：
采用热磷酸刻蚀去除所述牺牲介质层。
5.根据权利要求1所述的方法，其特征在于，刻蚀形成暴露出衬底的圆柱型沟道之前，还包括：
多次光刻及多次刻蚀，形成楼梯形沟槽；
在所述楼梯形沟槽内形成回填氧化层，并对所述回填氧化层进行化学机械研磨处理。
6.根据权利要求1所述的方法，其特征在于，在阻挡氧化层表面形成栅极，包括：
在所述阻挡氧化层表面依次形成氧化铝层、氮化钛层和钨层。
7.根据权利要求1所述的方法，其特征在于，所述源极选择管多晶硅层和所述漏极选择管多晶硅层的厚度均为
8.根据权利要求1所述的方法，其特征在于，所述隧穿氧化层的厚度为
9.根据权利要求1所述的方法，其特征在于，所述电子俘获层的厚度为所述阻挡氧化层的厚度为
10.一种3DNAND闪存结构，其特征在于，由权利要求1-9任一项所述的制作方法制得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410854359.5A CN105810639B (zh) | 2014-12-31 | 2014-12-31 | 一种3d nand闪存结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410854359.5A CN105810639B (zh) | 2014-12-31 | 2014-12-31 | 一种3d nand闪存结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105810639A true CN105810639A (zh) | 2016-07-27 |
| CN105810639B CN105810639B (zh) | 2019-03-08 |
Family
ID=56464882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410854359.5A Active CN105810639B (zh) | 2014-12-31 | 2014-12-31 | 一种3d nand闪存结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105810639B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107482017A (zh) * | 2017-08-22 | 2017-12-15 | 长江存储科技有限责任公司 | 一种3d nand闪存沟道孔的制备工艺 |
| CN107808884A (zh) * | 2016-08-24 | 2018-03-16 | 中芯国际集成电路制造(上海)有限公司 | 三维nand闪存器件的制造方法 |
| CN112038349A (zh) * | 2020-09-08 | 2020-12-04 | 长江存储科技有限责任公司 | 用于形成三维存储器件的沟道孔的方法以及三维存储器件 |
| CN112164696A (zh) * | 2020-09-24 | 2021-01-01 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
| CN113053904A (zh) * | 2021-03-15 | 2021-06-29 | 维沃移动通信有限公司 | 三维闪存结构和电子设备 |
| WO2021127980A1 (en) * | 2019-12-24 | 2021-07-01 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional nand memory device and method of forming the same |
| CN113454780A (zh) * | 2021-05-28 | 2021-09-28 | 长江存储科技有限责任公司 | 三维存储器器件及其形成方法 |
| CN113871486A (zh) * | 2021-09-27 | 2021-12-31 | 北京大学 | 一种多浮栅叠层型突触晶体管及其制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100213538A1 (en) * | 2009-02-25 | 2010-08-26 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of manufacturing the same |
| KR20120041314A (ko) * | 2010-10-21 | 2012-05-02 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
| US20120276696A1 (en) * | 2011-04-29 | 2012-11-01 | Yang Jun-Kyu | Vertical structure non-volatile memory device and method of manufacturing the same |
| CN102867830A (zh) * | 2011-07-06 | 2013-01-09 | 爱思开海力士有限公司 | 非易失性存储器件及其制造方法 |
| KR20130027154A (ko) * | 2011-09-07 | 2013-03-15 | 삼성전자주식회사 | 3차원 반도체 장치 및 그 제조 방법 |
| CN103066076A (zh) * | 2011-10-24 | 2013-04-24 | 爱思开海力士有限公司 | 三维非易失性存储器件及其制造方法以及存储*** |
| CN103117293A (zh) * | 2011-10-26 | 2013-05-22 | 爱思开海力士有限公司 | 三维非易失性存储器件及其制造方法 |
| CN103680611A (zh) * | 2012-09-18 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 3d nand存储器以及制作方法 |
-
2014
- 2014-12-31 CN CN201410854359.5A patent/CN105810639B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100213538A1 (en) * | 2009-02-25 | 2010-08-26 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of manufacturing the same |
| KR20120041314A (ko) * | 2010-10-21 | 2012-05-02 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
| US20120276696A1 (en) * | 2011-04-29 | 2012-11-01 | Yang Jun-Kyu | Vertical structure non-volatile memory device and method of manufacturing the same |
| CN102867830A (zh) * | 2011-07-06 | 2013-01-09 | 爱思开海力士有限公司 | 非易失性存储器件及其制造方法 |
| KR20130027154A (ko) * | 2011-09-07 | 2013-03-15 | 삼성전자주식회사 | 3차원 반도체 장치 및 그 제조 방법 |
| CN103066076A (zh) * | 2011-10-24 | 2013-04-24 | 爱思开海力士有限公司 | 三维非易失性存储器件及其制造方法以及存储*** |
| CN103117293A (zh) * | 2011-10-26 | 2013-05-22 | 爱思开海力士有限公司 | 三维非易失性存储器件及其制造方法 |
| CN103680611A (zh) * | 2012-09-18 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 3d nand存储器以及制作方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107808884A (zh) * | 2016-08-24 | 2018-03-16 | 中芯国际集成电路制造(上海)有限公司 | 三维nand闪存器件的制造方法 |
| CN107482017A (zh) * | 2017-08-22 | 2017-12-15 | 长江存储科技有限责任公司 | 一种3d nand闪存沟道孔的制备工艺 |
| WO2021127980A1 (en) * | 2019-12-24 | 2021-07-01 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional nand memory device and method of forming the same |
| US11587945B2 (en) | 2019-12-24 | 2023-02-21 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional NAND memory device with reduced RC delay |
| CN112038349A (zh) * | 2020-09-08 | 2020-12-04 | 长江存储科技有限责任公司 | 用于形成三维存储器件的沟道孔的方法以及三维存储器件 |
| CN112164696A (zh) * | 2020-09-24 | 2021-01-01 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
| CN113053904A (zh) * | 2021-03-15 | 2021-06-29 | 维沃移动通信有限公司 | 三维闪存结构和电子设备 |
| CN113454780A (zh) * | 2021-05-28 | 2021-09-28 | 长江存储科技有限责任公司 | 三维存储器器件及其形成方法 |
| CN113871486A (zh) * | 2021-09-27 | 2021-12-31 | 北京大学 | 一种多浮栅叠层型突触晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105810639B (zh) | 2019-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105810639A (zh) | 一种3d nand闪存结构及其制作方法 | |
| US11411085B2 (en) | Devices comprising floating gate materials, tier control gates, charge blocking materials, and channel materials | |
| CN112420734B (zh) | 半导体装置和非易失性存储装置 | |
| US11031411B2 (en) | Vertical non-volatile memory device with high aspect ratio | |
| US9023702B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| CN105810640A (zh) | 一种3d nand源极选择管及其制作方法 | |
| CN109768047A (zh) | 三维半导体存储器件 | |
| US8637913B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| US9508736B2 (en) | Three-dimensional charge trapping NAND cell with discrete charge trapping film | |
| TWI606583B (zh) | Non-volatile memory device method | |
| US9793288B2 (en) | Methods of fabricating memory device with spaced-apart semiconductor charge storage regions | |
| US20130168757A1 (en) | Nonvolatile memory device and method for fabricating the same | |
| US8921922B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| US9761605B1 (en) | Semiconductor memory device | |
| CN104201176B (zh) | 3d nand闪存结构及其制作方法 | |
| CN105810683A (zh) | 一种3d nand闪存结构及其制作方法 | |
| CN109256393B (zh) | 存储器结构的形成方法 | |
| CN107046038B (zh) | 半导体器件及其形成方法和存储器件 | |
| JP2005197705A (ja) | 半導体デバイスを製造するための方法 | |
| US20160071763A1 (en) | Method of manufacturing semiconductor device | |
| CN105118833A (zh) | 3d隧穿浮栅存储器的结构及制造方法 | |
| CN105789276A (zh) | 一种浮栅及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 502 / 15, building 1, 498 GuoShouJing Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203 Patentee after: SHANGHAI GEYI ELECTRONIC Co.,Ltd. Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 502 / 15, building 1, 498 GuoShouJing Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203 Patentee before: SHANGHAI GEYI ELECTRONIC Co.,Ltd. Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |