CN105679271A - 多工器及其驱动方法 - Google Patents

多工器及其驱动方法 Download PDF

Info

Publication number
CN105679271A
CN105679271A CN201610226829.2A CN201610226829A CN105679271A CN 105679271 A CN105679271 A CN 105679271A CN 201610226829 A CN201610226829 A CN 201610226829A CN 105679271 A CN105679271 A CN 105679271A
Authority
CN
China
Prior art keywords
transistor
receive
order
coupled
switching signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610226829.2A
Other languages
English (en)
Other versions
CN105679271B (zh
Inventor
奚鹏博
苏松宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN105679271A publication Critical patent/CN105679271A/zh
Application granted granted Critical
Publication of CN105679271B publication Critical patent/CN105679271B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明一实施例提供一种多工器。多工器包含多个第一驱动单元以及多个第二驱动单元。每一第一驱动单元各有第一数据电压输入端，而每一第二驱动单元各有第二数据电压输入端，第一数据电压输入端及第二数据电压输入端用以接收不同极性的像素电压信号。第一驱动单元中，耦接于第一数据电压输入端及第一数据线的晶体管，其栅极与源极之间的压差受第一重置信号控制。第二驱动单元中，耦接于第二数据电压输入端及第二数据线的晶体管，其栅极与源极之间的压差受第二重置信号控制。第一重置信号与第二重置信号相异。

Description

多工器及其驱动方法
技术领域
本发明有关于一种多工器及其驱动方法，尤指一种包含单一型态晶体管的多工器及其驱动方法。
背景技术
现行液晶显示面板技术中，低温多晶硅(LowTemperaturePoly-silicon；LTPS)薄膜晶体管(TFT)因为其高移动率(mobility)及高可靠度(reliability)可以让面板拥有高开口率，并且可以在基板上形成多工器(multiplexer)的电路，以让源极驱动晶片(sourcedriverIC)的数目降低，而达到高规格的面板设计要求。此外，液晶面板运作时，因必须对其子像素进行极性反转的操作，故各子像素在各画框周期(frameperiod)所接收到的伽玛(Gamma)电压的极性可能为正极性或为负极性。在需对子像素进行极性反转操作的情况下，传统以N型金属半晶体管(NMOS)或P型金属半晶体管(PMOS)单一型式晶体管所制作的多工器，在接收到不同极性的伽玛电压下，对子像素会有不一致的驱动能力，故传统上会采用互补式金氧半(CMOS)晶体管电路来制作液晶显示器中的多工器。
不过相较于单纯的NMOS晶体管或单纯的PMOS晶体管，CMOS晶体管电路所需要的制程相对地复杂且所需的光罩数目也较多，而让以CMOS制程所制作的液晶面板的制造费用大增，而让消费者较难以接受。
发明内容
为此，本发明提供一种新的多工器及其驱动方法，可使多工器不论其晶体管为NMOS晶体管或PMOS晶体管，皆对数据线及子像素有足够的驱动能力。
本发明一实施例提供一种多工器。多工器包含多个第一驱动单元以及多个第二驱动单元。每一第一驱动单元包含第一数据电压输入端、第一电容、第一晶体管以及第二晶体管。第一数据电压输入端用以接收第一像素电压信号。第一电容包含第一端及第二端。第一电容的第一端用以接收第一切换信号。第一晶体管包含耦接于第一电容的第二端的第一端、用以接收第一重置信号的第二端，以及用以接收第二切换信号的控制端。其中第一切换信号与第二切换信号的相位相反。第二晶体管包含耦接于第一数据电压输入端的第一端、耦接于第一数据线的第二端，以及耦接于第一电容的第二端的控制端。每一第二驱动单元包含第二数据电压输入端、第二电容、第三晶体管及第四晶体管。第二数据电压输入端用以接收第二像素电压信号，而第二像素电压信号与第一像素电压信号的极性相反。第二电容包含第一端及第二端。第二电容的第一端耦接于第一电容的第一端，用以接收第一切换信号。第三晶体管包含耦接于第二电容的第二端的第一端、用以接收第二重置信号的第二端，以及耦接于第一晶体管的控制端以接收第二切换信号的控制端。第四晶体管包含耦接于第二数据电压输入端的第一端、耦接于第二数据线的第二端，以及耦接于第二电容的第二端的控制端。其中第一重置信号与第二重置信号相异。
本发明一实施例提供一种多工器。多工器包含多个第一驱动单元以及多个第二驱动单元。每一第一驱动单元包含第一数据电压输入端、第一晶体管、第二晶体管、第三晶体管、第四晶体管以及第一电容。第一数据电压输入端用以接收第一像素电压信号。第一晶体管包含第一端、第二端及控制端。第一晶体管的第一端用以接收第一***电压。第一晶体管的控制端用以接收第一切换信号。第二晶体管包含耦接于第一晶体管的第二端的第一端、用以接收第二***电压的第二端，以及用以接收第二切换信号的控制端。其中第一切换信号与第二切换信号的相位相反。第三晶体管包含第一端、第二端及控制端。第三晶体管的第一端耦接于第一数据电压输入端，而第三晶体管的耦接于第一数据线。第四晶体管包含耦接于第三晶体管的控制端的第一端、用以接收第一重置信号的第二端，以及用以接收第二切换信号的控制端。第一电容包含耦接于第一晶体管的第二端及第二晶体管的第一端的第一端，以及耦接于第三晶体管的控制端及第四晶体管的第一端的第二端。每一第二驱动单元包含第二数据电压输入端、第五晶体管、第六晶体管、第七晶体管、第八晶体管以及第二电容。第二数据电压输入端用以接收第二像素电压信号，而第二像素电压信号与第一像素电压信号的极性相反。第五晶体管包含第一端、第二端及控制端。第五晶体管的第一端用以接收第一***电压，而第五晶体管的控制端用以接收第一切换信号。第六晶体管包含耦接于第五晶体管的第二端的第一端、用以接收第二***电压的第二端，以及用以接收第二切换信号的控制端。第七晶体管包含第一端、第二端及控制端。第七晶体管的第一端耦接于第二数据电压输入端。第七晶体管的第二端耦接于第二数据线。第八晶体管包含耦接于第七晶体管的控制端的第一端、用以接收第二重置信号的第二端，以及用以接收第二切换信号的控制端。第二电容包含耦接于第五晶体管的第二端及第六晶体管的第一端的第一端，以及耦接于第七晶体管的控制端及第八晶体管的第一端的第二端。其中第一重置信号与第二重置信号相异。
本发明一实施例提供一种驱动上述的多工器的方法。其中上述的多工器用于液晶显示器，而第一驱动单元及第二驱动单元的所有的晶体管皆为N型金属半晶体管。上述方法包含：在液晶显示器的第n个画框期间，使第一像素电压信号为一第一极性、使第二像素电压信号为一第二极性、使第一重置信号的电位为一第一重置电平，并使第二重置信号的电位为一第二重置电平，其中n为正整数，第一极性与第二极性相异，第二重置电平低于第一重置电平；以及在液晶显示器的第n+1个画框期间，使第一像素电压信号为第二极性、使第二像素电压信号为第一极性、使第一重置信号的电位为第二重置电平，并使第二重置信号的电位为第一重置电平。
本发明一实施例提供一种驱动上述的多工器的方法。其中上述的多工器用于液晶显示器，而第一驱动单元及第二驱动单元的所有的晶体管皆为P型金属半晶体管。上述方法包含：在液晶显示器的第n个画框期间，使第一像素电压信号为一第一极性、使第二像素电压信号为一第二极性、使第一重置信号的电位为一第一重置电平，并使第二重置信号的电位为一第二重置电平，其中n为正整数，第一极性与第二极性相异，第二重置电平高于第一重置电平；以及在液晶显示器的第n+1个画框期间，使第一像素电压信号为第二极性、使第二像素电压信号为第一极性、使第一重置信号的电位为第二重置电平，并使第二重置信号的电位为第一重置电平。
通过本发明实施例，多工器会被施加两个不同的重置信号，而拉大用以驱动数据线的晶体管其栅极-源极之间的压差绝对值，以加强晶体管的驱动能力。如此，可使多工器不论其晶体管为NMOS晶体管或PMOS晶体管，皆对数据线及子像素有足够的驱动能力，进而可使多工器的所有晶体管可皆为N型金属半晶体管或皆为P型金属半晶体管，以简化多工器及/或液晶面板的制程，并提高其产品竞争力。
附图说明
图1为本发明一实施例的多工器用于液晶显示器时的示意图。
图2为依据本发明一实施例以实现图1的多工器的两个驱动单元的电路图。
图3为图2中切换信号SWR、SWG、SWB、XSWR、XSWG及XSWB的时序图。
图4为图2中重置信号MUX_L1与重置信号MUX_L2的时序图。
图5为图2的晶体管T2及T4的栅极电位的时序图。
图6为依据本发明另一实施例以实现图1的多工器的两个驱动单元的电路图。
图7为图6中切换信号SWR、SWG、SWB、XSWR、XSWG及XSWB的时序图。
图8为图6中重置信号MUX_L1与重置信号MUX_L2的时序图。
图9为图6的晶体管T2及T4的栅极电位的时序图。
图10为依据本发明另一实施例以实现图1的多工器的两个驱动单元的电路图。
图11为依据本发明另一实施例以实现图1的多工器的两个驱动单元的电路图。
图12为依据本发明一实施例以实现图1的多工器的两个驱动单元的电路图。
图13为依据本发明另一实施例以实现图1的多工器的两个驱动单元的电路图。
图14为依据本发明另一实施例以实现图1的多工器的两个驱动单元的电路图。
图15为依据本发明另一实施例以实现图1的多工器的两个驱动单元的电路图。
其中，附图标记：
10、100多工器
12、L1至L6数据线
110、120驱动单元
200液晶显示器
210栅极线
220数据线
610、620曲线
B蓝色子像素
C1至C6电容
F[+]正极性画框周期
F[-]负极性画框周期
G绿色子像素
GND接地电位
H扫描周期
IN1、IN2数据电压输入端
Lv1、Lv2、Lv3、Lv4重置电平
MUX_L1、MUX_L2重置信号
N1至N6、P1至P6晶体管
R红色子像素
S1、S2像素电压信号
SWR、SWG、SWB、XSWR、XSWG、XSWB切换信号
T1至T30晶体管
VGH栅极高电位
VGL栅极低电位
VDD、VSS***电压
+Vp正极性像素电压
-Vp负极性像素电压
ΔV1、ΔV2、ΔV3、ΔV4、ΔVa、ΔVb压差
具体实施方式
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
请参考图1。图1为本发明一实施例的多工器100用于液晶显示器200时的示意图。液晶显示器200包含多工器100、排列成多列的红色子像素R、排列成多列的绿色子像素G、排列成多列的蓝色子像素B、多条栅极线210及多条数据线220。每一红色子像素R、每一绿色子像素G及每一蓝色子像素B接耦接于一条对应的栅极线210及一条对应的数据线220。多工器100具有多个驱动单元110及多个驱动单元120。
请参考图2。图2为依据本发明一实施例以实现图1的多工器的两个驱动单元110及120的电路图。每一驱动单元110包含数据电压输入端IN1、电容C1、晶体管T1以及晶体管T2。数据电压输入端IN1用以接收像素电压信号S1。电容C1包含第一端及第二端，而电容C1的第一端用以接收切换信号SWR。晶体管T1则包含耦接于电容C1的第二端的第一端、用以接收重置信号MUX_L1的第二端，以及用以接收切换信号XSWR的控制端。每一驱动单元120包含数据电压输入端IN2、电容C2、晶体管T3及晶体管T4。数据电压输入端IN2用以接收像素电压信号S2。电容C2包含第一端及第二端，而电容C2的第一端用以接收切换信号SWR。晶体管T3则包含耦接于电容C1的第二端的第一端、用以接收重置信号MUX_L2的第二端，以及用以接收切换信号XSWR的控制端。其中重置信号MUX_L1与重置信号MUX_L2相异。其中切换信号SWR与切换信号XSWR的相位相反。如图3所示，切换信号SWR与切换信号XSWR分别为其电位在栅极高电位VGH及栅极低电位VGL进行切换的方波，且相位相反。晶体管T2包含耦接于数据电压输入端T1的第一端、耦接于数据线L1的第二端，以及耦接于电容C1的第二端的控制端。此外，数据电压输入端IN2用以接收像素电压信号S2，而像素电压信号S2与像素电压信号S1的极性相反。换言之，当像素电压信号S1为正极性时，像素电压信号S2为负极性；而当像素电压信号S1为负极性时，像素电压信号S2为正极性。晶体管T4包含耦接于数据电压输入端IN2的第一端、耦接于数据线L2的第二端，以及耦接于电容C2的第二端的控制端。在本实施例中，晶体管T1至T4皆为N型金属半(NMOS)晶体管。
请参考图2至图3。图3为图2中切换信号SWR、SWG、SWB、XSWR、XSWG及XSWB的时序图。如图3所示，切换信号SWR会每隔一个扫描周期H从栅极低电位VGL切换至栅极高电位VGH，再由栅极高电位VGH切换回栅极低电位VGL。相似地，切换信号XSWR会每隔一个扫描周期H从栅极高电位VGH切换至栅极低电位VGL，再由栅极低电位VGL切换回栅极高电位VGH。因此，切换信号SWR与切换信号XSWR的相位相反。其中，扫描周期H与液晶显示器200的帧率(framerate)及栅极线210的总数相关。假设液晶显示器200的帧率为每秒M个画框(frame)，且液晶显示器200的栅极线210的总数为N，则每一个扫描周期H等于1/(MxN)秒，且切换信号SWR、SWG、SWB、XSWR、XSWG及XSWB在液晶显示器200的每一个画框周期内会产生N个如图3所示的波形，而每一个扫描周期H对应一条栅极线210的扫描时间。
请参考图2至图5。图4为图2中重置信号MUX_L1与重置信号MUX_L2的时序图，图5为图2的晶体管T2及T4的栅极电位的时序图。图4及图5绘示了液晶显示器200的两个画框周期F[+]及F[-]，其中画框周期F[+]表示在画框周期F[+]期间施加给液晶显示器200的某一子像素的像素电压信号S1或S2的极性为正极性，而画框周期F[-]表示在画框周期F[-]期间施加给液晶显示器200的某一子像素的像素电压信号S1或S2的极性为负极性。为方便说明，在此即以耦接至图2的数据线L1及L2的子像素作说明。其中，数据线L1所耦接的子像素是否会接收到来自数据电压输入端IN1的像素电压信号S1，取决于晶体管T2是否导通，而T2是否导通则取决于晶体管T2栅极的偏压。当切换信号SWR为栅极低电位VGL而切换信号XSWR为栅极高电位VGH时，因晶体管T1导通，而使得晶体管T2栅极的电位会被下拉至重置信号MUX_L1的电位，进而使得晶体管T2被关闭，并使数据电压输入端IN1与数据线L1之间的电性连结被切断，此时像素电压信号S1即不会被传送到数据线L1；反之，当切换信号SWR为栅极高电位VGH而切换信号XSWR为栅极低电位VGL时，晶体管T1不导通，切换信号SWR的栅极高电位VGH经由电容C1施加在晶体管T2的栅极，而使得晶体管T2导通，此时数据电压输入端IN1与数据线L1之间的电性连结被建立，而使得像素电压信号S1被传送到数据线L1。相似地，数据线L2所耦接的子像素是否会接收到来自数据电压输入端IN2的像素电压信号S2，取决于晶体管T4是否导通，而T4是否导通则取决于晶体管T2栅极的偏压。当切换信号SWR为栅极低电位VGL而切换信号XSWR为栅极高电位VGH时，因晶体管T3导通时，而使得晶体管T4栅极的电位会被下拉至重置信号MUX_L2的电位，进而使得晶体管T4被关闭，并使数据电压输入端IN2与数据线L2之间的电性连结被切断，此时像素电压信号S2即不会被传送到数据线L2；反之，当切换信号SWR为栅极高电位VGH而切换信号XSWR为栅极低电位VGL时，晶体管T3不导通，切换信号SWR的栅极高电位VGH经由电容C2施加在晶体管T4的栅极，而使得晶体管T4导通，此时数据电压输入端IN2与数据线L2之间的电性连结被建立，而使得像素电压信号S2被传送到数据线L2。
此外，切换信号SWR、SWG、SWB、XSWR、XSWG及XSWB的波形，举例而言，和子像素极性无关。换言之，切换信号SWR、SWG、SWB、XSWR、XSWG及XSWB的波形在不同的画框周期F[+]及F[-]内会是一样的。然而，重置信号MUX_L1的电位、重置信号MUX_L2的电位、像素电压信号S2的电位以及像素电压信号S2的电位则和子像素极性相关。为方便说明，假设像素电压信号S1在画框周期F[+]与F[-]的电位分别等于正极性像素电压+Vp与负极性像素电压-Vp，且像素电压信号S2在画框周期F[+]与F[-]的电位分别等于负极性像素电压-Vp与正极性像素电压+Vp。其中，Vp不小于零。此外，如图4所示，在画框周期F[+]内，重置信号MUX_L1的电位等于重置电平Lv1，而重置信号MUX_L2的电位等于重置电平Lv2；在画框周期F[-]内，重置信号MUX_L1的电位等于重置电平Lv2，而重置信号MUX_L2的电位等于重置电平Lv1。其中，重置电平Lv2低于重置电平Lv1。重置电平Lv1及Lv2设置的原则在于当晶体管T1导通时能顺利地关闭晶体管T2，并且当晶体管T3导通时能顺利地关闭晶体管T4，故重置电平Lv1及Lv2在设置上会与电压输入端IN1及IN2的电位相关。详言之，当晶体管T1导通时，为了使晶体管T2不被导通，电压输入端IN1的电位要高于MUX_L1的电位。为此，在框周期F[+]，其电位等于重置电平Lv1的重置信号MUX_L1要低于电压输入端IN1的电位(即像素电压信号S1的电位)；而在框周期F[-]，其电位等于重置电平Lv2的重置信号MUX_L1则也要低于电压输入端IN1的电位。换言之，假设像素电压信号S1在框周期F[+]及框周期F[-]的最低电位分别为0伏特及负5伏特，则重置电平Lv1及Lv2则可分别设定为低于0伏特及负5伏特的电压(例如：负1伏特及负6电压)。相似地，当晶体管T3导通时，为了使晶体管T4不被导通，电压输入端IN2的电位要高于MUX_L2的电位。为此，在框周期F[+]，其电位等于重置电平Lv2的重置信号MUX_L2要低于电压输入端IN2的电位(即像素电压信号S2的电位)；而在框周期F[-]，其电位等于重置电平Lv1的重置信号MUX_L2则也要低于电压输入端IN2的电位。换言之，假设像素电压信号S2在框周期F[-]及框周期F[+]的最低电位分别为0伏特及负5伏特，则重置电平Lv1及Lv2则可分别设定为低于0伏特及负5伏特的电压(例如：负1伏特及负6电压)，而与前述的推论相同。在本实施例中，重置电平Lv2等于栅极低电位VGL。在本发明另一实施例中，重置电平Lv1低于接地电位GND(即0伏特)。在本发明另一实施例中，接地电位GND与重置电平MUX_L1之间的压差等于一预设压差，而上述预设压差介于Vth+0.5伏特及Vth-0.5伏特之间，其中Vth为驱动单元110及120的所有晶体管的临界电压的平均值。根据本发明另一实施例，该预设压差亦可为晶体管T2或晶体管T4的临界电压。
在画框周期F[+]期间，当切换信号SWR的电位等于栅极低电位VGL，而切换信号XSWR的电位等于栅极高电位VGH时，晶体管T1及T3皆导通，而使得重置信号MUX_L1及MUX_L2分别地被传送到晶体管T2及T4的栅极。此时因重置信号MUX_L1及MUX_L2的电位分别为重置电平Lv1及Lv2，而使晶体管T2及T4的栅极分别受到重置电平Lv1及Lv2的偏压，进而使晶体管T2及T4不导通。此时，电容C1和C2两端的压差分别等于(VGL-Lv1)与(VGL-Lv2)。在图5中，晶体管T2及T4栅极的电位在画框周期F[+]期间内的变化分别以曲线610及620表示。此外，在画框周期F[+]期间，当切换信号SWR的电位等于栅极高电位VGH，而切换信号XSWR的电位等于栅极低电位VGL时，晶体管T1及T3不导通，但晶体管T2的栅极电位因电容C1的耦合效应而被提升到大约(Lv1+VGH-VGL)，且晶体管T4的栅极电位因电容C2的耦合效应而被提升到大约(Lv2+VGH-VGL)，进而使得晶体管T2及T4皆导通，像素电压信号S1及S2分别地被传送到数据线L1及L2，并使数据线L1及L2电位分别为正极性像素电压+Vp与负极性像素电压-Vp。由上述说明可知，因着电容C1及C2的耦合效应，当晶体管T2与T4导通时，晶体管T2的栅极与数据线L1的压差及晶体管T4的栅极与数据线L2的压差会分别为(Lv1+VGH-VGL-Vp)及(Lv2+VGH-VGL+Vp)。其中，(Lv1+VGH-VGL-Vp)等于图5中的压差ΔV1，而在重置电平Lv2等于栅极低电位VGL的情况下，(Lv2+VGH-VGL+Vp)等于(VGH+Vp)也等于压差ΔV2。因此，当晶体管T2与T4在画框周期F[+]期间导通时，晶体管T2及T4的栅极-源极之间的压差会分别等于压差ΔV1及压差ΔV2。相较之下，倘若无电容C1及C2的耦合效应，而直接将切换信号SWR传送到晶体管T2及T4的栅极的话，则晶体管T2导通时其栅极与数据线L1的压差在画框周期F[+]期间仅为(VGH-Vp)(即ΔVa)，而远小于上述的(Lv1+VGH-VGL-Vp)(即ΔV1)。换言之，在本实施例中，晶体管T2的栅极与数据线L1的压差ΔV1大于以传统驱动方式所能产生的压差ΔVa，故藉由上述本发明的实施例的电路架构及驱动方式，在晶体管T1至T4皆为NMOS晶体管的情况下，晶体管T1至T4对数据线及子像素仍有足够的驱动能力。
相似地，在画框周期F[-]期间，当切换信号SWR的电位等于栅极低电位VGL，而切换信号XSWR的电位等于栅极高电位VGH时，晶体管T1及T3皆导通，而使得重置信号MUX_L1及MUX_L2分别地被传送到晶体管T2及T4的栅极。此时因重置信号MUX_L1及MUX_L2的电位分别为重置电平Lv2及Lv1，而使晶体管T2及T4的栅极分别受到重置电平Lv2及Lv1的偏压，进而使晶体管T2及T4不导通。此时，电容C1和C2两端的压降分别等于(VGL-Lv2)与(VGL-Lv1)。此外，在画框周期F[-]期间，当切换信号SWR的电位等于栅极高电位VGH，而切换信号XSWR的电位等于栅极低电位VGL时，晶体管T1及T3不导通，但晶体管T2的栅极电位因电容C1的耦合效应而被提升到(Lv2+VGH-VGL)，且晶体管T4的栅极电位因电容C2的耦合效应而被提升到(Lv1+VGH-VGL)，进而使得晶体管T2及T4皆导通，像素电压信号S1及S2分别地被传送到数据线L1及L2，并使数据线L1及L2电位分别为负极性像素电压-Vp与正极性像素电压+Vp。由上述说明可知，因着电容C1及C2的耦合效应，当晶体管T2与T4导通时，晶体管T2的栅极与数据线L1的压差及晶体管T4的栅极与数据线L2的压差会分别为(Lv2+VGH-VGL+Vp)及(Lv1+VGH-VGL-Vp)。其中，(Lv1+VGH-VGL-Vp)等于图5中的压差ΔV1，而在重置电平Lv2等于栅极低电位VGL的情况下，(Lv2+VGH-VGL+Vp)等于(VGH+Vp)也等于压差ΔV2。因此，当晶体管T2与T4在画框周期F[-]期间导通时，晶体管T2及T4的栅极-源极之间的压差会分别等于压差ΔV2及压差ΔV1。相较之下，倘若无电容C1及C2的耦合效应，而直接将切换信号SWR传送到晶体管T2及T4的栅极的话，则晶体管T4导通时其栅极与数据线L2的压差在画框周期F[-]期间仅为(VGH-Vp)(即ΔVa)，而远小于上述的(Lv1+VGH-VGL-Vp)(即ΔV1)。换言之，在本实施例中，晶体管T4的栅极与数据线L2的压差ΔV1远大于以传统驱动方式所能产生的压差ΔVa，故藉由上述本发明的实施例的电路架构及驱动方式，在晶体管T1至T4皆为NMOS晶体管的情况下，晶体管T1至T4对数据线及子像素仍有足够的驱动能力。
请再参考图2及图3，在本发明另一实施例中，每一驱动单元110可另包含电容C3、晶体管T5、晶体管T6、电容C4、晶体管T7及晶体管T8，而每一驱动单元120可另包含电容C5、晶体管T9、晶体管T10、电容C6、晶体管T11及晶体管T12。电容C3包含第一端及第二端，而电容C3的第一端用以接收切换信号SWG。晶体管T5包含耦接于该第三电容C3的第二端的第一端、用以接收重置信号MUX_L1的第二端，以及用以接收切换信号XSWG的控制端。其中，切换信号SWG与切换信号XSWG的相位相反。晶体管T6包含耦接于数据电压输入端IN1的第一端、耦接于电容C3的第二端的控制端，以及耦接于数据线L3的第二端。电容C4包含第一端及第二端，而电容C4的第一端用以接收切换信号SWB。晶体管T7包含耦接于电容C4的第二端的第一端、用以接收重置信号MUX_L1的第二端，以及用以接收切换信号XSWB的控制端。其中切换信号SWB与切换信号XSWB的相位相反。晶体管T8包含耦接于数据电压输入端IN1的第一端、耦接于电容C4的第二端的控制端，以及耦接于数据线L4的第二端。电容C5包含第一端及第二端，而电容C5的第一端耦接于电容C3的第一端，用以接收切换信号SWG。晶体管T9包含耦接于电容C5的第二端的第一端、用以接收重置信号MUX_L2的第二端，以及耦接于晶体管T5的控制端以接收切换信号XSWG的控制端。晶体管T10包含耦接于数据电压输入端IN2的第一端、耦接于电容C5的第二端的控制端，以及耦接于数据线L5的第二端。电容C6包含第一端及第二端，而电容C6的第一端耦接于电容C4的该第一端，用以接收切换信号SWB。晶体管T11包含耦接于电容C6的第二端的第一端、用以接收重置信号MUX_L2的第二端，以及耦接于晶体管T7的控制端以接收切换信号XSWB的控制端。晶体管T12包含耦接于数据电压输入端IN2的第一端、耦接于电容C6的第二端的控制端，以及耦接于数据线L6的第二端。
在本实施例中，晶体管T1至T12皆为NMOS晶体管。其中，驱动单元110的电容C3、晶体管T5及晶体管T6的操作方式与电容C1、晶体管T1及晶体管T2的操作方式相似，而驱动单元120的电容C5、晶体管T9及晶体管T10的操作方式与电容C2、晶体管T3及晶体管T4的操作方式相似，所不同的是电容C1、晶体管T1及晶体管T2的操作以及电容C2、晶体管T3及晶体管T4的操作是由切换信号SWR及XSWR所控制，而电容C3、晶体管T5及晶体管T6的操作以及电容C5、晶体管T9及晶体管T10的操作则改由切换信号SWG及XSWG所控制，其他则相同。而如图3所示，切换信号SWG及XSWG仅在时序上稍微地落后切换信号SWR及XSWR，且切换信号SWR和SWG不同时为栅极高电位VGH。因此，驱动单元110的电容C3、晶体管T5及晶体管T6的操作方式，以及驱动单元120的电容C5、晶体管T9及晶体管T10的操作方式，皆可由上述电容C1、晶体管T1及晶体管T2的操作方式以及电容C2、晶体管T3及晶体管T4的操作方式推得，在此即不再赘述。
同样地，驱动单元110的电容C4、晶体管T7、晶体管T8的操作方式与电容C1、晶体管T1及晶体管T2的操作方式相似，而驱动单元120的电容C6、晶体管T11及晶体管T12的操作方式与电容C2、晶体管T3及晶体管T4的操作方式相似，所不同的是电容C1、晶体管T1及晶体管T2的操作以及电容C2、晶体管T3及晶体管T4的操作是由切换信号SWR及XSWR所控制，而电容C4、晶体管T7、晶体管T8的操作以及电容C6、晶体管T11及晶体管T12的操作则改由切换信号SWB及XSWB所控制，其他则相同。而如图3所示，切换信号SWB及XSWB仅在时序上稍微地落后切换信号SWR及XSWR，且切换信号SWR、SWG及SWB不同时为栅极高电位VGH。因此，驱动单元110的电容C4、晶体管T7、晶体管T8的操作方式，以及驱动单元120的电容C6、晶体管T11及晶体管T12的操作方式，皆可由上述电容C1、晶体管T1及晶体管T2的操作方式以及电容C2、晶体管T3及晶体管T4的操作方式推得，在此亦不再赘述。
在本发明一实施例中，数据线L1、L2、L3、L4、L5及L6分别所耦接的子像素分别是红色子像素R、绿色子像素G、蓝色子像素B、红色子像素R、绿色子像素G及蓝色子像素B，由于数据电压输入端IN1及IN2所接收像素电压信号S1及S2的极性会不同，故藉由上述电路架构及连接方式，液晶显示器200将会以列反转(columninversion)的方式被驱动。
在本发明一实施例中，晶体管T1至T12可皆为PMOS晶体管。如图6所示，图6为依据本发明另一实施例以实现图1的多工器的两个驱动单元110及120的电路图，其中晶体管T1至T12改以PMOS晶体管实现。而为配合晶体管T1至T12改以PMOS晶体管的方式实施，切换信号SWR、SWG、SWB、XSWR、XSWG及XSWB的波形以及重置信号MUX_L1和MUX_L2的波形须对应地改变。请参考图7至图9。图7为图6中切换信号SWR、SWG、SWB、XSWR、XSWG及XSWB的时序图，图8为图6中重置信号MUX_L1与重置信号MUX_L2的时序图，而图9为图6的晶体管T2及T4的栅极电位的时序图。其中，切换信号SWR、SWG及SWB会每隔一个扫描周期H依序地从栅极高电位VGH切换至栅极低电位VGL，再依序地由栅极低电位VGL切换回栅极高电位VGH。相似地，切换信号XSWR、XSWG及XSWB会每隔一个扫描周期H依序地从栅极低电位VGL切换至栅极高电位VGH，再依序地由栅极高电位VGH切换回栅极低电位VGL。此外，在画框周期F[+]内，重置信号MUX_L1的电位等于重置电平Lv4，而重置信号MUX_L2的电位等于重置电平Lv3；在画框周期F[-]内，重置信号MUX_L1的电位等于重置电平Lv3，而重置信号MUX_L2的电位等于重置电平Lv4。其中，重置电平Lv4高于重置电平Lv3。在本实施例中，重置电平Lv4等于栅极高电位VGH。在本发明另一实施例中，重置电平Lv3高于接地电位GND。在本发明另一实施例中，重置电平MUX_L1与接地电位GND之间的压差等于一预设压差，而上述预设压差介于Vth+0.5伏特及Vth-0.5伏特之间，其中Vth为驱动单元110及120的所有晶体管的临界电压的绝对值的平均值。
在画框周期F[+]期间，当切换信号SWR的电位等于栅极高电位VGH，而切换信号XSWR的电位等于栅极低电位VGL时，图6中的晶体管T1及T3皆导通，而使得重置信号MUX_L1及MUX_L2分别地被传送到晶体管T2及T4的栅极。此时因重置信号MUX_L1及MUX_L2的电位分别为重置电平Lv4及Lv3，而使晶体管T2及T4的栅极分别受到重置电平Lv4及Lv3的偏压，进而使晶体管T2及T4不导通。此时，电容C1和C2两端的压降分别等于(VGH-Lv4)与(VGH-Lv3)。此外，在画框周期F[+]期间，当切换信号SWR的电位等于栅极低电位VGL，而切换信号XSWR的电位等于栅极高电位VGH时，晶体管T1及T3不导通，但晶体管T2的栅极电位因电容C1的耦合效应而被降至(Lv4-VGH+VGL)，且晶体管T4的栅极电位因电容C2的耦合效应而被降至(Lv3-VGH+VGL)，进而使得晶体管T2及T4皆导通，像素电压信号S1及S2分别地被传送到数据线L1及L2，并使数据线L1及L2电位分别为正极性像素电压+Vp与负极性像素电压-Vp。由上述说明可知，因着电容C1及C2的耦合效应，当晶体管T2与T4导通时，晶体管T2及T4个别的源极-栅极之间的压差分别为(Vp-Lv4+VGH-VGL)及(-Vp-Lv3+VGH-VGL)。其中，(-Vp-Lv3+VGH-VGL)等于图9中的压差ΔV4，而在重置电平Lv4等于栅极高电位VGH的情况下，(Vp-Lv4+VGH-VGL)等于(Vp-VGL)也等于压差ΔV3。因此，当晶体管T2与T4在画框周期F[+]期间导通时，晶体管T2的源极-栅极之间的压差等于ΔV3，而晶体管T4的源极-栅极之间的压差等于ΔV4。相较之下，倘若无电容C1及C2的耦合效应，而直接将切换信号SWR传送到晶体管T2及T4的栅极的话，则晶体管T4导通时源极-栅极之间的压差在画框周期F[+]期间仅为(-Vp-VGL)(即ΔVb)，而远小于上述的(-Vp-Lv3+VGH-VGL)(即ΔV4)。换言之，在本实施例中，晶体管T4的源极-栅极之间的压差ΔV4远大于以传统驱动方式所能产生的压差ΔVb，故藉由上述本发明的实施例的电路架构及驱动方式，在晶体管T1至T4皆为PMOS晶体管的情况下，晶体管T1至T4对数据线及子像素仍有足够的驱动能力。
相似地，在画框周期F[-]期间，当切换信号SWR的电位等于栅极高电位VGH，而切换信号XSWR的电位等于栅极低电位VGL时，图6中的晶体管T1及T3皆导通，而使得重置信号MUX_L1及MUX_L2分别地被传送到晶体管T2及T4的栅极。此时因重置信号MUX_L1及MUX_L2的电位分别为，重置电平Lv3及Lv4，而使晶体管T2及T4的栅极分别受到重置电平Lv3及Lv4的偏压，进而使晶体管T2及T4不导通。此时，电容C1和C2两端的压降分别等于(VGH-Lv3)与(VGL-Lv4)。此外，在画框周期F[-]期间，当切换信号SWR的电位等于栅极低电位VGL，而切换信号XSWR的电位等于栅极高电位VGL时，晶体管T1及T3不导通，但晶体管T2的栅极电位因电容C1的耦合效应而被降至(Lv3-VGH+VGL)，且晶体管T4的栅极电位因电容C2的耦合效应而被提升到(Lv4-VGH+VGL)，进而使得晶体管T2及T4皆导通，像素电压信号S1及S2分别地被传送到数据线L1及L2，并使数据线L1及L2电位分别为负极性像素电压-Vp与正极性像素电压+Vp。由上述说明可知，因着电容C1及C2的耦合效应，当晶体管T2与T4导通时，晶体管T2及T4个别的源极-栅极之间的压差分别为(-Vp-Lv3+VGH-VGL)及(Vp-Lv4+VGH-VGL)，亦即分别等于压差ΔV4及压差ΔV3。相较之下，倘若无电容C1及C2的耦合效应，而直接将切换信号SWR传送到晶体管T2及T4的栅极的话，则晶体管T2导通时源极-栅极之间的压差在画框周期F[-]期间仅为(-Vp-VGL)(即ΔVb)，而远小于上述的(-Vp-Lv3+VGH-VGL)(即ΔV4)。换言之，在本实施例中，晶体管T2的源极-栅极之间的压差ΔV4远大于以传统驱动方式所能产生的压差ΔVb，故藉由上述本发明的实施例的电路架构及驱动方式，在晶体管T1至T4皆为PMOS晶体管的情况下，晶体管T1至T4对数据线及子像素仍有足够的驱动能力。
当晶体管T1至T12皆为PMOS晶体管时，驱动单元110的电容C3、晶体管T5及晶体管T6的操作方式，以及驱动单元110的电容C4、晶体管T7及晶体管T8的操作方式，皆可由上述对于图6的电容C1、晶体管T1及晶体管T2的操作方式推得。此外，驱动单元110的电容C5、晶体管T9、晶体管T10的操作方式，以及驱动单元110的电容C6、晶体管T11及晶体管T12的操作方式，亦可由上述对于图6的电容C1、晶体管T1及晶体管T2的操作方式推得。在此即不再赘述。
在本发明一实施例中，多工器100的驱动单元110及驱动单元120可与液晶显示器200的胞测试(celltesting；CT)电路整合在一起。请参考图10。图10为依据本发明另一实施例以实现图1的多工器的两个驱动单元110及120的电路图。其中，与图2的驱动单元110及120相较，图10的驱动单元110另包含晶体管T13，而图10的驱动单元120另包含晶体管T14。晶体管T13及T14皆为NMOS晶体管。晶体管T13包含用以接收切换信号SWR的第一端、耦接于数据线L1的第二端，以及用以接收测试控制信号CT的控制端。晶体管T14包含用以接收切换信号SWR的第一端、耦接于数据线L2的第二端，以及用以接收测试控制信号CT的控制端。在对液晶显示器200进行胞测试时，测试控制信号CT的电位会被提升至高电位，而使晶体管T13及T14导通，以将切换信号SWR传送至数据线L1及L2，同时晶体管T1及T3因切换信号XSWR导通，进而使得晶体管T2及T4因栅极分别受到重置信号MUX_L1及MUX_L2的偏压而关闭；而在一般非进行胞测试的期间，测试控制信号CT的电位则为低电位，而使晶体管T13及T14不导通。如此一来，在进行液晶显示器200的胞测试时，切换信号SWR作为像素电压信号之用，以更新液晶显示器200的子像素的灰阶。
在本发明另一实施例中，驱动单元110另包含晶体管T13、T15及T16，而驱动单元120另包含T14、T17及T18。晶体管T13至T18皆为NMOS晶体管。晶体管T13包含用以接收切换信号SWR的第一端、耦接于数据线L1的第二端，以及用以接收测试控制信号CT的控制端。晶体管T14包含用以接收切换信号SWR的第一端、耦接于数据线L2的第二端，以及用以接收测试控制信号CT的控制端。晶体管T15包含用以接收切换信号SWG的第一端、耦接于数据线L3的第二端，以及用以接收测试控制信号CT的控制端。晶体管T16包含用以接收切换信号SWB的第一端、耦接于数据线L4的第二端，以及用以接收测试控制信号CT的控制端。晶体管T17包含用以接收切换信号SWG的第一端、耦接于数据线L5的第二端，以及用以接收测试控制信号CT的控制端。晶体管T18包含用以接收切换信号SWB的第一端、耦接于数据线L6的第二端，以及用以接收测试控制信号CT的控制端。在对液晶显示器200进行胞测试时，测试控制信号CT的电位会被提升至高电位，而使晶体管T13至T18导通，以将切换信号SWR传送至数据线L1及L2、将切换信号SWG传送至数据线L3及L4，并将切换信号SWB传送至数据线L5及L6，同时晶体管T1、T3、T5、T7、T9及T11因切换信号XSWR、XSWG及/或XSWB导通，进而使得晶体管T2、T4、T6、T8、T10及T12因栅极受到重置信号MUX_L1及/或MUX_L2的偏压而关闭。换言之，在进行液晶显示器200的胞测试时，切换信号SWR、SWG及SWB系作为像素电压信号之用，以更新液晶显示器200的子像素的灰阶。另外，值得注意的，当对液晶显示器200进行胞测试，数据电压输入端IN1及IN2会停止输入像素电压信号S1及S2，以避免干扰胞测试的进行。
在本发明一实施例中，图10中的晶体管T1至T18可改以PMOS晶体管的方式实施。请参考图11，图11为依据本发明另一实施例以实现图1的多工器的两个驱动单元110及120的电路图。图11中的驱动单元110及120与图10中的驱动单元110及120的差别在于图11的驱动单元110及120的所有晶体管T1至T18皆为PMOS晶体管。其中，在对液晶显示器200进行胞测试时，测试控制信号CT的电位会被提升至低电位，而使晶体管T13至T18导通，以将切换信号SWR传送至数据线L1及L2、将切换信号SWG传送至数据线L3及L4，并将切换信号SWB传送至数据线L5及L6。
请参考图12。图12为依据本发明一实施例以实现图1的多工器的两个驱动单元110及120的电路图。每一驱动单元110包含数据电压输入端IN1、晶体管T1、晶体管T2、晶体管T3、晶体管T4以及电容C1。驱动单元120包含数据电压输入端IN2、晶体管T5、晶体管T6、晶体管T7、晶体管T8以及电容C2。数据电压输入端IN1用以接收像素电压信号S1。晶体管T1包含第一端、第二端及控制端。晶体管T1的第一端用以接收***电压VDD。晶体管T1的控制端用以接收切换信号SWR。其中，***电压VDD为正电压(例如正5伏特、正3伏特、栅极高电压VGH…等)。晶体管T2包含耦接于晶体管T1的第二端的第一端、用以接收***电压VSS的第二端，以及用以接收切换信号XSWR的控制端。其中切换信号SWR与切换信号XSWR的相位相反。其中，***电压VSS低于***电压VDD，例如可为接地电位(即0伏特)或栅极低电压VGL。晶体管T3包含第一端、第二端及控制端。晶体管T3的第一端耦接于数据电压输入端IN1，而晶体管T3的耦接于第一数据线。晶体管T4包含耦接于晶体管T3的控制端的第一端、用以接收重置信号MUX_L1的第二端，以及用以接收切换信号XSWR的控制端。电容C1包含耦接于晶体管T1的第二端及晶体管T2的第一端的第一端，以及耦接于晶体管T3的控制端及晶体管T4的第一端的第二端。数据电压输入端IN2用以接收像素电压信号S2，而像素电压信号S2与像素电压信号S1的极性相反。晶体管T5包含第一端、第二端及控制端。晶体管T5的第一端用以接收***电压VDD，而晶体管T5的控制端用以接收切换信号SWR。晶体管T6包含耦接于晶体管T5的第二端的第一端、用以接收***电压VSS的第二端，以及用以接收切换信号XSWR的控制端。晶体管T7包含第一端、第二端及控制端。晶体管T7的第一端耦接于数据电压输入端IN2。晶体管T7的第二端耦接于第二数据线。晶体管T8包含耦接于晶体管T7的控制端的第一端、用以接收重置信号MUX_L2的第二端，以及用以接收切换信号XSWR的控制端。电容C2包含同时耦接于晶体管T5的第二端与晶体管T6的第一端的第一端，以及同时耦接于晶体管T7的控制端及晶体管T8的第一端的第二端。其中重置信号MUX_L1与重置信号MUX_L2相异。在本实施例中，切换信号SWR、SWG、SWB、XSWR、XSWG、XSWB的时序图为图3，而重置信号MUX_L1、MUX_L2的时序图为图4，且晶体管T1至T8皆为NMOS晶体管。
请参考图12及图3至图5。在画框周期F[+]期间，当切换信号SWR的电位等于栅极低电位VGL，而切换信号XSWR的电位等于栅极高电位VGH时，晶体管T1及T5皆不导通，而晶体管T2、T4、T6及T8皆导通，而使得***电压VSS被传送到电容C1和C2的第一端，并使得重置信号MUX_L1及MUX_L2分别地被传送到晶体管T4及T8的栅极。此时因重置信号MUX_L1及MUX_L2的电位分别为重置电平Lv1及Lv2，而使晶体管T3及T7的栅极分别受到重置电平Lv1及Lv2的偏压，进而使晶体管T3及T7不导通。此时，电容C1和C2两端的压降分别等于(VSS-Lv1)与(VSS-Lv2)。此外，在画框周期F[+]期间，当切换信号SWR的电位等于栅极高电位VGH，而切换信号XSWR的电位等于栅极低电位VGL时，晶体管T1及T5皆导通，而晶体管T2、T4、T6及T8皆不导通，而使得***电压VDD被传送到电容C1和C2的第一端。此时，晶体管T3的栅极电位因电容C1的耦合效应而被提升到(Lv1+VDD-VSS)，且晶体管T7的栅极电位因电容C2的耦合效应而被提升到(Lv2+VDD-VSS)，进而使得晶体管T3及T7皆导通，像素电压信号S1及S2分别地被传送到数据线L1及L2，并使数据线L1及L2电位分别为正极性像素电压+Vp与负极性像素电压-Vp。由上述说明可知，因着电容C1及C2的耦合效应，当晶体管T3与T7导通时，晶体管T3的栅极与数据线L1的压差及晶体管T7的栅极与数据线L2的压差会分别为(Lv1+VDD-VSS-Vp)及(Lv2+VDD-VSS+Vp)。相较之下，倘若无电容C1及C2的耦合效应，而直接将切换信号SWR传送到晶体管T3及T7的栅极的话，则晶体管T3导通时其栅极与数据线L1的压差在画框周期F[+]期间仅为(VGH-Vp)(即ΔVa)，而在***电压VDD与VSS差距够大的情况下，压差ΔVa会远小于上述的(Lv1+VDD-VSS-Vp)。换言之，在本实施例中，晶体管T3的栅极与数据线L1的压差(Lv1+VDD-VSS-Vp)可远大于以传统驱动方式所能产生的压差ΔVa，故藉由上述本发明的实施例的电路架构及驱动方式，在晶体管T1至T8皆为NMOS晶体管的情况下，晶体管T1至T8对数据线及子像素仍有足够的驱动能力。
相似地，在画框周期F[-]期间，当切换信号SWR的电位等于栅极低电位VGL，而切换信号XSWR的电位等于栅极高电位VGH时，图12中的晶体管T1及T5皆不导通，而晶体管T2、T4、T6及T8皆导通，而使得***电压VSS被传送到电容C1和C2的第一端，并使得重置信号MUX_L1及MUX_L2分别地被传送到晶体管T4及T8的栅极。此时因重置信号MUX_L1及MUX_L2的电位分别为重置电平Lv2及Lv1，而使晶体管T3及T7的栅极分别受到重置电平Lv1及Lv2的偏压，进而使晶体管T3及T7不导通。此时，电容C1和C2两端的压降分别等于(VSS-Lv2)与(VSS-Lv1)。此外，当切换信号SWR的电位等于栅极高电位VGH，而切换信号XSWR的电位等于栅极低电位VGL时，晶体管T1及T5皆导通，而晶体管T2、T4、T6及T8皆不导通，而使得***电压VDD被传送到电容C1和C2的第一端，晶体管T3的栅极电位因电容C1的耦合效应而被提升到(Lv2+VDD-VSS)，且晶体管T4的栅极电位因电容C2的耦合效应而被提升到(Lv1+VDD-VSS)，进而使得晶体管T3及T7皆导通，像素电压信号S1及S2分别地被传送到数据线L1及L2，并使数据线L1及L2电位分别为负极性像素电压-Vp与正极性像素电压+Vp。由上述说明可知，因着电容C1及C2的耦合效应，当晶体管T3与T7导通时，晶体管T3的栅极与数据线L1的压差及晶体管T7的栅极与数据线L2的压差会分别为(Lv2+VDD-VSS+Vp)及(Lv1+VDD-VSS-Vp)。相较之下，倘若无电容C1及C2的耦合效应，而直接将切换信号SWR传送到晶体管T3及T7的栅极的话，则晶体管T7导通时其栅极与数据线L2的压差在画框周期F[-]期间仅为(VGH-Vp)(即ΔVa)，而在***电压VDD与VSS差距够大的情况下，压差ΔVa会远小于上述的(Lv1+VDD-VSS-Vp)。换言之，在本实施例中，晶体管T7的栅极与数据线L2的压差(Lv1+VDD-VSS-Vp)可远大于以传统驱动方式所能产生的压差ΔVa，故藉由上述本发明的实施例的电路架构及驱动方式，在晶体管T1至T8皆为NMOS晶体管的情况下，晶体管T1至T8对数据线及子像素仍有足够的驱动能力。
请再参考图12及图3，在本发明另一实施例中，图12中每一驱动单元110可另包含晶体管T9至T12、电容C3、晶体管T13至T16及电容C4，而每一驱动单元120可另包含晶体管T17至T20、电容C5、晶体管T21至T24及电容C6。晶体管T9包含用以接收***电压VDD的第一端、一第二端，以及用以接收切换信号SWG的控制端。晶体管T10包含耦接于晶体管T9的第二端的第一端、用以接收***电压VSS的第二端，以及用以接收切换信号XSWG的控制端。其中切换信号SWG与切换信号XSWG的相位相反。晶体管T11包含耦接于数据电压输入端IN1的第一端、耦接于数据线L3的第二端，以及一控制端。晶体管T12包含耦接于晶体管T11的控制端的第一端、用以接收重置信号MUX_L1的第二端，以及用以接收切换信号XSWG的控制端。电容C3包含同时耦接于晶体管T9的第二端及晶体管T10的第一端的第一端，以及同时耦接于晶体管T1的控制端及晶体管T12的第一端的第二端。晶体管T13包含用以接收***电压VDD的第一端、一第二端，以及用以接收切换信号SWB的控制端。晶体管T14包含耦接于晶体管T13的第二端的第一端，用以接收***电压VSS的第二端，以及用以接收切换信号XSWB的控制端。其中切换信号SWB与切换信号XSWB的相位相反。晶体管T15包含耦接于数据电压输入端IN1的第一端、耦接于数据线L4的第二端，以及一控制端。晶体管T16包含耦接于晶体管T15的控制端的第一端、用以接收重置信号MUX_L1的第二端，以及用以接收切换信号XSWB的控制端。电容C4包含同时耦接于晶体管T13的第二端及晶体管T14的第一端的第一端，以及同时耦接于晶体管T15的控制端及晶体管T16的第一端的第二端。晶体管T17包含用以接收***电压VDD的第一端、一第二端，以及用以接收切换信号SWG的控制端。晶体管T18包含耦接于晶体管T17的第二端的第一端、用以接收***电压VSS的第二端，以及用以接收切换信号XSWG的控制端。晶体管T19包含耦接于数据电压输入端IN2的第一端、耦接于数据线L5的第二端，以及一控制端。晶体管T20包含耦接于晶体管T19的控制端的第一端、用以接收重置信号MUX_L2的第二端，以及用以接收切换信号XSWG的控制端。电容C5包含同时耦接于晶体管T17的第二端及晶体管T18的第一端的第一端，以及同时耦接于晶体管T19的控制端及晶体管T20的第一端的第二端。晶体管T21包含用以接收***电压VDD的第一端、一第二端，以及用以接收切换信号SWB的控制端。晶体管T22包含耦接于晶体管T21的第二端的第一端、用以接收***电压VSS的第二端，以及用以接收切换信号XSWB的控制端。晶体管T23包含耦接于数据电压输入端IN2的第一端、耦接于数据线L6的第二端，以及一控制端。晶体管T24包含耦接于晶体管T23的控制端的第一端、用以接收重置信号MUX_L2的第二端，以及用以接收切换信号XSWB的控制端。电容C6包含同时耦接于晶体管T21的第二端及晶体管T22的第一端的第一端，以及同时耦接于晶体管T23的控制端及晶体管T24的第一端的第二端。
在本实施例中，图12中的晶体管T1至T24皆为NMOS晶体管。其中，驱动单元110的晶体管T9至T12及电容C3的操作方式与晶体管T1至T4及电容C1的操作方式相似，而驱动单元120的晶体管T17至T20及电容C5的操作方式则与晶体管T5至T8及电容C2的操作方式相似，所不同的是晶体管T1至T4及电容C1的操作以及晶体管T5至T8及电容C2的操作是由切换信号SWR及XSWR所控制，而晶体管T9至T12及电容C3的操作以及晶体管T17至T20及电容C5的操作则改由切换信号SWG及XSWG所控制，其他则相同。而如图3所示，切换信号SWG及XSWG仅在时序上稍微地落后切换信号SWR及XSWR，且切换信号SWR和SWG不同时为栅极高电位VGH。因此，驱动单元110的晶体管T9至T12及电容C3的操作方式，以及驱动单元120的晶体管T17至T20及电容C5的操作方式，皆可由上述晶体管T1至T4及电容C1的操作方式以及晶体管T5至T8及电容C2的操作方式推得，在此即不再赘述。
同样地，驱动单元110的晶体管T13至T16及电容C4的操作方式与晶体管T1至T4及电容C1的操作方式相似，而驱动单元120的晶体管T21至T24及电容C6的操作方式与晶体管T5至T8及电容C2的操作方式相似，所不同的是晶体管T1至T4及电容C1的操作以及晶体管T5至T8及电容C2的操作是由切换信号SWR及XSWR所控制，而的晶体管T13至T16及电容C4的操作以及晶体管T21至T24及电容C6的操作则改由切换信号SWB及XSWB所控制，其他则相同。而如图3所示，切换信号SWB及XSWB仅在时序上稍微地落后切换信号SWR及XSWR，且切换信号SWR、SWG及SWB不同时为栅极高电位VGH。因此，驱动单元110的晶体管T13至T16及电容C4的操作方式，以及驱动单元120的晶体管T21至T24及电容C6的操作方式，皆可由上述晶体管T1至T4及电容C1的操作方式以及晶体管T5至T8及电容C2的操作方式推得，在此亦不再赘述。
在本发明一实施例中，图12中的晶体管T1至T24可改以PMOS晶体管的方式实施。如图13所示，图13为依据本发明另一实施例以实现图1的多工器的两个驱动单元110及120的电路图，其中图12中的晶体管T1至T24在图13中改以PMOS晶体管实现。而为配合晶体管T1至T24改以PMOS晶体管的方式实施，切换信号SWR、SWG、SWB、XSWR、XSWG及XSWB的波形以及重置信号MUX_L1和MUX_L2的波形须对应地改变。换言之，切换信号SWR、SWG、SWB、XSWR、XSWG及XSWB的波形如图7所示，而重置信号MUX_L1和MUX_L2的波形如图8所示。
在本发明一实施例中，图12的驱动单元110及驱动单元120可与液晶显示器200的胞测试(celltesting；CT)电路整合在一起。请参考图14。图14为依据本发明另一实施例以实现图1的多工器的两个驱动单元110及120的电路图。其中，与图12的驱动单元110及120相较，图14的驱动单元110另包含晶体管T25，而图14的驱动单元120另包含晶体管T26。晶体管T25及T26皆为NMOS晶体管。晶体管T25包含用以接收切换信号SWR的第一端、耦接于数据线L1的第二端，以及用以接收测试控制信号CT的控制端。晶体管T26包含用以接收切换信号SWR的第一端、耦接于数据线L2的第二端，以及用以接收测试控制信号CT的控制端。在对液晶显示器200进行胞测试时，测试控制信号CT的电位会被提升至高电位，而使晶体管T25及T26导通，以将切换信号SWR传送至数据线L1及L2，同时晶体管T4及T8因切换信号XSWR导通，进而使得晶体管T3及T7因栅极分别受到重置信号MUX_L1及MUX_L2的偏压而关闭；而在一般非进行胞测试的期间，测试控制信号CT的电位则为低电位，而使晶体管T25及T26不导通。如此一来，在进行液晶显示器200的胞测试时，切换信号SWR作为像素电压信号之用，以更新液晶显示器200的子像素的灰阶。
在本发明另一实施例中，图14中的驱动单元110另包含晶体管T25、T27及T28，而图14中的驱动单元120另包含T26、T29及T30。晶体管T25至T30皆为NMOS晶体管。晶体管T25包含用以接收切换信号SWR的第一端、耦接于数据线L1的第二端，以及用以接收测试控制信号CT的控制端。晶体管T26包含用以接收切换信号SWR的第一端、耦接于数据线L2的第二端，以及用以接收测试控制信号CT的控制端。晶体管T27包含用以接收切换信号SWG的第一端、耦接于数据线L3的第二端，以及用以接收测试控制信号CT的控制端。晶体管T28包含用以接收切换信号SWB的第一端、耦接于数据线L4的第二端，以及用以接收测试控制信号CT的控制端。晶体管T29包含用以接收切换信号SWG的第一端、耦接于数据线L5的第二端，以及用以接收测试控制信号CT的控制端。晶体管T30包含用以接收切换信号SWB的第一端、耦接于数据线L6的第二端，以及用以接收测试控制信号CT的控制端。在对液晶显示器200进行胞测试时，测试控制信号CT的电位会被提升至高电位，而使晶体管T13至T18导通，以将切换信号SWR传送至数据线L1及L2、将切换信号SWG传送至数据线L3及L4，并将切换信号SWB传送至数据线L5及L6。换言之，在进行液晶显示器200的胞测试时，切换信号SWR、SWG及SWB作为像素电压信号之用，以更新液晶显示器200的子像素的灰阶。同样地，当对液晶显示器200进行胞测试，数据电压输入端IN1及IN2会停止输入像素电压信号S1及S2，以避免干扰胞测试的进行。
在本发明一实施例中，图14中的晶体管T1至T30可改以PMOS晶体管的方式实施。请参考图15，图15为依据本发明另一实施例以实现图1的多工器的两个驱动单元110及120的电路图。图15中的驱动单元110及120与图14中的驱动单元110及120的差别在于图15的驱动单元110及120的所有晶体管T1至T30皆为PMOS晶体管。其中，在对液晶显示器200进行胞测试时，测试控制信号CT的电位会被提升至低电位，而使晶体管T13至T18导通，以将切换信号SWR传送至数据线L1及L2、将切换信号SWG传送至数据线L3及L4，并将切换信号SWB传送至数据线L5及L6。
通过上述实施例，本发明的多工器会被施加两个不同的重置信号，而拉大用以驱动数据线的晶体管其栅极-源极之间的压差绝对值，进而加强了晶体管的驱动能力。如此，可使多工器不论其晶体管为NMOS晶体管或PMOS晶体管，皆对数据线及子像素有足够的驱动能力，进而可使多工器的所有晶体管可皆为N型金属半晶体管或皆为P型金属半晶体管，以简化多工器及/或液晶面板的制程，并提高其产品竞争力。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (20)

1.一种多工器，其特征在于，包含：
多个第一驱动单元，每一第一驱动单元包含：
一第一数据电压输入端，用以接收一第一像素电压信号；
一第一电容，包含：
一第一端，用以接收一第一切换信号；及
一第二端；
一第一晶体管，包含：
一第一端，耦接于该第一电容的该第二端；
一第二端，用以接收一第一重置信号；及
一控制端，用以接收一第二切换信号，其中该第一切换信号与该第二切换信号的相位相反；及
一第二晶体管，包含：
一第一端，耦接于该第一数据电压输入端；
一第二端，耦接于一第一数据线；及
一控制端，耦接于该第一电容的该第二端；以及
多个第二驱动单元，每一第二驱动单元包含：
一第二数据电压输入端，用以接收一第二像素电压信号，而该第一像素电压信号与该第二像素电压信号的极性相反；
一第二电容，包含：
一第一端，耦接于该第一电容的该第一端，用以接收该第一切换信号；及
一第二端；
一第三晶体管，包含：
一第一端，耦接于该第二电容的该第二端；
一第二端，用以接收一第二重置信号；及
一控制端，耦接于该第一晶体管的该控制端，用以接收该第二切换信号；及
一第四晶体管，包含：
一第一端，耦接于该第二数据电压输入端；
一第二端，耦接于一第二数据线；及
一控制端，耦接于该第二电容的该第二端；
其中该第一重置信号与该第二重置信号相异。
2.根据权利要求1所述的多工器，其特征在于：
每一第一驱动单元另包含：
一第三电容，包含：
一第一端，用以接收一第三切换信号；及
一第二端；
一第五晶体管，包含：
一第一端，耦接于该第三电容的该第二端；
一第二端，用以接收该第一重置信号；及
一控制端，用以接收一第四切换信号，其中该第三切换信号与该第四切换信号的相位相反；
一第六晶体管，包含：
一第一端，耦接于该第一数据电压输入端；
一控制端，耦接于该第三电容的该第二端；及
一第二端，耦接于一第三数据线；
一第四电容，包含：
一第一端，用以接收一第五切换信号；及
一第二端；
一第七晶体管，包含：
一第一端，耦接于该第四电容的该第二端；
一第二端，用以接收该第一重置信号；及
一控制端，用以接收一第六切换信号，其中该第五切换信号与该第六切换信号相位相反；及
一第八晶体管，包含：
一第一端，耦接于该第一数据电压输入端；
一控制端，耦接于该第四电容的该第二端；及
一第二端，耦接于一第四数据线；
每一第二驱动单元另包含：
一第五电容，包含：
一第一端，耦接于该第三电容的该第一端，用以接收该第三切换信号；及
一第二端；
一第九晶体管，包含：
一第一端，耦接于该第五电容的该第二端；
一第二端，用以接收该第二重置信号；及
一控制端，耦接于该第五晶体管的该控制端，用以接收该第四切换信号；
一第十晶体管，包含：
一第一端，耦接于该第二数据电压输入端；
一控制端，耦接于该第五电容的该第二端；及
一第二端，耦接于一第五数据线；
一第六电容，包含：
一第一端，耦接于该第四电容的该第一端，用以接收该第五切换信号；及
一第二端；
一第十一晶体管，包含：
一第一端，耦接于该第六电容的该第二端；
一第二端，用以接收该第二重置信号；及
一控制端，耦接于该第七晶体管的该控制端，用以接收该第六切换信号；及
一第十二晶体管，包含：
一第一端，耦接于该第二数据电压输入端；
一控制端，耦接于该第六电容的该第二端；及
一第二端，耦接于一第六数据线。
3.根据权利要求1或2所述的多工器，其特征在于：
每一第一驱动单元另包含：
一第十三晶体管，包含：
一第一端，用以接收该第一切换信号；
一第二端，耦接于该第一数据线；及
一控制端，用以接收一测试控制信号；而
每一第二驱动单元另包含：
一第十四晶体管，包含：
一第一端，用以接收该第一切换信号；
一第二端，耦接于该第二数据线；及
一控制端，用以接收该测试控制信号。
4.根据权利要求2所述的多工器，其特征在于：
每一第一驱动单元另包含：
一第十三晶体管，包含：
一第一端，用以接收该第一切换信号；
一第二端，耦接于该第一数据线；及
一控制端，用以接收一测试控制信号；
一第十五晶体管，包含：
一第一端，用以接收该第三切换信号；
一第二端，耦接于该第三数据线；及
一控制端，用以接收该测试控制信号；及
一第十六晶体管，包含：
一第一端，用以接收该第五切换信号；
一第二端，耦接于该第四数据线；及
一控制端，用以接收该测试控制信号；而
每一第二驱动单元另包含：
一第十四晶体管，包含：
一第一端，用以接收该第一切换信号；
一第二端，耦接于该第二数据线；及
一控制端，用以接收该测试控制信号；
一第十七晶体管，包含：
一第一端，用以接收该第三切换信号；
一第二端，耦接于该第五数据线；及
一控制端，用以接收该测试控制信号；及
一第十八晶体管，包含：
一第一端，用以接收该第五切换信号；
一第二端，耦接于该第六数据线；及
一控制端，用以接收该测试控制信号。
5.一种多工器，其特征在于，包含：
多个第一驱动单元，每一第一驱动单元包含：
一第一数据电压输入端，用以接收一第一像素电压信号；
一第一晶体管，包含：
一第一端，用以接收一第一***电压；
一第二端；及
一控制端，用以接收一第一切换信号；
一第二晶体管，包含：
一第一端，耦接于该第一晶体管的该第二端；
一第二端，用以接收一第二***电压；及
一控制端，用以接收一第二切换信号，其中该第一切换信号与该第二切换信号的相位相反；
一第三晶体管，包含：
一第一端，耦接于该第一数据电压输入端；
一第二端，耦接于一第一数据线；及
一控制端；
一第四晶体管，包含：
一第一端，耦接于该第三晶体管的该控制端；
一第二端，用以接收一第一重置信号；及
一控制端，用以接收该第二切换信号；及
一第一电容，包含：
一第一端，耦接于该第一晶体管的该第二端及该第二晶体管的该第一端；及
一第二端，耦接于该第三晶体管的该控制端及该第四晶体管的该第一端；以及
多个第二驱动单元，每一第二驱动单元包含：
一第二数据电压输入端，用以接收一第二像素电压信号，而该第一像素电压信号与该第二像素电压信号的极性相反；
一第五晶体管，包含：
一第一端，用以接收该第一***电压；
一第二端；及
一控制端，用以接收该第一切换信号；
一第六晶体管，包含：
一第一端，耦接于该第五晶体管的该第二端；
一第二端，用以接收该第二***电压；及
一控制端，用以接收该第二切换信号；
一第七晶体管，包含：
一第一端，耦接于该第二数据电压输入端；
一第二端，耦接于一第二数据线；及
一控制端；
一第八晶体管，包含：
一第一端，耦接于该第七晶体管的该控制端；
一第二端，用以接收一第二重置信号；及
一控制端，用以接收该第二切换信号；及
一第二电容，包含：
一第一端，耦接于该第五晶体管的该第二端及该第六晶体管的该第一端；及
一第二端，耦接于该第七晶体管的该控制端及该第八晶体管的该第一端；
其中该第一重置信号与该第二重置信号相异。
6.根据权利要求5所述的多工器，其特征在于：
每一第一驱动单元另包含：
一第九晶体管，包含：
一第一端，用以接收该第一***电压；
一第二端；及
一控制端，用以接收一第三切换信号；
一第十晶体管，包含：
一第一端，耦接于该第九晶体管的该第二端；
一第二端，用以接收该第二***电压；及
一控制端，用以接收一第四切换信号，其中该第三切换信号与该第四切换信号的相位相反；
一第十一晶体管，包含：
一第一端，耦接于该第一数据电压输入端；
一第二端，耦接于一第三数据线；及
一控制端；
一第十二晶体管，包含：
一第一端，耦接于该第十一晶体管的该控制端；
一第二端，用以接收该第一重置信号；及
一控制端，用以接收该第四切换信号；
一第三电容，包含：
一第一端，耦接于该第九晶体管的该第二端及该第十晶体管的该第一端；及
一第二端，耦接于该第十一晶体管的该控制端及该第十二晶体管的该第一端；
一第十三晶体管，包含：
一第一端，用以接收该第一***电压；
一第二端；及
一控制端，用以接收一第五切换信号；
一第十四晶体管，包含：
一第一端，耦接于该第十三晶体管的该第二端；
一第二端，用以接收该第二***电压；及
一控制端，用以接收一第六切换信号，其中该第五切换信号与该第六切换信号的相位相反；
一第十五晶体管，包含：
一第一端，耦接于该第一数据电压输入端；
一第二端，耦接于一第四数据线；及
一控制端；
一第十六晶体管，包含：
一第一端，耦接于该第十五晶体管的该控制端；
一第二端，用以接收该第一重置信号；及
一控制端，用以接收该第六切换信号；及
一第四电容，包含：
一第一端，耦接于该第十三晶体管的该第二端及该第十四晶体管的该第一端；及
一第二端，耦接于该第十五晶体管的该控制端及该第十六晶体管的该第一端；
每一第二驱动单元另包含：
一第十七晶体管，包含：
一第一端，用以接收该第一***电压；
一第二端；及
一控制端，用以接收该第三切换信号；
一第十八晶体管，包含：
一第一端，耦接于该第十七晶体管的该第二端；
一第二端，用以接收该第二***电压；及
一控制端，用以接收该第四切换信号；
一第十九晶体管，包含：
一第一端，耦接于该第二数据电压输入端；
一第二端，耦接于一第五数据线；及
一控制端；
一第二十晶体管，包含：
一第一端，耦接于该第十九晶体管的该控制端；
一第二端，用以接收该第二重置信号；及
一控制端，用以接收该第四切换信号；
一第五电容，包含：
一第一端，耦接于该第十七晶体管的该第二端及该第十八晶体管的该第一端；及
一第二端，耦接于该第十九晶体管的该控制端及该第二十晶体管的该第一端；
一第二十一晶体管，包含：
一第一端，用以接收该第一***电压；
一第二端；及
一控制端，用以接收该第五切换信号；
一第二十二晶体管，包含：
一第一端，耦接于该第二十一晶体管的该第二端；
一第二端，用以接收该第二***电压；及
一控制端，用以接收该第六切换信号；
一第二十三晶体管，包含：
一第一端，耦接于该第二数据电压输入端；
一第二端，耦接于一第六数据线；及
一控制端；
一第二十四晶体管，包含：
一第一端，耦接于该第二十三晶体管的该控制端；
一第二端，用以接收该第二重置信号；及
一控制端，用以接收该第六切换信号；及
一第六电容，包含：
一第一端，耦接于该第二十一晶体管的该第二端及该第二十二晶体管的该第一端；及
一第二端，耦接于该第二十三晶体管的该控制端及该第二十四晶体管的该第一端。
7.根据权利要求5或6所述的多工器，其特征在于：
每一第一驱动单元另包含：
一第二十五晶体管，包含：
一第一端，用以接收该第一切换信号；
一第二端，耦接于该第一数据线；及
一控制端，用以接收一测试控制信号；而
每一第二驱动单元另包含：
一第二十六晶体管，包含：
一第一端，用以接收该第一切换信号；
一第二端，耦接于该第二数据线；及
一控制端，用以接收该测试控制信号。
8.根据权利要求6所述的多工器，其特征在于：
每一第一驱动单元另包含：
一第二十五晶体管，包含：
一第一端，用以接收该第一切换信号；
一第二端，耦接于该第一数据线；及
一控制端，用以接收一测试控制信号；
一第二十七晶体管，包含：
一第一端，用以接收该第三切换信号；
一第二端，耦接于该第三数据线；及
一控制端，用以接收该测试控制信号；及
一第二十八晶体管，包含：
一第一端，用以接收该第五切换信号；
一第二端，耦接于该第四数据线；及
一控制端，用以接收该测试控制信号；而
每一第二驱动单元另包含：
一第二十六晶体管，包含：
一第一端，用以接收该第一切换信号；
一第二端，耦接于该第二数据线；及
一控制端，用以接收该测试控制信号；
一第二十九晶体管，包含：
一第一端，用以接收该第三切换信号；
一第二端，耦接于该第五数据线；及
一控制端，用以接收该测试控制信号；及
一第三十晶体管，包含：
一第一端，用以接收该第五切换信号；
一第二端，耦接于该第六数据线；及
一控制端，用以接收该测试控制信号。
9.根据权利要求1、2、4、5、6或8所述的多工器，其特征在于，该第一驱动单元及该第二驱动单元的所有的晶体管皆为N型金属半晶体管。
10.根据权利要求1、2、4、5、6或8所述的多工器，其特征在于，该第一驱动单元及该第二驱动单元的所有的晶体管皆为P型金属半晶体管。
11.根据权利要求1、2、4、5、6或7所述的多工器，其特征在于，该多工器用于一液晶显示器，而在该液晶显示器的第N个画框期间，该第一重置信号的电位高于该第二重置信号的电位，N为正整数；且
在该液晶显示器的第N+1个画框期间，该第一重置信号的电位低于该第二重置信号的电位。
12.根据权利要求2或6所述的多工器，其特征在于，该第五数据线介于该第一数据线及该第四数据线之间，该第四数据线介于该第五数据线及该第二数据线之间，该第二数据线介于该第四数据线及该第三数据线之间，而该第三数据线介于该第二数据线及该第六数据线之间。
13.一种驱动如权利要求1、2、4、5、6或8所述的多工器的方法，其特征在于，该多工器用于一液晶显示器，该第一驱动单元及该第二驱动单元的所有的晶体管皆为N型金属半晶体管，该方法包含：
在该液晶显示器的第n个画框期间，使该第一像素电压信号为一第一极性、使该第二像素电压信号为一第二极性、使该第一重置信号的电位为一第一重置电平，并使该第二重置信号的电位为一第二重置电平，其中n为正整数，该第一极性与该第二极性相异，该第二重置电平低于该第一重置电平；以及
在该液晶显示器的第n+1个画框期间，使该第一像素电压信号为该第二极性、使该第二像素电压信号为该第一极性、使该第一重置信号的电位为该第二重置电平，并使该第二重置信号的电位为该第一重置电平。
14.根据权利要求13所述的方法，其特征在于，另包含：
将该第一重置电平设定为低于一接地电位。
15.根据权利要求14所述的方法，其特征在于，另包含：
使该接地电位与该第一重置电平之间的压差等于一预设压差，而该预设压差介于Vth+0.5伏特及Vth-0.5伏特之间，其中Vth为该第一驱动单元及该第二驱动单元的所有晶体管的临界电压的平均值。
16.根据权利要求13所述的方法，其特征在于，该第一切换信号及该第二切换信号分别为其电位在一栅极高电位及一栅极低电位进行切换的方波，而该第二重置电平等于该栅极低电位。
17.一种驱动如权利要求1、2、4、5、6或8所述的多工器的方法，其特征在于，该多工器用于一液晶显示器，该第一驱动单元及该第二驱动单元的所有的晶体管皆为P型金属半晶体管，该方法包含：
在该液晶显示器的第n个画框期间，使该第一像素电压信号为一第一极性、使该第二像素电压信号为一第二极性、使该第一重置信号的电位为一第一重置电平，并使该第二重置信号的电位为一第二重置电平，其中n为正整数，该第一极性与该第二极性相异，该第二重置电平高于该第一重置电平；以及
在该液晶显示器的第n+1个画框期间，使该第一像素电压信号为该第二极性、使该第二像素电压信号为该第一极性、使该第一重置信号的电位为该第二重置电平，并使该第二重置信号的电位为该第一重置电平。
18.根据权利要求17所述的方法，其特征在于，另包含：
将该第一重置电平设定为高于一接地电位。
19.根据权利要求18所述的方法，其特征在于，另包含：
使该第一重置电平与该接地电位之间的压差等于一预设压差，而该预设压差介于Vth+0.5伏特及Vth-0.5伏特之间，其中Vth为该第一驱动单元及该第二驱动单元的所有晶体管的临界电压的绝对值的平均值。
20.根据权利要求17所述的方法，其特征在于，该第一切换信号及该第二切换信号分别为其电位在一栅极高电位及一栅极低电位进行切换的方波，而该第二重置电平等于该栅极高电位。
CN201610226829.2A 2016-02-22 2016-04-13 多工器及其驱动方法 Active CN105679271B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105105186 2016-02-22
TW105105186A TWI575501B (zh) 2016-02-22 2016-02-22 多工器及其驅動方法

Publications (2)

Publication Number Publication Date
CN105679271A true CN105679271A (zh) 2016-06-15
CN105679271B CN105679271B (zh) 2018-07-20

Family

ID=56309690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610226829.2A Active CN105679271B (zh) 2016-02-22 2016-04-13 多工器及其驱动方法

Country Status (3)

Country Link
US (2) US10559274B2 (zh)
CN (1) CN105679271B (zh)
TW (1) TWI575501B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107833551A (zh) * 2017-07-03 2018-03-23 友达光电股份有限公司 显示器及其相关数据分配电路
CN109166514A (zh) * 2018-04-30 2019-01-08 友达光电股份有限公司 显示装置及显示装置的驱动电路
CN109599063A (zh) * 2018-12-04 2019-04-09 福建华佳彩有限公司 一种7T2C的Em驱动电路
CN109830199A (zh) * 2019-04-10 2019-05-31 京东方科技集团股份有限公司 显示面板周边电路、显示面板及检测方法
CN111048027A (zh) * 2018-10-11 2020-04-21 乐金显示有限公司 包括多路复用器的显示器及其控制方法
CN111276105A (zh) * 2018-12-05 2020-06-12 乐金显示有限公司 显示装置
CN111402779A (zh) * 2019-12-03 2020-07-10 友达光电股份有限公司 多工器电路及其显示面板
CN112164367A (zh) * 2020-03-26 2021-01-01 友达光电股份有限公司 显示面板
CN112820230A (zh) * 2020-07-13 2021-05-18 友达光电股份有限公司 显示面板

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11749222B2 (en) * 2017-08-29 2023-09-05 Sharp Kabushiki Kaisha Active matrix substrate and display device
TWI643175B (zh) * 2018-03-06 2018-12-01 友達光電股份有限公司 微發光二極體顯示面板和驅動方法
TWI675363B (zh) * 2018-09-04 2019-10-21 友達光電股份有限公司 顯示器、顯示器驅動裝置及其驅動方法
TWI696165B (zh) * 2019-01-16 2020-06-11 友達光電股份有限公司 顯示裝置與多工器
US10861368B2 (en) * 2019-03-18 2020-12-08 Wuhan China Star Optoelectronics Technology Co., Ltd. Driving method for display panel
CN110335561B (zh) * 2019-04-03 2021-03-16 武汉华星光电技术有限公司 多路复用电路
US11392743B2 (en) 2019-06-14 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multiplexer
DE102020115154A1 (de) 2019-06-14 2020-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Multiplexer
CN113410149A (zh) * 2020-03-16 2021-09-17 三星显示有限公司 显示装置
TWI727706B (zh) * 2020-03-17 2021-05-11 友達光電股份有限公司 顯示裝置
TWI779423B (zh) * 2020-12-15 2022-10-01 瑞昱半導體股份有限公司 電源切換電路以及電源切換方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050052249A (ko) * 2003-11-29 2005-06-02 삼성에스디아이 주식회사 역다중화 장치 및 이를 이용한 디스플레이 장치
CN102542973A (zh) * 2011-11-18 2012-07-04 友达光电股份有限公司 显示面板及其中的多工器电路和信号传送方法
CN103226928A (zh) * 2013-03-13 2013-07-31 友达光电股份有限公司 显示器及其中的信号传送方法
CN103971625A (zh) * 2013-01-30 2014-08-06 友达光电股份有限公司 一种多工器及使用其的平面显示器
KR20140134104A (ko) * 2013-05-13 2014-11-21 주식회사 실리콘웍스 표시 장치의 가비지 프로세싱 회로
CN104332150A (zh) * 2014-09-15 2015-02-04 友达光电股份有限公司 显示面板及其中的信号传送方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101126343B1 (ko) * 2004-04-30 2012-03-23 엘지디스플레이 주식회사 일렉트로-루미네센스 표시장치
KR101169052B1 (ko) * 2005-06-30 2012-07-27 엘지디스플레이 주식회사 액정표시장치의 아날로그 샘플링 장치
US7633495B2 (en) * 2006-02-14 2009-12-15 Tpo Displays Corp. Driving circuit with low power consumption multiplexer and a display panel and an electronic device using the same
KR102233626B1 (ko) * 2014-09-15 2021-04-01 삼성디스플레이 주식회사 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050052249A (ko) * 2003-11-29 2005-06-02 삼성에스디아이 주식회사 역다중화 장치 및 이를 이용한 디스플레이 장치
CN102542973A (zh) * 2011-11-18 2012-07-04 友达光电股份有限公司 显示面板及其中的多工器电路和信号传送方法
CN103971625A (zh) * 2013-01-30 2014-08-06 友达光电股份有限公司 一种多工器及使用其的平面显示器
CN103226928A (zh) * 2013-03-13 2013-07-31 友达光电股份有限公司 显示器及其中的信号传送方法
KR20140134104A (ko) * 2013-05-13 2014-11-21 주식회사 실리콘웍스 표시 장치의 가비지 프로세싱 회로
CN104332150A (zh) * 2014-09-15 2015-02-04 友达光电股份有限公司 显示面板及其中的信号传送方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107833551A (zh) * 2017-07-03 2018-03-23 友达光电股份有限公司 显示器及其相关数据分配电路
CN107833551B (zh) * 2017-07-03 2020-12-15 友达光电股份有限公司 显示器及其相关数据分配电路
CN109166514A (zh) * 2018-04-30 2019-01-08 友达光电股份有限公司 显示装置及显示装置的驱动电路
CN109166514B (zh) * 2018-04-30 2021-12-21 友达光电股份有限公司 显示装置及显示装置的驱动电路
CN111048027A (zh) * 2018-10-11 2020-04-21 乐金显示有限公司 包括多路复用器的显示器及其控制方法
CN109599063A (zh) * 2018-12-04 2019-04-09 福建华佳彩有限公司 一种7T2C的Em驱动电路
CN109599063B (zh) * 2018-12-04 2024-04-12 福建华佳彩有限公司 一种7T2C的Em驱动电路
CN111276105A (zh) * 2018-12-05 2020-06-12 乐金显示有限公司 显示装置
US11151920B2 (en) 2018-12-05 2021-10-19 Lg Display Co., Ltd. Display device capable of data output based on demultiplexing
CN111276105B (zh) * 2018-12-05 2022-01-21 乐金显示有限公司 显示装置
CN109830199A (zh) * 2019-04-10 2019-05-31 京东方科技集团股份有限公司 显示面板周边电路、显示面板及检测方法
CN111402779A (zh) * 2019-12-03 2020-07-10 友达光电股份有限公司 多工器电路及其显示面板
CN111402779B (zh) * 2019-12-03 2022-10-11 友达光电股份有限公司 多工器电路及其显示面板
CN112164367A (zh) * 2020-03-26 2021-01-01 友达光电股份有限公司 显示面板
CN112164367B (zh) * 2020-03-26 2021-12-07 友达光电股份有限公司 显示面板
CN112820230A (zh) * 2020-07-13 2021-05-18 友达光电股份有限公司 显示面板
CN112820230B (zh) * 2020-07-13 2023-06-30 友达光电股份有限公司 显示面板

Also Published As

Publication number Publication date
US10854166B2 (en) 2020-12-01
TW201730870A (zh) 2017-09-01
US20200126506A1 (en) 2020-04-23
US10559274B2 (en) 2020-02-11
CN105679271B (zh) 2018-07-20
US20170243559A1 (en) 2017-08-24
TWI575501B (zh) 2017-03-21

Similar Documents

Publication Publication Date Title
CN105679271A (zh) 多工器及其驱动方法
US10783848B2 (en) Display device subpixel activation patterns
CN101191923B (zh) 可改善显示品质的液晶显示***及相关驱动方法
KR100385254B1 (ko) 액정구동장치,액정표시장치,아날로그버퍼및액정구동방법
US8928568B2 (en) Sub-pixel voltage control using coupling capacitors
US8358292B2 (en) Display device, its drive circuit, and drive method
US7633495B2 (en) Driving circuit with low power consumption multiplexer and a display panel and an electronic device using the same
CN101587700B (zh) 液晶显示器及驱动液晶显示器的方法
WO2017143646A1 (zh) 栅极驱动电路
US20120249499A1 (en) Display panel and inspection method thereof
US8836627B2 (en) Liquid crystal display apparatus for driving pixel array and pixel driving method
CN106125427B (zh) 液晶显示面板及液晶显示装置
US20190340995A1 (en) Display device
CN103325350A (zh) 选通驱动单元以及具有该选通驱动单元的液晶显示设备
US11302257B2 (en) Shift register, driving method thereof, gate driving circuit, and display device
CN101331535A (zh) 用于显示器中色彩偏移补偿的设备和方法
CN100366048C (zh) 电光装置及其预充电方法、图像处理电路和电子设备
CN105390086A (zh) 栅极驱动电路和使用栅极驱动电路的显示器
TW201814686A (zh) 高穩定性的脈衝寬度可調式移位暫存器
CN108154861A (zh) 一种削角电压产生电路及液晶显示装置
CN105190738A (zh) 显示驱动电路以及显示装置
US10037739B2 (en) Gate driving circuit, display device and gate pulse modulation method
CN103915054A (zh) 显示装置
KR100769970B1 (ko) 쉬프트 레지스터
KR20110035517A (ko) 액정표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant