CN105679218A - 延时电路及测试治具 - Google Patents

延时电路及测试治具 Download PDF

Info

Publication number
CN105679218A
CN105679218A CN201610040763.8A CN201610040763A CN105679218A CN 105679218 A CN105679218 A CN 105679218A CN 201610040763 A CN201610040763 A CN 201610040763A CN 105679218 A CN105679218 A CN 105679218A
Authority
CN
China
Prior art keywords
resistance
signal
bipolar transistor
drive circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610040763.8A
Other languages
English (en)
Inventor
陶子英
陈翩翩
张春宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InfoVision Optoelectronics Kunshan Co Ltd
Original Assignee
InfoVision Optoelectronics Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InfoVision Optoelectronics Kunshan Co Ltd filed Critical InfoVision Optoelectronics Kunshan Co Ltd
Priority to CN201610040763.8A priority Critical patent/CN105679218A/zh
Publication of CN105679218A publication Critical patent/CN105679218A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种延时电路，用于将输入信号延迟预设延时时间，包括第一电阻、第二电阻、第三电阻、双极性晶体管、场效应晶体管和电容，其中，所述第一电阻和第二电阻串联连接在信号输入端和接地端之间；所述双极性晶体管的基极与所述第一电阻和第二电阻之间的公共点连接，集电极通过第三电阻与信号输入端连接，发射极与接地端连接；电容连接在双极性晶体管的基极和接地端之间；所述场效应晶体管的栅极与所述双极性晶体管的集电极连接，源极与信号输入端连接，漏极与信号输出端连接。本发明还提供了一种测试治具，通过电阻电容网络实现对双极性晶体管的导通关断控制，进而控制场效应晶体管的导通，实现测试信号的延迟，降低成本。

Description

延时电路及测试治具
技术领域
本发明属于显示器测试领域，更具体地，涉及一种延时电路及测试治具。
背景技术
液晶显示装置(LiquidCrystalDisplay，LCD)具备轻薄、节能、无辐射等诸多优点，因此已经逐渐取代传统的阴极射线管(CRT)显示器。目前液晶显示器被广泛地应用于高清晰数字电视、台式计算机、个人数字助理(PDA)、笔记本电脑、移动电话、数码相机等电子设备中。
液晶显示装置包括液晶显示面板(LiquidCrystalPanel)和背光模组(BackLightModule)。其中，液晶显示面板主要是将薄膜晶体管基板(也称为Array基板)与彩色滤光片基板(ColorFilter，CF)结合，并且在薄膜晶体管基板与彩色滤光片基板之间灌注液晶而形成。背光模组用于为液晶显示面板提供充足的亮度与均匀分布的光源，使其能正常显示影像。而液晶显示装置在出厂之前，必须进行点灯测试，以保证其品质。
图1为现有技术的液晶显示装置的测试治具的模块示意图，图2示出了该测试治具的输入信号及输出信号的波形图。如图1所示，所述测试治具包括总开关10、电源模块11以及驱动电路芯片12。其中，当总开关10闭合，前端设备向测试治具输入电压，待测试治具中的各个模块配置完毕且进入稳定工作之后，测试治具开始输出电压与信号至液晶显示装置。
以往，同一测试治具上的驱动电路芯片(IC)12对上电时序的要求都是一致的，因此在打开总开关10时，一般对所有IC同时上电，则驱动电路芯片12输出的源极正压VSP、源极负压VSN信号上电时序一致(如图2所示)。但是在测试治具上的IC对上电时序要求较高的情况下，上电时序存在不同步的情况，如要求测试治具上的驱动电路芯片12输出的源极正压VSP比源极负压VSN信号延迟一定时间。如图3所示，我们可以在驱动电路芯片12的VSP输出端增加一个延时电路13和微控制器(MicrocontrollerUnit，MCU)14，其中，延时电路13的延迟时间由MCU14来控制。如图4所示，延时电路13由一个双极性晶体管Q1、一个场效应晶体管Q2以及一个电阻R3组成，双极性晶体管Q1的基极与MCU14连接，集电极通过电阻R3与驱动电路芯片12的VSP输出端连接，发射极与接地端连接；场效应晶体管Q2的栅极与双极性晶体管Q1集电极连接，源极与驱动电路芯片12的VSP输出端连接，漏极输出延迟后的VSP信号给液晶显示面板；MCU14通过控制双极性晶体管Q1的导通与否进而控制延迟时间；图5示是图3所示的现有技术的另一测试治具中的延时电路的原理图。
发明内容
本发明的目的在于提供一种延时电路及测试治具。
根据本发明的一方面，提供一种延时电路，用于将输入信号延迟预设延时时间，包括第一电阻、第二电阻、第三电阻、双极性晶体管、场效应晶体管和电容，其中，所述第一电阻和第二电阻串联连接在在信号输入端和接地端之间；所述双极性晶体管的基极与所述第一电阻和第二电阻之间的公共点连接，集电极通过第三电阻与信号输入端连接，发射极与接地端连接；电容连接在双极性晶体管的基极和接地端之间；所述场效应晶体管的栅极与所述双极性晶体管的集电极连接，源极与信号输入端连接，漏极与信号输出端连接。
优选地，所述电容的大小根据所述预设延时时间设置。
优选地，所述预设延时时间大于1ms。
根据本发明的另一方面，提供一种测试治具，用于向显示面板提供测试信号，包括：总开关，用于控制总电源输入；供电模块，所述供电模块与所述总开关连接；驱动电路芯片，至少包括一个输入端和两个输出端，其中，所述输入端与所述供电模块连接，所述输出端输出测试信号，其中，所述测试信号包括第一测试信号和第二测试信号；延时电路，与所述驱动电路芯片的其中一个输出端以及所述显示面板连接，用于将第一测试信号延迟预设延时时间形成第三测试信号提供给所述显示面板；其中，所述驱动电路芯片的另一输出端与所述显示面板连接，用于将所述第二测试信号提供给所述显示面板；所述延时电路包括第一电阻、第二电阻、第三电阻、双极性晶体管、场效应晶体管和电容，其中，所述第一电阻和第二电阻串联连接在在所述驱动电路芯片的第一输出端和接地端之间；所述双极性晶体管的基极与所述第一电阻和第二电阻之间的公共点连接，集电极通过第三电阻与所述驱动电路芯片的第一输出端连接，发射极与接地端连接；电容连接在双极性晶体管的基极和接地端之间；所述场效应晶体管的栅极与所述双极性晶体管的集电极连接，源极与所述驱动电路芯片的第一输出端连接，漏极与所述显示面板连接。
优选地，所述电容的大小根据所述预设延时时间设置。
优选地，所述预设延时时间大于1ms。
本发明提供的延时电路及测试治具通过电阻电容网络实现对双极性晶体管的导通关断控制，进而控制场效应晶体管的导通，实现测试信号的延迟，降低成本。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出了现有技术中的测试治具的模块示意图；
图2示出了图1所示的测试治具的输入信号及输出信号的波形图；
图3示出了现有技术中的另一测试治具的模块示意图；
图4示出了图3所示的测试治具的输入信号及输出信号的波形图；
图5示出了图3所示的测试治具中的延时电路的原理图；
图6示出了根据本发明实施例的延时电路的原理图；
图7a示出了根据本发明实施例的延时电路的输入信号及输出信号的一种波形图；
图7b示出了根据本发明实施例的延时电路的输入信号及输出信号的另一种波形图；
图8示出了根据本发明实施例的测试治具的模块示意图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
本发明可以各种形式呈现，以下将描述其中一些示例。
图6示出了根据本发明实施例的延时电路的原理图。如图6所示，所述延时电路用于将输入信号延时预设延时时间，包括第一电阻R1、第二电阻R2、第三电阻R3、双极性晶体管Q1、场效应晶体管Q2和电容C1。
其中，所述第一电阻R1和第二电阻R2串联连接在在信号输入端和接地端之间。
在本实施例中，该信号输入端输入的是驱动电路芯片提供的源极正压VSP信号。
所述双极性晶体管Q1的基极与所述第一电阻R1和第二电阻R2之间的公共点连接，集电极通过第三电阻R3与信号输入端连接，发射极与接地端连接。
在本实施例中，双极性晶体管Q1为NPN型三极管，具有开启电压Uon。当基极与发射极之间的电势差Ube≤Uon时，Ube<Uce，双极性晶体管Q1处于截止状态；当Ube>Uon时，Ube>Uce，双极性晶体管Q1处于导通状态。
电容C1连接在双极性晶体管Q1的基极和接地端之间。
在本实施例中，当双极性晶体管Q1处于截止状态时，电流通过R1向电容C1进行充电；当电容C1两端电压大于Uon时，即Ube>Uon，此时双极性晶体管Q1导通。
所述场效应晶体管Q2的栅极与所述双极性晶体管Q1的集电极连接，源极与信号输入端连接，漏极与信号输出端连接。
在本实施例中，场效应晶体管Q2为P沟道增强型MOS晶体管，具有开启电压UGS(th)，其中，UGS(th)<0。当UGS<UGS(th)时，场效应晶体管Q2处于导通状态；当UGS>UGS(th)时，场效应晶体管Q2处于截止状态。
当双极性晶体管Q1处于截止状态时，场效应晶体管Q2的栅极电压UG等于源极电压US，此时，UGS>UGS(th)，场效应晶体管Q2处于截止状态，电流通过第一电阻R1向电容C1充电，当电容C1两端电压大于Uon时，双极性晶体管Q1导通，则第三电阻R3两端电压增大，进而导致场效应晶体管Q2的栅极电压UG小于源极电压US，当UGS<UGS(th)时场效应晶体管Q2导通，实现了输入信号VSP的信号延迟。
在一个优选的实施例中，所述电容C1的大小根据所述预设延时时间设置，所述预设延时时间大于1ms。
在本实施例中，第一电阻R1＝8kΩ，第二电阻R2＝4kΩ，第三电阻R3＝10kΩ。如图7a示出了根据本发明实施例的延时电路的输入信号及输出信号的一种波形图；当C1＝0.1uF，VSP1延时t1＝1.4ms；图7b示出了根据本发明实施例的延时电路的输入信号及输出信号的另一种波形图；当C1＝0.68uF，VSP1延时t2＝7.6ms。由于要求预设时间大于1ms，选择C1＝0.1uF即可。
图8示出了根据本发明实施例的测试治具的模块示意图。如图8所示，所述测试治具用于向显示面板20提供测试信号，包括总开关10、供电模块11、驱动电路芯片12和延时电路13。
其中，总开关10用于控制总电源输入。
供电模块11与所述总开关10连接。
驱动电路芯片12至少包括一个输入端和两个输出端，其中，所述输入端与供电模块连接，所述输出端输出测试信号，其中，所述测试信号包括第一测试信号和第二测试信号。
在本实施例中，驱动电路芯片12包括一个输入端121和第一输出端122、第二输出端123，所述输入端121与所述供电模块11连接，第一输出端输出第一测试信号，第二输出端输出第二测试信号。其中，所述第一测试信号为源极正压VSP信号，第二测试信号为源极负压VSN信号。
延时电路13与所述驱动电路芯片12的其中一个输出端以及所述显示面板20连接，用于将第一测试信号延迟预设延时时间形成第三测试信号提供给所述显示面板20。
在本实施例中，延时电路13与所述驱动电路芯片12的第一输出端122连接，所述源极正压VSP信号从延时电路13的信号输入端进入，从延时电路13的信号的输出端出来形成第三测试信号，并将所述第三测试信号提供给所述显示面板。
所述延时电路13包括第一电阻R1、第二电阻R2、第三电阻R3、双极性晶体管Q1、场效应晶体管Q2和电容C1，其中，所述第一电阻R1和第二电阻R2串联连接在在所述驱动电路芯片12的第一输出端和接地端之间；所述双极性晶体管Q1的基极与所述第一电阻R1和第二电阻R2之间的公共点连接，集电极通过第三电阻R3与所述驱动电路芯片12的第一输出端连接，发射极与接地端连接；电容C1连接在双极性晶体管Q1的基极和接地端之间；所述场效应晶体管Q2的栅极与所述双极性晶体管Q1的集电极连接，源极与所述驱动电路芯片12的第一输出端连接，漏极与所述显示面板20连接。
延时电路的信号输入端刚开始有电压输入时，双极性晶体管Q1的Ube≤Uon时，Ube<Uce，双极性晶体管Q1处于截止状态，场效应晶体管Q2的栅极电压UG等于源极电压US，此时UGS>UGS(th)，场效应晶体管Q2处于截止状态，电流通过第一电阻R1向电容C1充电，当电容C1两端电压大于Uon时，双极性晶体管Q1导通，则第三电阻R3两端电压增大，进而导致场效应晶体管Q2的栅极电压UG小于源极电压US，此时UGS<UGS(th)，场效应晶体管Q2导通，实现了输入信号VSP的信号延迟。
驱动电路芯片12的第二输出端123与所述显示面板20连接，用于将所述第二测试信号提供给所述显示面板20。
本发明提供的延时电路及测试治具通过电阻电容网络实现对双极性晶体管的导通关断控制，进而控制场效应晶体管的导通，实现测试信号的延迟，降低成本。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (6)

1.一种延时电路，用于将输入信号延迟预设延时时间，包括第一电阻、第二电阻、第三电阻、双极性晶体管、场效应晶体管和电容，
其中，所述第一电阻和第二电阻串联连接在在信号输入端和接地端之间；
所述双极性晶体管的基极与所述第一电阻和第二电阻之间的公共点连接，集电极通过第三电阻与信号输入端连接，发射极与接地端连接；
电容连接在双极性晶体管的基极和接地端之间；
所述场效应晶体管的栅极与所述双极性晶体管的集电极连接，源极与信号输入端连接，漏极与信号输出端连接。
2.根据权利要求1所述的延时电路，其中，所述电容的大小根据所述预设延时时间设置。
3.根据权利要求1所述的延时电路，其中，所述预设延时时间大于1ms。
4.一种测试治具，用于向显示面板提供测试信号，包括：
总开关，用于控制总电源输入；
供电模块，所述供电模块与所述总开关连接；
驱动电路芯片，至少包括一个输入端和两个输出端，其中，所述输入端与所述供电模块连接，所述输出端输出测试信号，其中，所述测试信号包括第一测试信号和第二测试信号；
延时电路，与所述驱动电路芯片的其中一个输出端以及所述显示面板连接，用于将第一测试信号延迟预设延时时间形成第三测试信号提供给所述显示面板；
其中，所述驱动电路芯片的另一输出端与所述显示面板连接，用于将所述第二测试信号提供给所述显示面板；
所述延时电路包括第一电阻、第二电阻、第三电阻、双极性晶体管、场效应晶体管和电容，
其中，所述第一电阻和第二电阻串联连接在在所述驱动电路芯片的第一输出端和接地端之间；
所述双极性晶体管的基极与所述第一电阻和第二电阻之间的公共点连接，集电极通过第三电阻与所述驱动电路芯片的第一输出端连接，发射极与接地端连接；
电容连接在双极性晶体管的基极和接地端之间；
所述场效应晶体管的栅极与所述双极性晶体管的集电极连接，源极与所述驱动电路芯片的第一输出端连接，漏极与所述显示面板连接。
5.根据权利要求4所述的测试治具，其中，所述电容的大小根据所述预设延时时间设置。
6.根据权利要求4所述的测试治具，其中，所述预设延时时间大于1ms。
CN201610040763.8A 2016-01-21 2016-01-21 延时电路及测试治具 Pending CN105679218A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610040763.8A CN105679218A (zh) 2016-01-21 2016-01-21 延时电路及测试治具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610040763.8A CN105679218A (zh) 2016-01-21 2016-01-21 延时电路及测试治具

Publications (1)

Publication Number Publication Date
CN105679218A true CN105679218A (zh) 2016-06-15

Family

ID=56301970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610040763.8A Pending CN105679218A (zh) 2016-01-21 2016-01-21 延时电路及测试治具

Country Status (1)

Country Link
CN (1) CN105679218A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105762781A (zh) * 2016-04-28 2016-07-13 昆山龙腾光电有限公司 浪涌电流控制电路及供电装置
CN108109568A (zh) * 2018-01-10 2018-06-01 京东方科技集团股份有限公司 供电调节电路及方法、测试***

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63126762A (ja) * 1986-11-17 1988-05-30 Nec Corp ｎ×ｎビツトドツトマトリツクス９０゜回転回路
CN2657290Y (zh) * 2003-08-19 2004-11-17 华为技术有限公司 电源时序控制电路
CN101377907A (zh) * 2007-08-31 2009-03-04 北京京东方光电科技有限公司 模拟电源信号延时装置
US20090213097A1 (en) * 2008-02-22 2009-08-27 Himax Technologies Limited Display driver and built-in-phase-calibration circuit thereof
CN101821637A (zh) * 2007-10-18 2010-09-01 株式会社岛津制作所 Tft阵列检查装置及同步方法
CN102460194A (zh) * 2009-06-29 2012-05-16 爱德万测试株式会社 测试装置、校正方法及程序
CN102487274A (zh) * 2010-12-04 2012-06-06 鸿富锦精密工业（深圳）有限公司 延时电路及具有该延时电路的时序控制器
CN103368531A (zh) * 2013-06-13 2013-10-23 郑州威科姆科技股份有限公司 完备性定时脉冲同步性能测试方法及其装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63126762A (ja) * 1986-11-17 1988-05-30 Nec Corp ｎ×ｎビツトドツトマトリツクス９０゜回転回路
CN2657290Y (zh) * 2003-08-19 2004-11-17 华为技术有限公司 电源时序控制电路
CN101377907A (zh) * 2007-08-31 2009-03-04 北京京东方光电科技有限公司 模拟电源信号延时装置
CN101821637A (zh) * 2007-10-18 2010-09-01 株式会社岛津制作所 Tft阵列检查装置及同步方法
US20090213097A1 (en) * 2008-02-22 2009-08-27 Himax Technologies Limited Display driver and built-in-phase-calibration circuit thereof
CN102460194A (zh) * 2009-06-29 2012-05-16 爱德万测试株式会社 测试装置、校正方法及程序
CN102487274A (zh) * 2010-12-04 2012-06-06 鸿富锦精密工业（深圳）有限公司 延时电路及具有该延时电路的时序控制器
CN103368531A (zh) * 2013-06-13 2013-10-23 郑州威科姆科技股份有限公司 完备性定时脉冲同步性能测试方法及其装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105762781A (zh) * 2016-04-28 2016-07-13 昆山龙腾光电有限公司 浪涌电流控制电路及供电装置
CN105762781B (zh) * 2016-04-28 2019-04-30 昆山龙腾光电有限公司 浪涌电流控制电路及供电装置
CN108109568A (zh) * 2018-01-10 2018-06-01 京东方科技集团股份有限公司 供电调节电路及方法、测试***
US10796615B2 (en) 2018-01-10 2020-10-06 Boe Technology Group Co., Ltd. Circuit and method for regulating power supplying, and test system

Similar Documents

Publication Publication Date Title
US8624518B2 (en) Power management circuit and liquid crystal display using same
CN101739974B (zh) 脉波调整电路及使用该脉波调整电路的驱动电路
CN106409233A (zh) 一种像素电路、其驱动方法及有机发光显示面板
CN104240639A (zh) 一种像素电路、有机电致发光显示面板及显示装置
CN206922420U (zh) 一种过压欠压保护电路
CN107610666A (zh) 消除关机残影的电路及方法
US11663943B2 (en) Drive circuit and display panel
CN105609080B (zh) 可调节削角波形的削角电路及削角波形的调节方法
CN108962174A (zh) 消除关机闪白的电路、其驱动方法及显示面板、显示装置
CN110097859A (zh) 一种显示面板及显示装置
CN113012654B (zh) 一种栅极驱动电源管理***和显示装置
CN108648678A (zh) 过压保护单元、方法、采样模组、像素电路和显示装置
CN106027012B (zh) 一种下拉电阻开关电路
CN104409044A (zh) 有机发光阵列基板及其驱动方法以及显示装置
CN103198788A (zh) 一种像素电路、有机电致发光显示面板及显示装置
CN105427818B (zh) 栅极驱动电路及其阵列基板
CN106817115B (zh) 一种开机延时电路和方法
CN107040738B (zh) 消除信号功能模块启动上电时电压和电流超标的电路
CN105680845A (zh) 一种电平转换电路、电平转换方法及相关装置
CN105679218A (zh) 延时电路及测试治具
CN109509431A (zh) 像素电路及其驱动方法、显示装置
CN203260300U (zh) 一种阵列基板栅极驱动电路及显示装置
CN109410868A (zh) 显示面板驱动装置
CN108172178B (zh) 时序控制器的供电电路、液晶显示装置
CN104680969A (zh) 画素单元及驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160615