CN105653805A - 校正后道寄生互连线模型的方法 - Google Patents

校正后道寄生互连线模型的方法 Download PDF

Info

Publication number
CN105653805A
CN105653805A CN201511029921.1A CN201511029921A CN105653805A CN 105653805 A CN105653805 A CN 105653805A CN 201511029921 A CN201511029921 A CN 201511029921A CN 105653805 A CN105653805 A CN 105653805A
Authority
CN
China
Prior art keywords
ring oscillator
test
load
mos device
phase inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201511029921.1A
Other languages
English (en)
Other versions
CN105653805B (zh
Inventor
刘林林
郭奥
周伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Chengdu Image Design Technology Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Chengdu Image Design Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd, Chengdu Image Design Technology Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201511029921.1A priority Critical patent/CN105653805B/zh
Publication of CN105653805A publication Critical patent/CN105653805A/zh
Application granted granted Critical
Publication of CN105653805B publication Critical patent/CN105653805B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明的校正后道寄生互连线模型的方法，包括：设计环形振荡器电路，设计MOS器件测试结构，对MOS器件进行mapping测试，校正MOS器件Spice模型，基于MOS器件的测试数据的统计特性，选取用于环形振荡器mapping测试的晶片组；测试无负载的和有电容负载的环形振荡器得到振荡频率，将振荡频率转化为单级反相器的延时；线性拟合延时测试数据和环形振荡器的负载个数；仿真无负载和不同电容负载的环形振荡器，得到单级反相器延时，线性拟合延时仿真数据和环形振荡器的负载个数，基于拟合结果的截距校正中道寄生电容相关参数；基于拟合结果的斜率校正后道互连线寄生电容类型参数，更新ITF文件；仿真电容电阻负载的环形振荡器，校正后道互连线寄生电阻类型参数，更新ITF文件。

Description

校正后道寄生互连线模型的方法
技术领域
本发明涉及半导体技术领域，具体涉及一种校正后道寄生互连线模型的方法。
背景技术
集成电路版图寄生参数提取是集成电路设计与验证的关键步骤，其提取的对象主要分为两类：一是针对前端工艺，识别并抽取版图中可能存在的寄生有源器件，如寄生MOSFET等；另一类则是针对后端工艺，识别并抽取版图中互连线等效的寄生电阻、寄生电容等。随着工艺代不断更新，纳米级集成电路中互连线延时逐渐增大，已超过半导体器件延时成为影响集成电路时序主要因素。因此精准拟合多层互连线延迟对正确评估高端芯片的性能至关重要，而互连线寄生参数的提取准确性则日益关键。
能否准确提取互连线寄生参数的关键在于是否合理确定互连线的工艺剖面信息，即在寄生参数抽取过程中使用的ITF文件是否足够准确。在ITF文件中，包含各金属层及各介质层的材料及几何结构信息。对于金属层次会包含电阻率等材料信息及一系列结构信息，如金属层的厚度，梯形截面的切角，上下底边相对于版图绘制尺寸的偏移，及这些信息随金属层尺寸改变的变化规律等信息。对于介质层一般会包括各层次的介电常数及厚度等信息。电路设计人员会利用抽取工具如Star-RC等加载ITF文件对电路版图进行寄生参数抽取。所以互连线模型的建立也就是ITF文件的确定。对互连线模型的校正也就是对ITF文件中包含的工艺剖面信息的校正。
目前确定ITF文件的一般做法有非电学方法和电学方法。比如通过切割芯片，对芯片做TEM观察直接得到各金属层及介质层的几何尺寸信息，但由于工艺的波动性所选样品可能不处在goldendie(最佳晶片)内，未必能反应金属线的一般信息，造成模型误差。通过电学方法来确定ITF文件，主要是根据各工艺参数与寄生电容电阻之间的关系设计寄生电容电阻测试结构。比如，互连线间寄生电容主要与金属层介电常数金属层厚度T、金属连线长度L和线间距S相关；互连层间寄生电容主要与金属层介电常数及金属连线宽度W、金属连线长度L、金属层间电介质层厚度H相关，可以设计大面积和同层耦合电容校正以上工艺参数。电阻统一与金属线的厚度，电阻率等相关，可以设计蛇形电阻测设结构校正金属层的电阻率等工艺参数。
后道金属线构成的电容较小，测试容易引起误差，在此基础上提取模型有可能造成模型误差。为校正模型误差，业界通常采用加入互连线负载的环形振荡器进行验证，因为其振荡频率将直接反映寄生电容电阻带来的延时。通过对比测试电路的振荡频率与利用ITF文件仿真得到的结果确定ITF文件的准确性。
上述方法只是给出了较为笼统的测试电路，在实际执行时无法有效定位模型的误差。环形振荡器的振荡频率是一个综合性的结果，MOS器件的直流特性，MOS器件本身的电容特性，MOS器件与通孔，后道互连线之间的中道寄生寄生电容，后道互连金属线的寄生电容电阻都会影响振荡频率，环形振荡器测设本身也会带来误差，上述因素都会给我们有效定位后道模型的问题，校正模型带来困难。
发明内容
为了克服以上问题，本发明提供了一种后道寄生互连线模型的校正方法。
为了实现上述目的，本发明提供了一种校正后道寄生互连线模型的方法，该方法对后道寄生互连线模型的ITF文件进行校正，其包括：
步骤01：设计一系列不同负载类型的环形振荡器，用以校正后道寄生互连模型；对上述环形振荡器中使用的MOS器件设计测试结构进行mapping测试，基于测试数据对MOS器件的spice模型进行校正，基于MOS测试数据的统计分布特性，确定用于环形振荡器mapping测试的晶片组；
步骤02：设计无负载和电容负载的环形振荡器，其中电容负载环形振荡器是在无负载环形振荡器基础上添加一个或多个电容的并联作为为负载构成；基于所述晶片组对上述无负载和电容负载的环形振荡器进行mapping测试，得到相应的振荡频率，并且将振荡频率转化为单级反相器的延时；对单级反相器延时的测试数据以负载个数为自变量进行线性拟合；
步骤03：对上述无负载和电容负载的环形振荡器进行仿真，得到单级反相器的延时；对单级反相器延时的仿真数据以电容负载个数为自变量进行线性拟合；
步骤04：对比上述测试数据和仿真数据线性拟合结果，基于所述线性拟合结果的截距校正MOS器件与后道互连线之间的中道寄生电容相关参数，基于所述线性拟合结果中的斜率来校正ITF文件中后道寄生电容相关参数，使仿真数据与测试数据吻合，更新ITF文件；
步骤05：设计电容电阻负载的环形振荡器，分别进行测试和仿真该电容电阻负载的环形振荡器得到单级反相器延时，校正后道寄生电阻相关参数使测试数据与仿真数据吻合，更新ITF文件；
步骤06：重复上述步骤03-05，直至所有环形振荡器的单级反向器延时测试数据和仿真数据吻合。
优选地，所述方法具体包括：
步骤101：设计一个无负载的环形振荡器测试电路，确定该无负载的环形振荡器测试电路中的反相器中使用的MOS器件的尺寸以及反相器的级数；并且绘制环形振荡器版图；
步骤102：分别以同层耦合电容和层间电容为负载，各设计一组环形振荡器测试电路，其中，所述环形振荡器测试电路中的反相器所使用的MOS器件尺寸与上述无负载的环形振荡器测试电路所使用的MOS器件尺寸相同；并且选取基本电容负载，使用单个或多个基本电容负载的并联作为负载；所述的一组环形振荡器测试电路中的每个环形振荡器电路的负载并联的电容数量不同；
步骤103：针对所述环形振荡器测试电路中使用的MOS器件，设计对应尺寸的测试结构，测量该MOS器件的I-V曲线，Cgg、Cgc电容曲线，并且对该MOS器件进行mapping测试，判断该MOS器件的电学特性均值与Spice模型是否吻合；如不吻合，则调整该MOS器件的Spice模型，使得MOS器件直流特性及电容特性均在电学特性均值的误差允许范围内；
步骤104：选取所述电学特性均值的误差允许范围内的MOS器件所在的晶片作为环形振荡器mapping测试的晶片组；
步骤105：在所述晶片组内，对所述无负载电容及有负载电容的环形振荡器进行mapping测试，从而测试出振荡频率，并且求取振荡频率的均值，然后，将该频率的均值转换为单级反相器的延时为1/(频率的均值*反相器的级数)；
步骤106：以负载的个数为横轴，单级反相器的延时为纵轴，来绘制出测试数据；采用ITF文件及Spice模型仿真环形振荡器电路，得到振荡器频率仿真值，并且将所述振荡器频率仿真值转化为单级反相器的仿真延时，然后绘制出仿真数据；
步骤107：根据所述仿真数据对于负载数目的线性度，将偏离线性度的环形振荡器电路重新测试或删除所述测试数据；
步骤108：分别对所述仿真数据与所述测试数据进行线性拟合得到拟合图形，比较所述仿真数据的拟合图形与所述测试数据的拟合图形的斜率和截距；当所述截距不同时，则调整ITF文件中的MOS器件中道寄生电容相关参数，更新ITF文件；当所述斜率不同时，则调整ITF文件中后道寄生电容相关参数，然后根据基本负载的不同，来确定参数类型，并且调整所述后道寄生电容相关参数，更新ITF文件；
步骤109：选取上述电容负载中的一个电容负载环形振荡器，对负载电容并联电阻构成电容电阻负载环形振荡器电路，测试电容电阻负载环形振荡器的振荡频率，得到单级反相器延迟，并且在更新后的ITF文件基础上对电容电阻负载环形振荡器电路进行仿真得到第一仿真值，对比所述测试数据与所述第一仿真值是否相同；若不相同，则调整ITF文件的寄生电阻相关参数，来更新ITF文件；
步骤110：根据所述步骤109得到的更新的ITF文件重新仿真所述步骤101中无负载环形振荡器电路以得到第二仿真值，判断所述第二仿真值与所述测试数据是否在误差范围内，若不在，则重新调整中道寄生电容相关参数，并且更新ITF文件；
步骤111：根据所述步骤110得到的更新的ITF文件来仿真步骤102中的电容负载环形振荡器电路以得到第三仿真值，判断所述第三仿真值与所述测试数据是否在误差范围内，若不在，则重新调整后道寄生电容相关参数，并且更新ITF文件；
步骤112：根据所述步骤111得到的更新的ITF文件来仿真所述步骤109中的电容电阻负载环形振荡器电路以得到第四仿真值，判断所述第四仿真值与所述测试数据是否在误差范围内，若不在，则重新调整电阻相关参数，并且更新ITF文件；
步骤113：重复所述步骤110-112，直至所有的环形振荡器电路的仿真值与所述测试数据在误差范围之内，从而得到基于电路校正的ITF文件。
优选地，所述步骤101中，所述环形振荡器电路中包括多级反相器，其中每一级反相器的输出极与其后面一级反相器的输入极使用设计规则允许的最短金属互连线连接。
优选地，所述步骤102中，电容负载结构设计应包含不同工艺参数的各金属层，对工艺参数相同的各金属层可选取一层进行设计；电容负载单元包括同层耦合电容和层间大面积电容，分别用以校正ITF文件中同层金属寄生电容相关参数和层间寄生电容相关参数。
优选地，所述步骤109中，电阻负载可由不同工艺参数的金属层构成，分别用以校正对应金属层的寄生电阻相关参数。
优选地，所述步骤108中，所述中道寄生电容相关参数包括第一金属层以下介质层厚度、介电常数、MOS有源区与M1连接的通孔截面积；所述后道寄生电容相关参数包括：后道互连金属层厚度、金属层横截面的几何尺寸参数、同层金属间介质层介电常数、不同金属层间介质厚度和介电常数；所述步骤109中，所述ITF文件的寄生电阻相关参数包括金属层电阻率和金属层厚度。
优选地，所述步骤109中，所述在电容负载的环形振荡器上并联电阻中的电阻为蛇形电阻结构。
优选地，所述步骤01中，对无负载MOS器件进行mapping测试包括直流IV曲线测试、电容曲线测试
优选地，所述电学特性均值的误差允许范围为所述电学特性均值的±5％内。
本发明提出一组组合测试结构，首先确定MOS器件的直流特性，电容特性模型准确性。
在此基础上给出一组金属线连接带来负载最小的环形振荡器测设结构，评估中道寄生模型的准确性，并给出校正方法。在此基础上给出一组不同数量，不同电容结构的容性互连金属线负载的环形振荡器测试结构，评估后道寄生电容相关参数的准确性。
对上述测试数据进行线性处理，即对单级反相器延时及负载数量做线性回归分析，分别根据拟合直线的截距和斜率校正MOS中道寄生电容相关参数和后道互连线寄生电容相关参数。在此基础上给出电容电阻并联作为负载的环形振荡器测试结构，评估寄生电阻相关参数准确性。
而上述环形振荡器测设电路中，其电路结构变化均是在对比已有环形振荡器测试电路上，改变某一主要因素进行定位建模，这可以帮助我们在很大程度上定位模型问题所在。但是无负载环形振荡器不能完全避免后道互连金属线带来的寄生因素，加入负载后引起的环形振荡器振荡频率变化值同时与MOS寄生因素及所加入的负载有关，实际所使用负载，不会有纯容性或纯阻性的负载，电容负载同样会有寄生电阻，电阻负载同样会有寄生电容，对于这些无法完全消除非主要因素通过循环上述步骤，迭代校正各模型参数，可逐步提高模型的准确性，直至这一过程收敛，即所有测试结构测试值与仿真值在误差范围内。
本发明的后道寄生互连线模型的校正方法，可明确定位可能带来误差的模型参数，每个步骤都会突出主要因素，从而确保参数校正的有效性，使模型达到较高精度，并通过迭代校正进一步提高模型的准确性。
附图说明
图1为本发明的一个较佳实施例的后道寄生互连线模型的校正方法的流程示意图
图2为本发明的一个较佳实施例的无负载的环形振荡器的电路示意图
图3为本发明的一个较佳实施例的电容负载的环形振荡器的电路示意图
图4为本发明的一个较佳实施例的多个电容负载的环形振荡器的电路示意图
图5为本发明的一个较佳实施例的电容电阻负载的环形振荡器的电路示意图
图6为本发明的一个较佳实施例的同层耦合电容结构的示意图
图7为本发明的一个较佳实施例的层间耦合电容结构的示意图
图8为本发明的一个较佳实施例的蛇形电阻结构的示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
本发明的校正后道寄生互连线模型的方法，该方法对后道寄生互连线模型的ITF文件进行校正，本发明的一个实施例中，请参阅图1，包括：
步骤01：设计一系列不同负载类型的环形振荡器，用以校正后道寄生互连模型；对上述环形振荡器中使用的MOS器件设计测试结构进行mapping测试，基于测试数据对MOS器件的spice模型进行校正，基于MOS测试数据的统计分布特性，确定用于环形振荡器mapping测试的晶片组；一个较佳实施例中，对MOS器件进行mapping测试包括直流IV曲线测试、电容曲线测试；
步骤02：设计无负载和电容负载的环形振荡器，其中电容负载环形振荡器是在无负载环形振荡器基础上添加一个或多个电容的并联作为为负载构成；基于所述晶片组对上述无负载和电容负载的环形振荡器进行mapping测试，得到相应的振荡频率，并且将振荡频率转化为单级反相器的延时；对单级反相器延时的测试数据以负载个数为自变量进行线性拟合；
步骤03：对上述无负载和电容负载的环形振荡器进行仿真，得到单级反相器的延时；对单级反相器延时的仿真数据以电容负载个数为自变量进行线性拟合；
步骤04：对比上述测试数据和仿真数据线性拟合结果，基于所述线性拟合结果的截距校正MOS器件与后道互连线之间的中道寄生电容相关参数，基于所述线性拟合结果中的斜率来校正ITF文件中后道寄生电容相关参数，使仿真数据与测试数据吻合，更新ITF文件；
步骤05：设计电容电阻负载的环形振荡器，分别进行测试和仿真该电容电阻负载的环形振荡器得到单级反相器延时，校正后道寄生电阻相关参数使测试数据与仿真数据吻合，更新ITF文件；
步骤06：重复上述步骤03-05，直至所有环形振荡器的单级反向器延时测试数据和仿真数据吻合。
以下结合附图2-8和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
步骤101：设计一个无负载的环形振荡器测试电路，确定该无负载的环形振荡器测试电路中的反相器中使用的MOS器件的尺寸以及反相器的级数；并且绘制环形振荡器版图；
具体的，无负载的环形振荡器的电路结构如图2所示，电路中包括多级反相器，其中每级反相器的输出极与其后面一级反相器的输入极使用设计规则允许的最短金属互连线连接；以减小后道互连线造成的延迟对环形振荡器振荡频率的影响。
步骤102：分别以同层耦合电容和层间电容为负载，各设计一组环形振荡器测试电路，其中，所述环形振荡器测试电路中的反相器所使用的MOS器件尺寸与上述无负载的环形振荡器测试电路所使用的MOS器件尺寸相同；并且选取基本电容负载，使用单个或多个基本电容负载的并联作为负载；
具体的，所述的一组环形振荡器测试电路中的每个环形振荡器电路的负载并联的电容数量不同，例如负载并联的电容分别为1、2、3、4的4个环形振荡器构成一组。电容负载结构设计应尽量包含不同工艺参数的各金属层，对工艺参数相同的各金属层可选取一层进行设计；电容负载单元包括同层耦合电容和层间大面积电容，分别用以校正ITF文件中同层金属寄生电容相关参数和层间寄生电容相关参数
所形成电容负载的环形振荡器的结构如图3所示，所形成的多个电容负载的环形振荡器的结构如图4所示；以1P6M工艺为例，该工艺中具有第一金属层(M1)、第二金属层(M2)、第三金属层(M3)、第四金属层(M4)、第五金属层(M5)、以及第六金属层(M6)，第一金属层(M1)的工艺与第二金属层至第六金属层(M2～M6)的工艺不同，第二金属层至第六金属层(M2～M6)的工艺相同；分别选取第一金属层(M1)的耦合电容CM1和第二金属层(M2)的耦合电容CM2作为同层耦合电容，如图6所示；选取第一金属层(M1)和第二金属层(M2)的层间电容CM1M2、以及第二金属层(M2)和第三金属层(M3)的层间电容作为层间耦合电容CM2M3，如图7所示；如图2中C可分别为CM1，CM2，CM1M2，CM2M3，选取设计规则允许的最短工艺尺寸电容的线宽、间隙等结构尺寸。
步骤103：针对所述环形振荡器测试电路中使用的MOS器件，设计对应尺寸的测试结构，测量该MOS器件的I-V曲线，Cgg、Cgc电容曲线，并且对该MOS器件进行mapping测试，判断该MOS器件的电学特性均值与Spice模型是否吻合；如不吻合，则调整该MOS器件的Spice模型，使得MOS器件直流特性及电容特性均在电学特性均值的误差允许范围内；
具体的，电学特性均值的误差允许范围为电学特性均值的±5％内；针对环形振荡器电路中使用的MOS器件测试结构为业界通用技术，这里不再赘述。
步骤104：选取所述电学特性均值的误差允许范围内的MOS器件所在的晶片作为环形振荡器mapping测试的晶片组；
步骤105：在所述晶片组内，对所述无负载电容及有负载电容的环形振荡器进行mapping测试，从而测试出振荡频率，并且求取振荡频率的均值，然后，将该频率的均值转换为单级反相器的延时为1/(频率的均值*反相器的级数)；
具体的，测试出振荡频率为f，并且求取振荡频率f的均值f’，然后，将该频率f的均值f’转换为单级反相器的延时T＝1/(频率的均值f’*反相器的级数N)；
步骤106：以负载的个数为横轴，单级反相器的延时为纵轴，来绘制出测试数据；采用ITF文件及Spice模型仿真环形振荡器电路，得到振荡器频率仿真值，并且将所述振荡器频率仿真值转化为单级反相器的仿真延时，然后绘制出仿真数据；
具体的，以负载个数，即基本负载的并联数目为横轴，单级反相器延时为纵轴，绘制测设数据。使用ITF文件及Spice模型仿真环形振荡器电路，得到振荡频率仿真值，同样转化为单级反相器的延时，并绘制数据。
步骤107：根据所述仿真数据对于负载数目的线性度，将偏离线性度的环形振荡器电路重新测试或删除所述测试数据；
具体的，由于基本负载相同，仿真数据会表现出良好的线性度。观察测试数据对于负载数目的线性度，对于明显偏离线性度的环形振荡器应重新测试或剔除该数据。
步骤108：分别对所述仿真数据与所述测试数据进行线性拟合得到拟合图形，比较所述仿真数据的拟合图形与所述测试数据的拟合图形的斜率和截距；当所述截距不同时，则调整ITF文件中的MOS器件中道寄生电容相关参数，更新ITF文件；当所述斜率不同时，则调整ITF文件中后道寄生电容相关参数，然后根据基本负载的不同，来确定参数类型，并且调整所述后道寄生电容相关参数，更新ITF文件；
具体的，中道寄电容相关参数可以为第一金属层(M1)以下介质层厚度、有源区与第一金属层(M1)之间介质的介电常数、MOS有源区与M1连接的通孔截面积的几何尺寸等。后道寄生电容相关参数包括：后道互连金属层厚度、金属层横截面的几何尺寸参数、同层金属间介质层介电常数、不同金属层间介质厚度和介电常数；根据基本负载的不同，来确定参数类型，例如，同层耦合电容与同层金属层厚度、同层金属间介质的介电常数相关性较大，层间大面积电容与层间介质层厚度、介电常数相关性较大，调整这些参数，更新ITF文件。
步骤109：选取上述电容负载中的一个电容负载环形振荡器，对负载电容并联电阻构成电容电阻负载环形振荡器电路，测试电容电阻负载环形振荡器的振荡频率，得到单级反相器延迟，并且在更新后的ITF文件基础上对电容电阻负载环形振荡器电路进行仿真得到第一仿真值，对比所述测试数据与所述第一仿真值是否相同；若不相同，则调整ITF文件的寄生电阻相关参数，来更新ITF文件；
具体的，ITF文件的寄生电阻相关参数包括金属层电阻率和金属层厚度；选取上述某个电容负载环形振荡器，在所选取的电容负载环形振荡器基础上并联电阻，设计电容电阻负载环形振荡器，电容电阻负载的环形振荡器的电路如图5所示，测试其振荡频率，得到单级反相器延迟，并在更新后的ITF文件基础上仿真该电容电阻负载环形振荡器的电路得到仿真值，对比测试数据与仿真值是否吻合，如不吻合调整ITF文件电阻类型的参数(电阻相关参数)，如金属层电阻率，金属层厚度等，更新ITF文件。这里在电容负载的环形振荡器上并联的电阻采用如图7所示蛇形电阻结构。电阻负载可由不同工艺参数的金属层构成，可分别用以校正对应金属层的寄生电阻相关参数。本发明以1P6M工艺为例采用第一金属层的电阻来校正第一金属层的电阻类型的参数，采用第二金属层的电阻来校正第二金属层至第六金属层的电阻类型的参数。
步骤110：根据所述步骤109得到的更新的ITF文件重新仿真所述步骤101中无负载环形振荡器电路以得到第二仿真值，判断所述第二仿真值与所述测试数据是否在误差范围内，若不在，则重新调整中道寄生电容相关参数，并且更新ITF文件；
需要说明的是，本实施例中的误差范围为在电学特性均值的±5％内。
步骤111：根据所述步骤110得到的更新的ITF文件来仿真步骤102中的电容负载环形振荡器电路以得到第三仿真值，判断所述第三仿真值与所述测试数据是否在误差范围内，若不在，则重新调整后道寄生电容相关参数，并且更新ITF文件；
步骤112：根据所述步骤111得到的更新的ITF文件来仿真所述步骤109中的电容电阻负载环形振荡器电路以得到第四仿真值，判断所述第四仿真值与所述测试数据是否在误差范围内，若不在，则重新调整电阻相关参数，并且更新ITF文件；
步骤113：重复所述步骤110-112，直至所有的环形振荡器电路的仿真值与所述测试数据在误差范围之内，从而得到基于电路校正的ITF文件。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (9)

1.一种校正后道寄生互连线模型的方法，该方法对后道寄生互连线模型的ITF文件进行校正，其特征在于，包括：
步骤01：设计一系列不同负载类型的环形振荡器，用以校正后道寄生互连模型；对上述环形振荡器中使用的MOS器件设计测试结构进行mapping测试，基于测试数据对MOS器件的spice模型进行校正，基于MOS测试数据的统计分布特性，确定用于环形振荡器mapping测试的晶片组；
步骤02：设计无负载和电容负载的环形振荡器，其中电容负载环形振荡器是在无负载环形振荡器基础上添加一个或多个电容的并联作为为负载构成；基于所述晶片组对上述无负载和电容负载的环形振荡器进行mapping测试，得到相应的振荡频率，并且将振荡频率转化为单级反相器的延时；对单级反相器延时的测试数据以负载个数为自变量进行线性拟合；
步骤03：对上述无负载和电容负载的环形振荡器进行仿真，得到单级反相器的延时；对单级反相器延时的仿真数据以电容负载个数为自变量进行线性拟合；
步骤04：对比上述测试数据和仿真数据线性拟合结果，基于所述线性拟合结果的截距校正MOS器件与后道互连线之间的中道寄生电容相关参数，基于所述线性拟合结果中的斜率来校正ITF文件中后道寄生电容相关参数，使仿真数据与测试数据吻合，更新ITF文件；
步骤05：设计电容电阻负载的环形振荡器，分别进行测试和仿真该电容电阻负载的环形振荡器得到单级反相器延时，校正后道寄生电阻相关参数使测试数据与仿真数据吻合，更新ITF文件；
步骤06：重复上述步骤03-05，直至所有环形振荡器的单级反向器延时测试数据和仿真数据吻合。
2.根据权利要求1所述的方法，其特征在于，所述方法具体包括：
步骤101：设计一个无负载的环形振荡器测试电路，确定该无负载的环形振荡器测试电路中的反相器中使用的MOS器件的尺寸以及反相器的级数；并且绘制环形振荡器版图；
步骤102：分别以同层耦合电容和层间电容为负载，各设计一组环形振荡器测试电路，其中，所述环形振荡器测试电路中的反相器所使用的MOS器件尺寸与上述无负载的环形振荡器测试电路所使用的MOS器件尺寸相同；并且选取基本电容负载，使用单个或多个基本电容负载的并联作为负载；所述的一组环形振荡器测试电路中的每个环形振荡器电路的负载并联的电容数量不同；
步骤103：针对所述环形振荡器测试电路中使用的MOS器件，设计对应尺寸的测试结构，测量该MOS器件的I-V曲线，Cgg、Cgc电容曲线，并且对该MOS器件进行mapping测试，判断该MOS器件的电学特性均值与Spice模型是否吻合；如不吻合，则调整该MOS器件的Spice模型，使得MOS器件直流特性及电容特性均在电学特性均值的误差允许范围内；
步骤104：选取所述电学特性均值的误差允许范围内的MOS器件所在的晶片作为环形振荡器mapping测试的晶片组；
步骤105：在所述晶片组内，对所述无负载电容及有负载电容的环形振荡器进行mapping测试，从而测试出振荡频率，并且求取振荡频率的均值，然后，将该频率的均值转换为单级反相器的延时为1/(频率的均值*反相器的级数)；
步骤106：以负载的个数为横轴，单级反相器的延时为纵轴，来绘制出测试数据；采用ITF文件及Spice模型仿真环形振荡器电路，得到振荡器频率仿真值，并且将所述振荡器频率仿真值转化为单级反相器的仿真延时，然后绘制出仿真数据；
步骤107：根据所述仿真数据对于负载数目的线性度，将偏离线性度的环形振荡器电路重新测试或删除所述测试数据；
步骤108：分别对所述仿真数据与所述测试数据进行线性拟合得到拟合图形，比较所述仿真数据的拟合图形与所述测试数据的拟合图形的斜率和截距；当所述截距不同时，则调整ITF文件中的MOS器件中道寄生电容相关参数，更新ITF文件；当所述斜率不同时，则调整ITF文件中后道寄生电容相关参数，然后根据基本负载的不同，来确定参数类型，并且调整所述后道寄生电容相关参数，更新ITF文件；
步骤109：选取上述电容负载中的一个电容负载环形振荡器，对负载电容并联电阻构成电容电阻负载环形振荡器电路，测试电容电阻负载环形振荡器的振荡频率，得到单级反相器延迟，并且在更新后的ITF文件基础上对电容电阻负载环形振荡器电路进行仿真得到第一仿真值，对比所述测试数据与所述第一仿真值是否相同；若不相同，则调整ITF文件的寄生电阻相关参数，来更新ITF文件；
步骤110：根据所述步骤109得到的更新的ITF文件重新仿真所述步骤101中无负载环形振荡器电路以得到第二仿真值，判断所述第二仿真值与所述测试数据是否在误差范围内，若不在，则重新调整中道寄生电容相关参数，并且更新ITF文件；
步骤111：根据所述步骤110得到的更新的ITF文件来仿真步骤102中的电容负载环形振荡器电路以得到第三仿真值，判断所述第三仿真值与所述测试数据是否在误差范围内，若不在，则重新调整后道寄生电容相关参数，并且更新ITF文件；
步骤112：根据所述步骤111得到的更新的ITF文件来仿真所述步骤109中的电容电阻负载环形振荡器电路以得到第四仿真值，判断所述第四仿真值与所述测试数据是否在误差范围内，若不在，则重新调整电阻相关参数，并且更新ITF文件；
步骤113：重复所述步骤110-112，直至所有的环形振荡器电路的仿真值与所述测试数据在误差范围之内，从而得到基于电路校正的ITF文件。
3.根据权利要求2所述的方法，其特征在于，所述步骤101中，所述环形振荡器电路中包括多级反相器，其中每一级反相器的输出极与其后面一级反相器的输入极使用设计规则允许的最短金属互连线连接。
4.根据权利要求2所述的方法，其特征在于，所述步骤102中，电容负载结构设计应包含不同工艺参数的各金属层，对工艺参数相同的各金属层可选取一层进行设计；电容负载单元包括同层耦合电容和层间大面积电容，分别用以校正ITF文件中同层金属寄生电容相关参数和层间寄生电容相关参数。
5.根据权利要求4所述的方法，其特征在于，所述步骤109中，电阻负载可由不同工艺参数的金属层构成，分别用以校正对应金属层的寄生电阻相关参数。
6.根据权利要求2所述的方法，其特征在于，所述步骤108中，所述中道寄生电容相关参数包括第一金属层以下介质层厚度、介电常数、MOS有源区与M1连接的通孔截面积；所述后道寄生电容相关参数包括：后道互连金属层厚度、金属层横截面的几何尺寸参数、同层金属间介质层介电常数、不同金属层间介质厚度和介电常数；所述步骤109中，所述ITF文件的寄生电阻相关参数包括金属层电阻率和金属层厚度。
7.根据权利要求2所述的方法，其特征在于，所述步骤109中，所述在电容负载的环形振荡器上并联电阻中的电阻为蛇形电阻结构。
8.根据权利要求1所述的方法，其特征在于，所述步骤01中，对无负载MOS器件进行mapping测试包括直流IV曲线测试、电容曲线测试。
9.根据权利要求1所述的方法，其特征在于，所述电学特性均值的误差允许范围为所述电学特性均值的±5％内。
CN201511029921.1A 2015-12-31 2015-12-31 校正后道寄生互连线模型的方法 Active CN105653805B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511029921.1A CN105653805B (zh) 2015-12-31 2015-12-31 校正后道寄生互连线模型的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511029921.1A CN105653805B (zh) 2015-12-31 2015-12-31 校正后道寄生互连线模型的方法

Publications (2)

Publication Number Publication Date
CN105653805A true CN105653805A (zh) 2016-06-08
CN105653805B CN105653805B (zh) 2018-11-09

Family

ID=56490269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511029921.1A Active CN105653805B (zh) 2015-12-31 2015-12-31 校正后道寄生互连线模型的方法

Country Status (1)

Country Link
CN (1) CN105653805B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108427858A (zh) * 2018-06-13 2018-08-21 长江存储科技有限责任公司 Spice模型参数获取方法及spice模型参数获取装置
CN110674612A (zh) * 2019-09-25 2020-01-10 华东师范大学 超大规模集成电路工艺的后道互连寄生电容电阻的建模方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222131A (zh) * 2011-05-16 2011-10-19 华东师范大学 后道互连延迟模型的提取及验证方法
WO2013082835A1 (zh) * 2011-12-05 2013-06-13 上海北京大学微电子研究院 层间层内电容的分离方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222131A (zh) * 2011-05-16 2011-10-19 华东师范大学 后道互连延迟模型的提取及验证方法
WO2013082835A1 (zh) * 2011-12-05 2013-06-13 上海北京大学微电子研究院 层间层内电容的分离方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
彭修宇: "高频互连线RLC寄生参数提取和低阶建模", 《万方数据库》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108427858A (zh) * 2018-06-13 2018-08-21 长江存储科技有限责任公司 Spice模型参数获取方法及spice模型参数获取装置
CN110674612A (zh) * 2019-09-25 2020-01-10 华东师范大学 超大规模集成电路工艺的后道互连寄生电容电阻的建模方法
CN110674612B (zh) * 2019-09-25 2023-03-24 华东师范大学 集成电路工艺后道互连寄生电容电阻的建模方法

Also Published As

Publication number Publication date
CN105653805B (zh) 2018-11-09

Similar Documents

Publication Publication Date Title
US6560567B1 (en) Method and apparatus for measuring on-wafer lumped capacitances in integrated circuits
US20060036980A1 (en) Method and apparatus for jitter analysis and program therefor
US8572537B2 (en) Accurate parasitic capacitance extraction for ultra large scale integrated circuits
US9021412B2 (en) RC extraction methodology for floating silicon substrate with TSV
CN101501691A (zh) 使用可配置环形振荡器的电路仿真器参数提取
JP2005317961A (ja) 集積回路の相互接続プロセスパラメータの測定
US20050114054A1 (en) Method for analyzing power supply noise of semiconductor integrated circuit
US20100037191A1 (en) Method of generating reliability verification library for electromigration
KR100859475B1 (ko) 파라미터의 직접 추출법으로 가변 커패시터를 모델링하는방법
CN106503293A (zh) 半导体器件的测试优化方法和***及建模优化方法和***
CN102411659B (zh) 硅片通孔等效电路模型及模型参数提取方法
CN105653805A (zh) 校正后道寄生互连线模型的方法
CN102222131A (zh) 后道互连延迟模型的提取及验证方法
CN116258111B (zh) 一种静态模拟集成电路版图分析方法
US20210102990A1 (en) Testing structure and testing method
JP2005268417A (ja) 等価回路モデル作製方法
Goto et al. New on-chip de-embedding for accurate evaluation of symmetric devices
CN114330192A (zh) 一种GaN HEMT晶体管小信号模型建模方法
US20210279394A1 (en) Method and system for establishing metal interconnection layer capacitance prediction model
CN108038322A (zh) 一种spice集中模型的建模方法及***
Je et al. Gate bias dependence of the substrate signal coupling effect in RF MOSFETs
Erdin et al. Pin-capacitor spacing as a design guide to power delivery networks
CN109991526A (zh) 不同电压偏置下的电容测试方法及其测试芯片、***
Stein et al. Extraction procedure for emitter series resistance contributions in SiGeC BiCMOS technologies
Fregonese et al. Substrate-coupling effect in BiCMOS technology for millimeter wave applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant