CN116258111B - 一种静态模拟集成电路版图分析方法 - Google Patents

Abstract

本发明涉及电路失配分析技术领域，具体为一种静态模拟集成电路版图分析方法，本方案首先通过寄生参数提取由集成电路版图生成对应的仿真网表，再由仿真网表构建反映电路拓扑结构的器件‑结点超图结构。之后通过分析需要匹配的各个器件组端口之间RC局部网络的特性。此时在RC网络i端口设置独立电源流，对RC局部网络进行AC分析，即可获得不同频率下j端口的阻抗值，之后通过比对各个RC局部网络的阻抗值即可对电路失配情况进行判断。因此，本方案通过自动分析模拟集成电路版图，实现了对版图布局和原理图设计之间的特征差异的自动分析判断，提高了对电路失配检查的可靠性，提高了版图布局的设计效率。

Description

一种静态模拟集成电路版图分析方法

技术领域

本发明涉及电路失配分析技术领域，特别涉及一种静态模拟集成电路版图分析方法。

背景技术

在集成电路的实际生产制造过程中，由于每个加工步骤都存在不确定性，所以最终的物理实现值与名义上的设计值往往并不相同，而这种生产不确定性导致的绝对偏差值可能会高达20%。并且，因为每个元件的具体偏差程度无法预测，所以电路的性能如果仅取决于单个器件的参数值，则最终电路实际表现出的性能可能与预期设计值发生显著偏离。而区别于绝对偏差，在一次制造过程中同类型元件参数值的偏差称之为相对偏差，相对偏差通过合理地设计和版图设计可以使其不匹配的程度降至1%-0.1%。因此，为了让最终物理所实现的电路性能接近理想设计值，所以会尽可能地减小同类型器件的不匹配程度。

为此，在现有的模拟IC设计流程中，设计师通常会创建电路的原理图（schematic）和布局（layout）来进行LVS（layout-versus-schematic）验证，通过检查所有器件是否正确连接，以及物理布局中每个器件的电气特性是否与原理图中对应器件的电器特性相匹配，来确保电路原理图和物理布局之间没有不匹配或错误存在。

现在的检查手段通常是采用目视检查，目视检查依赖于设计师识别版图中图案的能力，但是在面对复杂电路时设计师往往无法快速准确地识别出结构对称的元器件，更难以对电路失配情况进行准确判断，因此这种方法在应用于复杂电路时往往不太有效。

发明内容

针对现有技术中所存在的不足，本发明提供了一种静态模拟集成电路版图分析方法，其解决了现有技术中存在的目视检查法难以在复杂电路中对电路失配情况进行准确判断的问题。

为了达到上述目的，本申请提供如下技术方案：

一种静态模拟集成电路版图分析方法，包括步骤：

S1：提取设计电路的原理图与布局的寄生参数，获得对应的仿真网表net_1和net_2；

S2：识别仿真网表net_1和net_2构建反映电路拓扑结构的器件-结点超图结构netgraph_1和netgraph_2；

S3：根据超图结构建立与netgraph_1和netgraph_2对应的待分析列表devs_list_1和devs_list_2，待分析列表中包括器件组和电路结构；

S4：计算所有器件组端口之间RC网络的频率特性，并对devs_list_1和devs_list_2中的器件组进行逐个匹配，通过比对频率特性来判断器件组是否存在失配；

所述步骤S4中，RC网络的频率特性计算包括步骤：

S401：在RC网络i端口设置独立AC单位电源流；

S402：对每个RC网络进行频率扫描；

S403：每个频率点存储j端口的结点电压值分析获取频率-阻抗列表。

本发明的原理及优点在于：现有技术中，用户通常采用目视检查的方式来判断电路是否失配，但目视检查带有十分明显的主观性，不仅检查质量因人而异，并且检查结果也容易受检查人员的经验以及眼睛的疲劳影响，检查效率低下。

故本方案中，首先通过寄生参数提取工具由原理图和布局生成对应的仿真网表，再由仿真网表构建反映电路拓扑结构的器件-结点超图结构，使得器件与结点之间的连接关系能够明确显示。之后通过控制各个器件组端口之间RC网络的频率,使其显露出各自的频率特性。此时在RC网络i端口设置独立AC单位电源流，对局部网络进行AC分析，即可获得不同频率下j端口的电压值，从而分析获取频率-阻抗列表，之后通过比对待分析列表中的器件组在i端口的结点的阻抗即可对电路失配情况进行判断。因此，本方案通过自动分析模拟集成电路版图，实现了对版图布局和原理图设计之间的特征差异的自动分析判断，提高了对电路失配检查的可靠性，提高了版图布局的设计效率。

优选地，所述步骤S4中，RC网络的频率特性计算还包括步骤：

S404：根据公式（1）计算得出不同频率点下，该RC网络在i和j两个端口之间的阻抗，公式（1）如下所示：

（1）

其中，为阻抗大小，R为阻抗的实部，X为阻抗的虚部；通过比对原理图和布局在不同频率下的阻抗来判断器件是否失配。

优选地，所述步骤S4中，RC网络的频率特性计算还包括步骤：

S405：根据公式（2）计算得出不同频率点下，该RC网络在i和j两个端口之间的相位差，公式（2）如下所示：

（2）

其中，为阻抗的相位，R为阻抗的实部，X为阻抗的虚部；通过比对原理图和布局在不同频率下的相位差来判断器件是否失配。

优选地，所述步骤S3中，待分析列表的建立包括步骤：

S301：判断是否预设有devs_list_1，若预设有devs_list_1，则在netgraph_1中检测目标器件组；若没有预设devs_list_1或未检测到目标器件组，则在netgraph_1中自动寻找需要匹配的电路结构并生成devs_list_1；

S302：根据devs_list_1中的器件组名称在netgraph_2中找到相应的器件组并形成devs_list_2。

有益效果：通过对同频点下器件组的阻抗和相位差进行比对，从多个角度对电路失配情况进行分析，提高了电路失配情况分析的准确性。

优选地，所述步骤S301中，电路结构的寻找规则为：

根据需要匹配的电路结构以有源器件任意端口开始去遍历周边结构，在遇到目标器件结构时开始递归的广度优先遍历，在遇见新的有源器件或地时终止遍历，将遇见的有源器件记录并生成devs_list_1。

有益效果：现有的目视检查法，在对器件组进行识别时，若是处于复杂电路，设计师往往难快速发现器件组的对称性。因此本方案中，在遇见目标器件后会第一时间对目标器件进行递归的广度优先遍历，在遇见新的有源器件或地时终止遍历，从而找出附近的有源器件，从而识别出具备对称性的器件组，实现了在复杂电路下对对称性器件组的有效识别。

优选地，所述器件-结点超图结构中，每一个器件结构都包括参数序列、类型以及端口结点，端口结点数量因器件类型而异；每一个结点结构都存储有与其连接的器件链表和结点索引。

优选地，所述参数序列存储有包括宽度、长度以及面积在内的器件参数。

优选地，还包括S5：输出匹配失败的器件组。

优选地，所述S402中的频率扫描范围为1hz-1Ghz。

优选地，还采用了AC扫描匹配来进行电路失配分析，包括步骤：

假定给定的电流值为，可以根据公式（5）、（6）、（7）获得V和/>的所有传递函数组（8）：

（5）

式（5）中，G为电导矩阵，C为电感矩阵，j为虚数单位，ω为角频率，V为结点电压向量，I为结点电流向量；对公式（5）进行拉普拉斯变换，可得公式（6）：

（6）

式（6）中，s=jω，V(s)为结点电压向量的拉氏变换，I(s)为结点电流向量的拉氏变换；之后根据传递函数定义，假定I(s)为输入，V(s)为输出，可以得到极点-残基公式（7）：

（7）

式（7）中，为极点-残基形式，/>为第i个极点残基值，/>为第i个极点值，n为极点个数；此时，假定给定的电流值为/>，可以根据上式获得V和/>的所有传递函数组（8）：

（8）

根据公式（8），通过对这一系列传递函数组的每一个传递函数进行频率扫描，如果待匹配的RC网络的差值在设定的阈值范围内，则认为匹配成功，否则判定为电路失配。

附图说明

图1为本发明实施例一种静态模拟集成电路版图分析方法的步骤流程图。

图2为本发明实施例一种静态模拟集成电路版图分析方法的器件结点结构图。

图3为本发明实施例一种静态模拟集成电路版图分析方法的差分放大器电路图。

图4为本发明实施例一种静态模拟集成电路版图分析方法的差分放大器超图结构图。

图5为本发明实施例一种静态模拟集成电路版图分析方法的RC网络示例图。

图6为本发明实施例一种静态模拟集成电路版图分析方法的RC网络转化图。

具体实施方式

下面通过具体实施方式进一步详细说明：

实施例一：

实施例一基本如附图1所示，一种静态模拟集成电路版图分析方法，基于schematic（原理图）和layout（布局）分别由寄生参数提取工具提取后的Extracted View（提取视图）各自生成网表，之后根据网表构建反映电路拓扑结构的器件-结点超图结构，最后基于待分析列表中的器件组和电路结构，以对应的频率特性来逐个比对并判断原理图和布局的器件组是否相匹配，从而实现了对复杂电路中元器件组是否失配的精准判断。

本方案包括步骤：

S1：提取设计电路的原理图与布局的寄生参数，获得对应的仿真网表net_1和net_2；

S2：识别仿真网表net_1和net_2构建反映电路拓扑结构的器件-结点超图结构netgraph_1和netgraph_2；

S3：根据超图结构建立与netgraph_1和netgraph_2对应的待分析列表devs_list_1和devs_list_2，待分析列表中包括器件组和电路结构；

S4：计算所有器件组端口之间RC网络的频率特性，并对devs_list_1和devs_list_2中的器件组进行逐个匹配，通过比对频率特性来判断器件组是否存在失配。

具体的，在步骤S1采用cadence quantus QRC作为寄生参数提取工具，通过cadence quantus QRC由原理图和布局生成对应的SPICE仿真网表net_1和net_2。如某电子电路仿真网表net_1定义如下：

.SUBCKT inv in out vdd gnd

mp1 out in vdd vdd pbsim4 w=0.4u l=0.1u

mn1 out in gnd gnd nbsim4 w=0.2u l=0.1u

.ENDS

其中net_1通过in,out,vdd,gnd四个端口调用inv。通过设置fabrication（制造厂）提供的technology file（技术文件）明确RC提取规则，可以从schematic对应的layout得到类似如下子电路：

.SUBCKT rc_net in out

r1 in in1 resistor r=2

r0 in1 out resistor r=2

c1 in1 out capacitor c=1u

.ENDS

最终将提取出来的抽取视图网表导出，可以将RC子电路通过结点与net_1相结合形成net_2，此时子电路inv转化为如下形式：

.SUBCKT inv_extracted in out vdd gnd

mp1 out in vdd vdd pbsim4 w=0.4u l=0.1u

mn1 out in gnd gnd nbsim4 w=0.2u l=0.1u

sub_rc out in rc_net

.ENDS

如图2所示，取得net_1和net_2的SPICE仿真网表后，对网表进行解析，从而在内存中构建反映电路拓扑结构的器件-结点的超图结构。

器件-结点超图结构中，每一个器件结构都包括参数序列、类型以及端口结点。其中，端口结点数量因器件类型而异，如电阻（resistor）器件仅两个端口结点，双极结型晶体管（BJT）则有三个端口结点（若为两个端口结点，则分别设端口名称为i和j，若为三个端口结点则新增端口名称为k，以此类推）。此外，端口结点link的索引也存在特殊含义，当器件为BJT时，索引0-2分别代表集电极、基极以及发射极连接的结点。此外，参数序列中存储有该器件的精简参数，主要包括器件的宽度、长度和面积。而每一个结点结构都存储有与其连接的器件链表以及用户定义的结点索引。

具体的，本实施例中以图3所示的差分放大电路为例，通过上述步骤后由net_1和net_2解析构建出如图4所示的差分放大器超图结构netgraph_1和netgraph_2。图4中方形的器件结点上的圆形0，1，2等代表了端口，可以清晰得知BJTQ0的集电极与R1正极相连、发射极与R4正极以及Q1的发射极相连、基极与R2的负极相连。

本实施例中，步骤S3的待分析列表的建立包括步骤：

S301：判断是否预设有devs_list_1，若预设有devs_list_1，则在netgraph_1中检测目标器件组；若没有预设devs_list_1或未检测到目标器件组，则在netgraph_1中自动寻找需要匹配的电路结构并生成devs_list_1；

S302：根据devs_list_1中的器件组名称在netgraph_2中找到相应的器件组并形成devs_list_2。

本实施例中的待分析列表devs_list_1可由用户通过程序的图形或者配置文件接口设置需要分析的器件组列表和对应的电路结构类型，从而进行预设，其相应的格式如表1所示：

表1 待分析列表

当用户预设有待分析列表devs_list_1时，将会自动根据该列表在netgraph_1进行目标器件组的检测。如果没有预设待分析列表devs_list_1或没有在netgraph_1中检测到对应的器件组，那么将会自动寻找需要进行寄生参数匹配的电路结构形成devs_list_1。

具体的，本方案首先根据需要匹配的电路结构以有源器件任意端口开始去遍历周边结构，如果检测到RC器件则进行递归的广度优先遍历，在遇见新的有源器件或地时终止遍历，期间记录遇见的有源器件并生成devs_list_1。

如图4所示，当尝试去匹配差分放大子结构时，从Q0发射极出发依次得到结点n3、R4以及Q1的发射极，也就是说此时Q0和Q1发射极相连，且公用电阻R4，然后对Q0，Q1器件参数param进行比对，最后分别对Q0与Q1集电极与vcc之间的RC网络进行分析比对，如果上述的比对结果在程序设定的阈值之内，则匹配成功，那么此时认为Q0，Q1之间存在差分放大关系，将该器件组（Q0,Q1）和电路结构类型添加至devs_list_1之中。

取得devs_list_1之后，根据devs_list_1中的器件组名称（Q0,Q1）在netgraph_2中找到相应的器件组并形成devs_list_2。

在步骤S4中，RC网络的频率特性计算包括步骤：

S401：在RC网络i端口设置独立电源流，将j端口设置为地；

S402：对每个RC网络进行1hz-1Ghz频率扫描；

S403：每个频率点存储i端口的结点电压值形成频率-电压值列表。

具体的，程序将会对devs_list_1和devs_list_2中的器件组列表进行逐个匹配，通过计算各组有源器件端口之间的RC网络的频率特性来进行比对判断，从而确定是否存在失配。

本实局部网络进行AC分析的方式来获取其不同频率下的特性，如图5所示，R1与R0的阻值均为2Ω，C0的电容为1e-6F，评估的两个端口为i和j。程序通过在i端口设置一个1A的独立电流源，且将j端口设置为地，此时将会获得如图6所示的电路，从而将问题转化为了对图6所示电路的AC分析。此时，本实施例将会对每一个RC网络进行1hz-1Ghz的频率扫描，再在每一个频率点存储i端口的结点电压值并形成频率-电压值列表，取得如表2所示的AC分析结果1。

表2 AC分析结果1

之后他通过比对判断不同频率下RC网络在i和j两个端口之间的阻抗和相位差即可确定是否失配。具体的，如表3所示，根据公式（1）和公式（2）还可以计算得出不同频率点下，该RC网络在i和j两个端口之间的阻抗和相位差，公式（1）和公式（2）如下所示：

（1）

（2）

式中，为阻抗大小，/>为阻抗的相位，R为阻抗的实部，X为阻抗的虚部；通过比对原理图和布局在不同频率下的阻抗和相位差来判断器件是否失配。

表3 AC分析结果2

具体的，程序会根据阻抗匹配公式（3）和相位匹配公式（4）来判断器件是否失配，

（3）

式中，，/>、/>为待比较的阻抗对，/>在阻抗比对中设置为0.001Ω，/>在阻抗比对中设置为0.01Ω，/>为参考值，取/>、/>中绝对值较大者。

（4）

式中，、/>为待比较的相位，/>在相位匹配中设置为5°。

本实施例中的失配判断步骤包括：

S406：判定、/>是否大于/>，若不大于，进入S407；

S407：根据阻抗匹配公式判定是否在阈值范围内，若不在阈值范围内则判定失配，否则进入S408；

S408：根据相位匹配公式判定是否在阈值范围内，若不在阈值 范围内则判定失配。

具体的，本实施例中某次匹配中net_1和net_2中待匹配器件端口对应的RC网络AC扫描结果（1hz-1Ghz）如表4所示，取频率点为10khz时的阻抗以及相位进行阈值匹配。

表4 频率点10khz阻抗相位数据表

根据S406进行、/>是否大于/>的判定，可知，

因此流程跳转至S407。此时，

因此流程可以跳转至S407中比较两者的相位差，根据相位匹配公式可知

由此可知，二者在该频率点上符合阈值匹配。对频率1hz-1Ghz按照每次增长10倍取各个频率点的阻抗以及相位按照上述方式进行阈值匹配，如果均符合，认为该两个端口之间的RC网络完成匹配，未发生电路失配。

实施例二：

实施例二基本原理与实施例一相同，其区别在于实施例二中是通过AC扫描匹配进行电路失配分析的。

具体的，已知对于RC网络，假定结点数量为D，根据基尔霍夫定律，总有以下公式（5）成立：

（5）

式中，G为电导矩阵，C为电感矩阵，j为虚数单位，ω为角频率，V为结点电压向量，I为结点电流向量。对公式（5）进行拉普拉斯变换，可得如下公式（6）：

（6）

式中，s=jω，V(s)为结点电压向量的拉氏变换，I(s)为结点电流向量的拉氏变换。之后根据传递函数定义，假定I(s)为输入，V(s)为输出，可以得到以下极点-残基公式（7）：

（7）

式中，为极点-残基形式，/>为第i个极点残基值，/>为第i个极点值，n为极点个数。由此，假定给定的电流值为/>，可以根据上式获得V和/>的所有传递函数组（8）：

（8）

之后通过对这一系列传递函数组的每一个传递函数进行频率扫描，如果待匹配的RC网络的差值在设定的阈值范围内，则认为匹配成功，否则判定为电路失配，程序将打印失配的器件组信息。

以上的仅是本发明的实施例，方案中公知的具体结构及特性等常识在此未作过多描述，所属领域普通技术人员知晓申请日或者优先权日之前发明所属技术领域所有的普通技术知识，能够获知该领域中所有的现有技术，并且具有应用该日期之前常规实验手段的能力，所属领域普通技术人员可以在本申请给出的启示下，结合自身能力完善并实施本方案，一些典型的公知结构或者公知方法不应当成为所属领域普通技术人员实施本申请的障碍。应当指出，对于本领域的技术人员来说，在不脱离本发明结构的前提下，还可以作出若干变形和改进，这些也应该视为本发明的保护范围，这些都不会影响本发明实施的效果和专利的实用性。本申请要求的保护范围应当以其权利要求的内容为准，说明书中的具体实施方式等记载可以用于解释权利要求的内容。

Claims (9)

1.一种静态模拟集成电路版图分析方法，其特征在于，包括步骤：

S1：提取设计电路的原理图与布局的寄生参数，获得对应的仿真网表net_1和net_2；

S2：识别仿真网表net_1和net_2构建反映电路拓扑结构的器件-结点超图结构netgraph_1和netgraph_2；

S3：根据超图结构建立与netgraph_1和netgraph_2对应的待分析列表devs_list_1和devs_list_2，待分析列表中包括器件组和电路结构；

S4：计算所有器件组端口之间RC网络的频率特性，并对devs_list_1和devs_list_2中的器件组进行逐个匹配，通过比对频率特性来判断器件组是否存在失配；

步骤S3中，待分析列表的建立包括步骤：

S301：判断是否预设有devs_list_1，若预设有devs_list_1，则在netgraph_1中检测目标器件组；若没有预设devs_list_1或未检测到目标器件组，则在netgraph_1中自动寻找需要匹配的电路结构并生成devs_list_1；

S302：根据devs_list_1中的器件组名称在netgraph_2中找到相应的器件组并形成devs_list_2；

所述步骤S4中，RC网络的频率特性计算包括步骤：

S401：在RC网络i端口设置独立AC单位电源流；

S402：对每个RC网络进行频率扫描；

S403：每个频率点存储j端口的结点电压值分析获取频率-阻抗列表。

2.根据权利要求1所述的一种静态模拟集成电路版图分析方法，其特征在于，所述步骤S4中，RC网络的频率特性计算还包括步骤：

S404：根据公式（1）计算得出不同频率点下，该RC网络在i和j两个端口之间的阻抗，公式（1）如下所示：

（1）

其中，为阻抗大小，R为阻抗的实部，X为阻抗的虚部；通过比对原理图和布局在不同频率下的阻抗来判断器件是否失配。

3.根据权利要求1所述的一种静态模拟集成电路版图分析方法，其特征在于，所述步骤S4中，RC网络的频率特性计算还包括步骤：

S405：根据公式（2）计算得出不同频率点下，该RC网络在i和j两个端口之间的相位差，公式（2）如下所示：

（2）

其中，为阻抗的相位，R为阻抗的实部，X为阻抗的虚部；通过比对原理图和布局在不同频率下的相位差来判断器件是否失配。

4.根据权利要求1所述的一种静态模拟集成电路版图分析方法，其特征在于，所述步骤S301中，电路结构的寻找规则为：

根据需要匹配的电路结构以有源器件任意端口开始去遍历周边结构，在遇到目标器件结构时开始递归的广度优先遍历，在遇见新的有源器件或地时终止遍历，将遇见的有源器件记录并生成devs_list_1。

5.根据权利要求1所述的一种静态模拟集成电路版图分析方法，其特征在于：所述器件-结点超图结构中，每一个器件结构都包括参数序列、类型以及端口结点，端口结点数量因器件类型而异；每一个结点结构都存储有与其连接的器件链表和结点索引。

6.根据权利要求5所述的一种静态模拟集成电路版图分析方法，其特征在于：所述参数序列存储有包括宽度、长度以及面积在内的器件参数。

7.根据权利要求1所述的一种静态模拟集成电路版图分析方法，其特征在于，还包括S5：输出匹配失败的器件组。

8.根据权利要求1所述的一种静态模拟集成电路版图分析方法，其特征在于：所述S402中的频率扫描范围为1hz-1Ghz。

9.根据权利要求1所述的一种静态模拟集成电路版图分析方法，其特征在于，还采用了AC扫描匹配来进行电路失配分析，包括步骤：

假定给定的电流值为，可以根据公式（5）、（6）、（7）获得V和/>的所有传递函数组（8）：

（5）

式（5）中，G为电导矩阵，C为电感矩阵，J为虚数单位，ω为角频率，V为结点电压向量，I为结点电流向量；对公式（5）进行拉普拉斯变换，可得公式（6）：

（6）

式（6）中，s=Jω，V(s)为结点电压向量的拉氏变换，I(s)为结点电流向量的拉氏变换；之后根据传递函数定义，假定I(s)为输入，V(s)为输出，可以得到极点-残基公式（7）：

（7）

式（7）中，为极点-残基形式，/>为第i个极点残基值，/>为第i个极点值，n为极点个数；此时，假定给定的电流值为/>，可以根据上式获得V和/>的所有传递函数组（8）：

（8）

根据公式（8），通过对这一系列传递函数组的每一个传递函数进行频率扫描，如果待匹配的RC网络的差值在设定的阈值范围内，则认为匹配成功，否则判定为电路失配。