CN108427858A - Spice模型参数获取方法及spice模型参数获取装置 - Google Patents
Spice模型参数获取方法及spice模型参数获取装置 Download PDFInfo
- Publication number
- CN108427858A CN108427858A CN201810608903.6A CN201810608903A CN108427858A CN 108427858 A CN108427858 A CN 108427858A CN 201810608903 A CN201810608903 A CN 201810608903A CN 108427858 A CN108427858 A CN 108427858A
- Authority
- CN
- China
- Prior art keywords
- layer
- coupled capacitor
- signal line
- interior lines
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 235000013599 spices Nutrition 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000003990 capacitor Substances 0.000 claims abstract description 119
- 238000004088 simulation Methods 0.000 claims abstract description 64
- 230000001419 dependent effect Effects 0.000 claims abstract description 16
- 230000008878 coupling Effects 0.000 claims description 27
- 238000010168 coupling process Methods 0.000 claims description 27
- 238000005859 coupling reaction Methods 0.000 claims description 27
- 238000010276 construction Methods 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 14
- 238000012360 testing method Methods 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 183
- 230000003071 parasitic effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000015654 memory Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000002790 cross-validation Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009812 interlayer coupling reaction Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种SPICE模型参数获取方法及SPICE模型参数获取装置。所述SPICE模型参数获取方法，包括如下步骤：构建一互连结构模型；设置与所述目标信号线耦合电容相关的多个仿真参数；计算与多个仿真参数一一对应的多个层内线间耦合电容以及多个总耦合电容；以仿真参数为自变量、层内线间耦合电容与总耦合电容为因变量进行公式拟合，得到拟合公式；根据拟合公式计算预设信号线的层内线间耦合电容以及总耦合电容，并输入SPICE模型。本发明提高了电路仿真测试结果的可靠性，改善互连结构电路设计的效率。
Description
技术领域
本发明涉及电路仿真技术领域，尤其涉及一种SPICE模型参数获取方法及SPICE模型参数获取装置。
背景技术
随着技术的发展，半导体工业不断寻求新的方式生产，以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即3D NAND(三维NAND)存储器；随着集成度的越来越高，3D NAND存储器已经从32层发展到64层，甚至更高的层数。
三维存储器包括堆叠结构以及位于堆叠结构上方的互连结构，所述互连结构用于向所述堆叠结构传输控制信号。一般来说，在进行互连结构设计前，需要预先对互连结构的电路进行仿真设计。但是，由于技术节点的不断推进，互连结构中互连线的层数持续增加，由此造成互连结构内寄生电阻与寄生电容的变大，导致信号延时急剧上升。然而，由于器件尺寸的不断缩小，寄生效应导致的延时已成为一个不可忽略的问题。但是，在现有的电路仿真设计过程中，并没有充分考虑寄生效应的影响，导致仿真结果与实际电路测试结果差异较大，导致了互连结构电路设计效率的降低。
因此，如何提高电路仿真测试结果的可靠性，进而提高互连结构电路设计的效率，是目前亟待解决的技术问题。
发明内容
本发明提供一种SPICE模型参数获取方法及SPICE模型参数获取装置，用以解决现有的互连结构电路仿真测试结果可靠性低的问题，进而改善互连结构电路设计的效率。
为了解决上述问题，本发明提供了一种SPICE模型参数获取方法，包括如下步骤：
构建一互连结构模型，所述互连结构模型包括第一层以及层叠于所述第一层下方的第二层，所述第一层包括目标信号线以及对称分布于所述目标信号线两侧的两条邻近信号线；
设置与所述目标信号线的耦合电容相关的多个仿真参数；
计算与多个仿真参数一一对应的多个层内线间耦合电容以及多个总耦合电容，所述层内线间耦合电容包括所述第一层内的一条所述邻近信号线对所述目标信号线的耦合电容，所述总耦合电容包括层内线间耦合电容的两倍与层间耦合电容之和，所述层间耦合电容包括所述第一层与所述第二层之间的平板电容；
以所述仿真参数为自变量、所述层内线间耦合电容与所述总耦合电容为因变量进行公式拟合，得到拟合公式；
根据拟合公式计算预设信号线的层内线间耦合电容以及总耦合电容，并输入SPICE模型。
优选的，所述仿真参数包括所述目标信号线的线宽以及所述目标信号线与所述邻近信号线之间的线间距。
优选的，设置与所述目标信号线耦合电容相关的多个仿真参数的具体步骤包括：
按照由大到小的顺序以预设步长设置多个所述线宽以及与多个所述线宽一一对应的多个线间距。
优选的，计算与多个仿真参数一一对应的多个层内线间耦合电容以及多个总耦合电容的具体步骤包括：
获取所述第一层的厚度以及所述第一层内填充的介质层的介电常数，并获取所述第二层的厚度以及所述第二层内填充的介质层的介电常数；
根据所述第一层的厚度以及所述第一层内填充的介质层的介电常数、所述第二层的厚度以及所述第二层内填充的介质层的介电常数计算与多个仿真参数一一对应的多个层内线间耦合电容以及多个总耦合电容。
优选的，以所述仿真参数为自变量、所述层内线间耦合电容与所述总耦合电容为因变量进行公式拟合的具体步骤包括：
采用高斯牛顿迭代法，以所述仿真参数为自变量、所述层内线间耦合电容与所述总耦合电容为因变量进行公式拟合。
优选的，所述互连结构模型包括第一层、层叠于所述第一层下方的第二层、以及层叠于所述第一层上方的第三层；
所述层间耦合电容为所述第一层与所述第二层之间的平板电容和所述第一层与所述第三层之间的平板电容之和。
为了解决上述问题，本发明还提供了一种SPICE模型参数获取装置，包括：
构建模块，用于构建一互连结构模型，所述互连结构模型包括第一层以及层叠于所述第一层下方的第二层，所述第一层包括目标信号线以及对称分布于所述目标信号线两侧的两条邻近信号线；
设置模块，用于设置与所述目标信号线的耦合电容相关的多个仿真参数；
计算模块，连接所述构建模块和所述设置模块，用于计算与多个仿真参数一一对应的多个层内线间耦合电容以及多个总耦合电容，所述层内线间耦合电容包括所述第一层内的一条所述邻近信号线对所述目标信号线的耦合电容，所述总耦合电容包括层内线间耦合电容的两倍与层间耦合电容之和，所述层间耦合电容包括所述第一层与所述第二层之间的平板电容；
拟合模块，连接所述计算模块，用于以所述仿真参数为自变量、所述层内线间耦合电容与所述总耦合电容为因变量进行公式拟合，得到拟合公式；
控制模块，连接所述拟合模块，用于根据拟合公式计算预设信号线的层内线间耦合电容以及总耦合电容，并输入SPICE模型。
优选的，所述仿真参数包括所述目标信号线的线宽以及所述目标信号线与所述邻近信号线之间的线间距。
优选的，所述设置模块用于按照由大到小的顺序以预设步长设置多个所述线宽以及与多个所述线宽一一对应的多个线间距。
优选的，所述计算模块包括：
获取单元，用于获取所述第一层的厚度以及所述第一层内填充的介质层的介电常数，并获取所述第二层的厚度以及所述第二层内填充的介质层的介电常数；
计算单元，连接所述获取单元，用于根据所述第一层的厚度以及所述第一层内填充的介质层的介电常数、所述第二层的厚度以及所述第二层内填充的介质层的介电常数计算与多个仿真参数一一对应的多个层内线间耦合电容以及多个总耦合电容。
优选的，所述拟合模块用于采用高斯牛顿迭代法，以所述仿真参数为自变量、所述层内线间耦合电容与所述总耦合电容为因变量进行公式拟合。
优选的，所述构建模块构建的所述互连结构模型包括第一层、层叠于所述第一层下方的第二层、以及层叠于所述第一层上方的第三层；
所述层间耦合电容为所述第一层与所述第二层之间的平板电容和所述第一层与所述第三层之间的平板电容之和。
本发明提供的SPICE模型参数获取方法及SPICE模型参数获取装置，通过构建互连结构模型，充分考虑与目标信号线同层设置的其他信号线对所述目标信号线的层内寄生电容影响、以及与目标信号线所在的层相邻的其它层对目标信号线层间寄生电容的影响，拟合出寄生电容的解析公式，从而可以将拟合得到的解析公式直接应用于SPICE模型的电路设计环节，提高了电路仿真测试结果的可靠性，改善互连结构电路设计的效率。
附图说明
附图1是本发明第一具体实施方式中SPICE模型参数获取方法的流程图；
附图2是本发明第一具体实施方式中互连结构模型模型的结构示意图；
附图3是本发明第一具体实施方式中SIPCE模型的结构示意图；
附图4是本发明第一具体实施方式中SPICE模型参数获取装置的结构示意图；
附图5是本发明第二具体实施方式中SPICE模型的结构示意图。
具体实施方式
下面结合附图对本发明提供的SPICE模型参数获取方法及SPICE模型参数获取装置的具体实施方式做详细说明。
第一具体实施方式
为了将寄生电容因素作为参数输入SPICE模型进行仿真测试，目前主要是通过两种方式实现：泊松方程求解和人工手动求解。虽然利用泊松方程求解的寄生电容结果精确，但是其计算过程复杂，需占用较大的内存空间，而且求解出来的结果不是解析解，无法直接应用到SPICE模型的电路设计测试中。人工手动求解是指根据预估寄生效应，利用平板电容公式进行手动计算，并将计算结果作为参数输入SPICE模型。但是，人工手动计算的方式由于人力因素的限制，往往只考虑对寄生电容影响最大的因素，计算结果可靠性较低；同时，人工手动计算的方式也不能借助模型的形式加入到电路设计中，导致电路仿真测试效率的降低。另外，随着互连结构的日益复杂化，人工手动计算的方式误差也相应增大，已经成为高速电路设计的一个瓶颈。
为了解决上述问题，本具体实施方式提供了一种SPICE模型参数获取方法，附图1是本发明第一具体实施方式中SPICE模型参数获取方法的流程图，附图2是本发明第一具体实施方式中互连结构模型模型的结构示意图。如图1、2所示，本具体实施方式提供的SPICE模型参数获取方法，包括如下步骤：
步骤S11，构建一互连结构模型，所述互连结构模型包括第一层20以及层叠于所述第一层20下方的第二层23，所述第一层20包括目标信号线21以及对称分布于所述目标信号线21两侧的两条邻近信号线22。
具体来说，如图2所示，由于每一互连层中信号线的排布较为密集，且每一互连层中互连线数量庞大，因此，在本具体实施方式构建的互连结构模型中，将层叠于所述目标信号线21所在的第一层20相下方的第二层23作为平面进行仿真。同时，为了反映所述第一层20内的其他信号线对所述目标信号线21的寄生电容的影响，本具体实施方式构建的互连结构模型，将与所述目标信号线21同层设置的其他信号线等效为对称设置于所述目标信号线21两侧的两条完全相同的邻近信号线22，使得两条所述邻近信号线22对所述目标信号线21的耦合电容相等，实现在充分考虑层内电容耦合效应的同时，简化公式拟合操作。
步骤S12，设置与所述目标信号线21的耦合电容相关的多个仿真参数。
优选的，所述仿真参数包括所述目标信号线21的线宽w以及所述目标信号线21与所述邻近信号线22之间的线间距s。由于对于互连结构来说，影响互连电路寄生电容的主要因素为信号线的线宽w以及信号线间距s，因此，本具体实施方式以线宽w以及线间距s作为主要的仿真参数，来进行数据采集。
更优选的，设置与所述目标信号线21耦合电容相关的多个仿真参数的具体步骤包括：
按照由大到小的顺序以预设步长设置多个所述线宽w以及与多个所述线宽w一一对应的多个线间距s。
其中，所述预设步长的具体数值，本领域技术人员可以根据实际需要进行选择，例如根据预设计的互连电路类型或者仿真精准度要求等等。为了扩大本具体实施方式提供的SPICE模型参数获取方法的应用范围，仿真参数的设置数量应尽可能多，例如选择工艺变化最大的范围来设置仿真参数，而预设步长应尽可能小。
步骤S13，计算与多个仿真参数一一对应的多个层内线间耦合电容Cc以及多个总耦合电容Cd，所述层内线间耦合电容Cc包括所述第一层20内的一条所述邻近信号线22对所述目标信号线21的耦合电容，所述总耦合电容Cd包括层内线间耦合电容Cc的两倍与层间耦合电容Cb之和，所述层间耦合电容Cb包括所述第一层20与所述第二层23之间的平板电容。
具体来说，Cd＝2Cc+Cb。这是因为：在本具体实施方式构建的互连结构模型中，所述第一层20内的邻近信号线22等效为对称设置于所述目标信号线21的两侧，而总耦合电容需要考虑所述互连结构模型中除所述目标信号线21之外的其他所有结构对所述目标信号线21的寄生电容影响。
采用电容计算公式，即可得到计算与多个仿真参数一一对应的多个层内线间耦合电容Cc以及多个总耦合电容Cd。其中，电容计算的具体公式，与现有技术相同，在此不再赘述。
步骤S14，以所述仿真参数为自变量、所述层内线间耦合电容Cc与所述总耦合电容Cd为因变量进行公式拟合，得到拟合公式。
本具体实施方式得到的拟合公式为解析公式，由所述拟合公式计算得到的结果为解析解，从而可以直接应用于SPICE模型的电路设计中。
为了进一步提高公式拟合的精准度，从而进一步确保最终SPICE仿真测试结果的可靠性，优选的，以所述仿真参数为自变量、所述层内线间耦合电容Cc与所述总耦合电容Cd为因变量进行公式拟合的具体步骤包括：
采用高斯牛顿迭代法，以所述仿真参数为自变量、所述层内线间耦合电容与所述总耦合电容为因变量进行公式拟合。
具体来说，在拟合过程中，可以根据实际精度的需要调整拟合过程中的各项参数值，例如设定拟合方差(方差越小，拟合公式越精确，但拟合得到的公式结构越复杂)、指定收敛准则，直至获得符合预设需求的拟合公式。本具体实施方式优选采用无交叉验证的方式来进行公式拟合。表1采用高斯牛顿迭代法拟合过程中参数设置的举例。
表1采用高斯牛顿迭代法拟合过程中参数设置的举例
| 参数类型 | 数值 |
| 隐藏节点 | 1 |
| 过拟合罚项 | 0.01 |
| 最大迭代数 | 75 |
| 收敛准则 | 0.00001 |
步骤S15，根据拟合公式计算预设信号线ab的层内线间耦合电容Ccab以及总耦合电容Cdab，并输入SPICE模型。
附图3是本发明第一具体实施方式中SIPCE模型的结构示意图，在图3中，m为所述预设信号线ab的中点。在得到拟合公式之后，根据所述拟合公式可以快速计算得到所述预设信号线ab的层内线间耦合电容Ccab以及总耦合电容Cdab，且上述计算得到的层内线间耦合电容Ccab以及总耦合电容Cdab为解析解，可以直接应用到SPICE模型的电路设计中。
在本具体实施方式中，所述预设信号线ab的电阻率主要受其材料影响，通过测量其方块电阻值Rs，结合所述预设信号线ab的长度l以及线宽wab，根据公式r＝Rsl/wab即可得到输入所述SPICE模型的电阻值r。
由于在互连结构中，每一互连层不仅包括位于该互连层的信号线，还包括填充于该互连层中的介质，因此，为了能够充分考虑各种因素对所述目标信号线21的寄生电容的影响，优选的，计算与多个仿真参数一一对应的多个层内线间耦合电容Cc以及多个总耦合电容Cd的具体步骤包括：
(a)获取所述第一层20的厚度以及所述第一层20内填充的介质层的介电常数，并获取所述第二层23的厚度以及所述第二层20内填充的介质层的介电常数；
(b)根据所述第一层20的厚度以及所述第一层20内填充的介质层的介电常数、所述第二层23的厚度以及所述第二层23内填充的介质层的介电常数计算与多个仿真参数一一对应的多个层内线间耦合电容Cc以及多个总耦合电容Cd。
通过上述设置，本具体实施方式输入SPICE模型进行仿真电路测试的参数，不仅包括了电学元器件对所述目标信号线所处电场的影响，还充分考虑了各互连层中的填充介质对所述目标信号线电场分布的影响，将完整的互连结构作为参数输入，从而使得拟合得到的公式更精准，SPICE模型仿真测试结果更加接近真实电路。
为了解决上述问题，本具体实施方式还提供了一种SPICE模型参数获取装置，附图4是本发明第一具体实施方式中SPICE模型参数获取装置的结构示意图，本具体实施方式中的互连结构模型结构参见图2，SPICE模型结构参见图3。如图2-4所示，本具体实施方式提供的SPICE模型参数获取装置，包括构建模块41、设置模块42、计算模块43、拟合模块44和控制模块45。
所述构建模块41，用于构建一互连结构模型，所述互连结构模型包括第一层20以及层叠于所述第一层20下方的第二层23，所述第一层20包括目标信号线21以及对称分布于所述目标信号线21两侧的两条邻近信号线22；所述设置模块42，用于设置与所述目标信号线21耦合电容相关的多个仿真参数；所述计算模块43，连接所述构建模块41和所述设置模块42，用于计算与多个仿真参数一一对应的多个层内线间耦合电容Cc以及多个总耦合电容Cd，所述层内线间耦合电容Cc包括所述第一层20内的一条所述邻近信号线22对所述目标信号线21的耦合电容，所述总耦合电容Cd包括层内线间耦合电容Cc的两倍与层间耦合电容Cb之和，所述层间耦合电容Cb包括所述第一层20与所述第二层23之间的平板电容；所述拟合模块44，连接所述计算模块43，用于以所述仿真参数为自变量、所述层内线间耦合电容Cc与所述总耦合电容Cd为因变量进行公式拟合，得到拟合公式；所述控制模块45，连接所述拟合模块44，用于根据拟合公式计算预设信号线ab的层内线间耦合电容Ccab以及总耦合电容Cdab，并输入SPICE模型。
优选的，所述仿真参数包括所述目标信号线的线宽以及所述目标信号线与所述第一层内与其相邻的邻近信号线之间的线间距。
优选的，所述设置模块42用于按照由大到小的顺序以预设步长设置多个所述线宽w以及与多个所述线宽w一一对应的多个线间距s。
优选的，所述计算模块43包括：
获取单元431，用于获取所述第一层20的厚度以及所述第一层20内填充的介质层的介电常数，并获取所述第二层23的厚度以及所述第二层23内填充的介质层的介电常数；
计算单元432，连接所述获取单元431，用于根据所述第一层20的厚度以及所述第一层20内填充的介质层的介电常数、所述第二层23的厚度以及所述第二层23内填充的介质层的介电常数计算与多个仿真参数一一对应的多个层内线间耦合电容Cc以及多个总耦合电容Cd。
优选的，所述拟合模块44用于采用高斯牛顿迭代法，以所述仿真参数为自变量、所述层内线间耦合电容Cc与所述总耦合电容Cd为因变量进行公式拟合。
本具体实施方式提供的SPICE模型参数获取方法及SPICE模型参数获取装置，通过构建互连结构模型，充分考虑与目标信号线同层设置的其他信号线对所述目标信号线的层内寄生电容影响、以及与目标信号线所在层相邻的其它层对目标信号线层间寄生电容的影响，拟合出寄生电容的解析公式，从而可以将拟合得到的解析公式直接应用于SPICE模型的电路设计环节，提高了电路仿真测试结果的可靠性，改善互连结构电路设计的效率。
第二具体实施方式
本具体实施方式提供了一种SPICE模型参数获取方法及SPICE模型参数获取装置。附图4是本发明第二具体实施方式中SPICE模型的结构示意图。对于与第一具体实施方式相同之处，再次不再赘述，以下主要叙述与第一具体实施方式的不同之处。
如图4所示，本具体实施方式构建的互连结构模型包括第一层40、层叠于所述第一层40下方的第二层43、以及层叠于所述第一层40上方的第三层44；所述SPICE模型建立方法还包括如下步骤：
计算与多个仿真参数一一对应的多个层内线间耦合电容Cc以及多个总耦合电容Cd，所述层内线间耦合电容Cc包括所述第一层40内的一条所述邻近信号线42对所述目标信号线41的耦合电容的总和，所述总耦合电容Cd包括层内线间耦合电容Cc的两倍与层间耦合电容之和，所述层间耦合电容为所述第一层与所述第二层43之间的平板电容Cb和所述第一层与所述第三层之间的平板电容Ct之和。
本具体实施方式尤其适用于需要同时考虑所述目标信号线所在层的上方互连层以及下方互连层的寄生电容的影响的情况。
相应的，本具体实施方式提供的SPICE模型参数获取装置中的所述构建模块构建的所述互连结构模型包括第一层40、层叠于所述第一层40下方的第二层43、以及层叠于所述第一层40上方的第三层44；所述计算模块计算与多个仿真参数一一对应的多个层内线间耦合电容Cc以及多个总耦合电容Cd，所述层内线间耦合电容Cc包括所述第一层内的邻近信号线对所述目标信号线的耦合电容的总和，所述总耦合电容Cd包括层内线间耦合电容Cc与层间耦合电容之和，所述层间耦合电容为所述第一层与所述第二层43之间的平板电容Cb和所述第一层与所述第三层之间的平板电容Ct之和。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (12)
1.一种SPICE模型参数获取方法，其特征在于，包括如下步骤：
构建一互连结构模型，所述互连结构模型包括第一层以及层叠于所述第一层下方的第二层，所述第一层包括目标信号线以及对称分布于所述目标信号线两侧的两条邻近信号线；
设置与所述目标信号线的耦合电容相关的多个仿真参数；
计算与多个仿真参数一一对应的多个层内线间耦合电容以及多个总耦合电容，所述层内线间耦合电容包括所述第一层内的一条所述邻近信号线对所述目标信号线的耦合电容，所述总耦合电容包括层内线间耦合电容的两倍与层间耦合电容之和，所述层间耦合电容包括所述第一层与所述第二层之间的平板电容；
以所述仿真参数为自变量、所述层内线间耦合电容与所述总耦合电容为因变量进行公式拟合，得到拟合公式；
根据拟合公式计算预设信号线的层内线间耦合电容以及总耦合电容，并输入SPICE模型。
2.根据权利要求1所述的SPICE模型参数获取方法，其特征在于，所述仿真参数包括所述目标信号线的线宽以及所述目标信号线与所述邻近信号线之间的线间距。
3.根据权利要求2所述的SPICE模型参数获取方法，其特征在于，设置与所述目标信号线耦合电容相关的多个仿真参数的具体步骤包括：
按照由大到小的顺序以预设步长设置多个所述线宽以及与多个所述线宽一一对应的多个线间距。
4.根据权利要求1所述的SPICE模型参数获取方法，其特征在于，计算与多个仿真参数一一对应的多个层内线间耦合电容以及多个总耦合电容的具体步骤包括：
获取所述第一层的厚度以及所述第一层内填充的介质层的介电常数，并获取所述第二层的厚度以及所述第二层内填充的介质层的介电常数；
根据所述第一层的厚度以及所述第一层内填充的介质层的介电常数、所述第二层的厚度以及所述第二层内填充的介质层的介电常数计算与多个仿真参数一一对应的多个层内线间耦合电容以及多个总耦合电容。
5.根据权利要求1所述的SPICE模型参数获取方法，其特征在于，以所述仿真参数为自变量、所述层内线间耦合电容与所述总耦合电容为因变量进行公式拟合的具体步骤包括：
采用高斯牛顿迭代法，以所述仿真参数为自变量、所述层内线间耦合电容与所述总耦合电容为因变量进行公式拟合。
6.根据权利要求1所述的SPICE模型参数获取方法，其特征在于，所述互连结构模型包括第一层、层叠于所述第一层下方的第二层、以及层叠于所述第一层上方的第三层；
所述层间耦合电容为所述第一层与所述第二层之间的平板电容和所述第一层与所述第三层之间的平板电容之和。
7.一种SPICE模型参数获取装置，其特征在于，包括：
构建模块，用于构建一互连结构模型，所述互连结构模型包括第一层以及层叠于所述第一层下方的第二层，所述第一层包括目标信号线以及邻近信号线；
设置模块，用于设置与所述目标信号线的耦合电容相关的多个仿真参数；
计算模块，连接所述构建模块和所述设置模块，用于计算与多个仿真参数一一对应的多个层内线间耦合电容以及多个总耦合电容，所述层内线间耦合电容包括所述第一层内的一条所述邻近信号线对所述目标信号线的耦合电容，所述总耦合电容包括层内线间耦合电容的两倍与层间耦合电容之和，所述层间耦合电容包括所述第一层与所述第二层之间的平板电容；
拟合模块，连接所述计算模块，用于以所述仿真参数为自变量、所述层内线间耦合电容与所述总耦合电容为因变量进行公式拟合，得到拟合公式；
控制模块，连接所述拟合模块，用于根据拟合公式计算预设信号线的层内线间耦合电容以及总耦合电容，并输入SPICE模型。
8.根据权利要求7所述的SPICE模型参数获取装置，其特征在于，所述仿真参数包括所述目标信号线的线宽以及所述目标信号线与所述邻近信号线之间的线间距。
9.根据权利要求8所述的SPICE模型参数获取装置，其特征在于，所述设置模块用于按照由大到小的顺序以预设步长设置多个所述线宽以及与多个所述线宽一一对应的多个线间距。
10.根据权利要求7所述的SPICE模型参数获取装置，其特征在于，所述计算模块包括：
获取单元，用于获取所述第一层的厚度以及所述第一层内填充的介质层的介电常数，并获取所述第二层的厚度以及所述第二层内填充的介质层的介电常数；
计算单元，连接所述获取单元，用于根据所述第一层的厚度以及所述第一层内填充的介质层的介电常数、所述第二层的厚度以及所述第二层内填充的介质层的介电常数计算与多个仿真参数一一对应的多个层内线间耦合电容以及多个总耦合电容。
11.根据权利要求7所述的SPICE模型参数获取装置，其特征在于，所述拟合模块用于采用高斯牛顿迭代法，以所述仿真参数为自变量、所述层内线间耦合电容与所述总耦合电容为因变量进行公式拟合。
12.根据权利要求7所述的SPICE模型参数获取装置，其特征在于，所述构建模块构建的所述互连结构模型包括第一层、层叠于所述第一层下方的第二层、以及层叠于所述第一层上方的第三层；
所述层间耦合电容为所述第一层与所述第二层之间的平板电容和所述第一层与所述第三层之间的平板电容之和。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810608903.6A CN108427858A (zh) | 2018-06-13 | 2018-06-13 | Spice模型参数获取方法及spice模型参数获取装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810608903.6A CN108427858A (zh) | 2018-06-13 | 2018-06-13 | Spice模型参数获取方法及spice模型参数获取装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108427858A true CN108427858A (zh) | 2018-08-21 |
Family
ID=63164431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810608903.6A Pending CN108427858A (zh) | 2018-06-13 | 2018-06-13 | Spice模型参数获取方法及spice模型参数获取装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108427858A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111125982A (zh) * | 2019-12-25 | 2020-05-08 | 上海华力微电子有限公司 | 一种Interconnect电容SPICE模型Corner的建模方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1416082A (zh) * | 2002-12-17 | 2003-05-07 | 清华大学 | 考虑耦合效应进行时延优化的标准单元总体布线方法 |
| TW201013444A (en) * | 2008-06-26 | 2010-04-01 | Qualcomm Inc | Predictive modeling of interconnect modules for advanced on-chip interconnect technology |
| CN102222131A (zh) * | 2011-05-16 | 2011-10-19 | 华东师范大学 | 后道互连延迟模型的提取及验证方法 |
| CN102799732A (zh) * | 2012-07-18 | 2012-11-28 | 上海集成电路研发中心有限公司 | 后道金属互连层寄生电容统计模型的获取方法 |
| CN105224755A (zh) * | 2015-10-14 | 2016-01-06 | 上海华力微电子有限公司 | 一种通用的金属互联层电容spice预测模型的构建方法 |
| CN105653805A (zh) * | 2015-12-31 | 2016-06-08 | 上海集成电路研发中心有限公司 | 校正后道寄生互连线模型的方法 |
-
2018
- 2018-06-13 CN CN201810608903.6A patent/CN108427858A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1416082A (zh) * | 2002-12-17 | 2003-05-07 | 清华大学 | 考虑耦合效应进行时延优化的标准单元总体布线方法 |
| TW201013444A (en) * | 2008-06-26 | 2010-04-01 | Qualcomm Inc | Predictive modeling of interconnect modules for advanced on-chip interconnect technology |
| CN102222131A (zh) * | 2011-05-16 | 2011-10-19 | 华东师范大学 | 后道互连延迟模型的提取及验证方法 |
| CN102799732A (zh) * | 2012-07-18 | 2012-11-28 | 上海集成电路研发中心有限公司 | 后道金属互连层寄生电容统计模型的获取方法 |
| CN105224755A (zh) * | 2015-10-14 | 2016-01-06 | 上海华力微电子有限公司 | 一种通用的金属互联层电容spice预测模型的构建方法 |
| CN105653805A (zh) * | 2015-12-31 | 2016-06-08 | 上海集成电路研发中心有限公司 | 校正后道寄生互连线模型的方法 |
Non-Patent Citations (5)
| Title |
|---|
| 万达经: "考虑工艺波动和散射效应的纳米级CMOS互连线特性研究", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
| 万达经: "考虑工艺波动和散射效应的纳米级CMOS互连线特性研究", 《中国优秀硕士学位论文全文数据库信息科技辑》, 15 August 2011 (2011-08-15), pages 135 - 137 * |
| 任铮: "工艺波动相关的集成电路互连线寄生参数提取方法研究", 《中国博士学位论文全文数据库信息科技辑》 * |
| 任铮: "工艺波动相关的集成电路互连线寄生参数提取方法研究", 《中国博士学位论文全文数据库信息科技辑》, 15 March 2013 (2013-03-15), pages 135 - 29 * |
| 何剑春: "ULSI片内互连线寄生参数提取及应用", 《中国优秀博硕士学位论文全文数据库(博士)信息科技辑》, 15 June 2003 (2003-06-15), pages 135 - 23 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111125982A (zh) * | 2019-12-25 | 2020-05-08 | 上海华力微电子有限公司 | 一种Interconnect电容SPICE模型Corner的建模方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106920797A (zh) | 存储器结构及其制备方法、存储器的测试方法 | |
| CN106920795A (zh) | 存储器结构及其制备方法、存储器的测试方法 | |
| US20060036980A1 (en) | Method and apparatus for jitter analysis and program therefor | |
| CN105260544B (zh) | 电路板的简易走线方法 | |
| US8954308B2 (en) | Modeling of multi-layered power/ground planes using triangle elements | |
| US9037446B2 (en) | Electrical-thermal co-simulation with joule heating and convection effects for 3D systems | |
| CN105891628A (zh) | 通用四端口在片高频去嵌入方法 | |
| CN101546353A (zh) | 电子电路基板的关于电源噪声抑制的设计妥当性验证方法 | |
| CN108427858A (zh) | Spice模型参数获取方法及spice模型参数获取装置 | |
| CN107562990A (zh) | 基于bvd模型的baw滤波器设计方法、装置及设备 | |
| TWI497330B (zh) | 用於確認與一通孔可定製積體電路之一設計相關聯的一組定製通孔之方法及確認一通孔可定製積體電路之一設計之時序及功能的方法 | |
| TWI827111B (zh) | 時鐘電路、記憶體及半導體結構的製作方法 | |
| CN106055744B (zh) | 一种基于格点的单元级的三维集成电路的电压降分析方法 | |
| CN109543239B (zh) | 基于神经网络技术的ltcc收缩率预判方法 | |
| CN105512438B (zh) | 一种等时延布线方法及装置 | |
| CN103853861B (zh) | 评估3d ic的电源供应的方法和装置 | |
| WO2013082834A1 (zh) | 电阻测试结构及方法 | |
| Shomalnasab et al. | Analytic modeling of interconnect capacitance in submicron and nanometer technologies | |
| CN103413001A (zh) | 一种硅通孔三维耦合串扰噪声模型及其建模方法 | |
| CN103164572B (zh) | 一种集成电路互连线寄生电容的建模方法 | |
| CN109522652B (zh) | 三维集成电路中片上的配电网络等效电路 | |
| CN114879021A (zh) | 可调节压降的测试芯片和芯片测试方法 | |
| JP5035030B2 (ja) | 電子回路解析システム、電子回路解析方法及び電子回路解析プログラム | |
| CN106339515B (zh) | 差分电路及其参数化单元的生成方法及生成*** | |
| Martin et al. | A path finding based SI design methodology for 3D integration |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180821 |
|
| RJ01 | Rejection of invention patent application after publication |