发明内容
本发明的目的是为模拟电压之间的除法运算提供一种解决方案,即能够计算两个输入电压间比例值并同时输出数字信号与模拟信号运算结果的装置。
为了实现上述目的,本发明提供了一种求两个输入电压间比例值的装置,由比例值计算单元、模拟结果输出单元和输入电压排序单元组成。
所述比例值计算单元设有分子电压输入端、分母电压输入端和数字比例值输出端。
所述比例值计算单元的核心是并行A/D转换器;所述并行A/D转换器具有模拟电压输入端、参考电压输入端和并行数据输出端。
所述并行A/D转换器的模拟电压输入端为比例值计算单元的分子电压输入端,参考电压输入端为比例值计算单元的分母电压输入端,并行数据输出端为比例值计算单元的数字比例值输出端。
所述模拟结果输出单元设有数字比例值输入端、比例因子电压输入端和模拟电压比例值输出端;所述数字比例值输入端连接至比例值计算单元数字比例值输出端。
所述模拟结果输出单元的核心是并行D/A转换器;所述并行D/A转换器具有并行数据输入端、基准电压输入端和转换电压输出端;所述并行D/A转换器的并行数据输入端为模拟结果输出单元的数字比例值输入端,基准电压输入端为比例因子电压输入端,转换电压输出端为模拟电压比例值输出端。
所述输入电压排序单元设有第一输入电压输入端、第二输入电压输入端、分子电压输出端、分母电压输出端和大小比较结果输出端。
所述第一输入电压幅值大于第二输入电压时,输入电压排序单元输出的分母电压等于第一输入电压,分子电压等于第二输入电压;所述第一输入电压幅值小于第二输入电压时,输入电压排序单元输出的分母电压等于第二输入电压,分子电压等于第一输入电压。
所述数字比例值输出端输出的数字比例值和数字比例值输入端输入的数字比例值均为二进制数;当数字比例值输出端的二进制位位数等于数字比例值输入端的二进制位位数时,直接将数字比例值输入端的二进制位与数字比例值输出端的二进制位按序相连;当数字比例值输出端的二进制位位数多于数字比例值输入端的二进制位位数时,则数字比例值输出端多出的低位二进制位不连接至数字比例值输入端;将数字比例值输入端的二进制位与数字比例值输出端高位相应位数的二进制位按序相连;当数字比例值输出端的二进制位位数少于数字比例值输入端的二进制位位数时,则数字比例值输入端多出的低位二进制位连接至低电平,将数字比例值输出端的二进制位与数字比例值输入端高位相应位数的二进制位按序相连。
设第一输入电压为UA;第二输入电压为UB;数字比例值输出端输出的数字比例值为Z,其最大值为Zmax;比例因子电压输入端输入的比例因子电压是UK;模拟电压比例值输出端输出的模拟电压比例值是U0;则
UA>UB时,有
;
UA<UB时,有
;
UA=UB时,有
。
所述大小比较结果输出端以开关量的形式输出大小比较结果。所述开关量的形式是高、低电平,或者是常开、常闭开关。
所述并行A/D转换器参考电压输入端允许输入的参考电压范围要比第一输入电压和第二输入电压的范围都宽。所述第一输入电压和第二输入电压都是正电压。
所述并行A/D转换器工作在自动连续转换模式,其方式包括将并行A/D转换器设置在自动连续转换模式,或者是由并行A/D转换器转换结束信号重新启动下一次A/D转换,或者是由额外产生的周期脉冲控制并行A/D转换器进行A/D转换。
所述并行D/A转换器处于直接D/A转换状态。
所述输入电压排序单元由双通道双路模拟开关和比较器组成;所述比较器对第一输入电压、第二输入电压的幅值大小进行比较;所述大小比较结果输出端输出的大小比较结果由比较器的输出控制;所述双通道双路模拟开关的通道选择由比较器的输出控制。
本发明的有益效果是,自动求取两个输入电压之间的比例值,并同时以数字信号与模拟信号的形式输出,两个输入电压之间的大小比较结果以开关量的形式输出。
具体实施方式
下面结合实施例及附图对本发明作进一步详细的描述,但本发明的实施方式不限于此。
一种求两个输入电压间比例值的装置的结构框图如图1所示,由比例值计算单元100、模拟结果输出单元200和输入电压排序单元300组成。
比例值计算单元100的核心是并行A/D转换器,设有分子电压输入端VIN1、分母电压输入端VIN2和数字比例值输出端DBOUT。
所述并行A/D转换器具有模拟电压输入端、参考电压输入端和并行数据输出端,工作在自动连续转换模式。所述模拟电压输入端为比例值计算单元100的分子电压输入端VIN1,参考电压输入端为比例值计算单元100的分母电压输入端VIN2,并行数据输出端为比例值计算单元100的数字比例值输出端DBOUT。
比例值计算单元100的实施例1如图2所示,由并行A/D转换器101、电阻102、电容103、与门104组成。并行A/D转换器101的型号是8位并行A/D转换器ADC0841。ADC0841的模拟电压输入端为VIN+,参考电压输入端为VREF,8位并行数据输出端为DB7~DB0。ADC0841的WR为启动转换输入端,负脉冲有效;WR连接至与门104的输出端;与门104的一个输入连接至由电阻102、电容103组成的上电脉冲输出端、另外一个输入连接至ADC0841的转换结束信号输出端INTR;上电时,由上电脉冲启动ADC0841进行第一次A/D转换,A/D转换结束后,INTR输出的负脉冲启动ADC0841进行新的一次A/D转换,周而复始,ADC0841工作在自动连续转换模式。
ADC0841的模拟电压输入负端VIN-、输出使能端RD、片选端CS、数字地DGND、模拟地AGND连接至公共地,ADC0841的电源端VCC连接至电源+VDD。ADC0841的输出使能端RD输入低电平时,其数据输出端DB7~DB0维持输出有效。当ADC0841每一次转换结束后,自动将结果从数据输出端DB7~DB0输出。
设连接至分子电压输入端VIN1的电压是U1,连接至分母电压输入端VIN2的电压是U2,数字比例值输出端DBOUT输出的数字信号是Z。比例值计算单元100的实施例1中,Z为数据输出端DB7~DB0输出的z7~z0,其最大值Zmax为255。则有
;
即两个输入电压U1、U2间的比例值为
。
比例值计算单元100的实施例2如图3所示,由并行A/D转换器111、555时基器件112、电阻113、电阻114、电容115组成。并行A/D转换器111的型号是8位并行A/D转换器ADC0841。比例值计算单元100的实施例2与比例值计算单元100的实施例1的不同之处在于,由555时基器件112、电阻113、电阻114、电容115组成振荡器,振荡器输出的周期脉冲连接至A/D转换器111的启动转换输入端WR,每一个脉冲启动一次A/D转换,使A/D转换器111工作在自动连续转换模式。比例值计算单元100的实施例2的其他部分与比例值计算单元100的实施例相同,两个输入电压U1、U2间的比例值为
。
比例值计算单元100的实施例3如图4所示,由并行A/D转换器121、555时基器件122、电阻123、电阻124、电容125组成。并行A/D转换器121的型号是12位并行A/D转换器AD7492。AD7492的模拟电压输入端为VIN,参考电压输入端为REFIN,12位并行数据输出端为DB11~DB0。AD7492的CONVST为启动转换输入端,其下降沿启动A/D转换。555时基器件122、电阻123、电阻124、电容125组成振荡器,振荡器输出的周期脉冲连接至A/D转换器121的启动转换输入端CONVST,每一个脉冲启动一次A/D转换,使A/D转换器121工作在自动连续转换模式。
AD7492的输出使能端RD、片选端CS、休眠模式选择端PS/FS、数字地DGND、模拟地AGND连接至公共地,AD7492的模拟电源端AVDD、数字电源端DVDD连接至电源+VDD。AD7492的输出使能端RD输入低电平时,其数据输出端DB11~DB0维持输出有效。当AD7492每一次转换结束后,自动将结果从数据输出端DB11~DB0输出。
比例值计算单元100的实施例3中,Z为数据输出端DB11~DB0输出的z11~z0,其最大值Zmax为4095。则有
;
即两个输入电压U1、U2间的比例值为
。
所述比例值计算单元100中并行A/D转换器参考电压输入端允许输入的参考电压范围要比连接到比例值计算单元100分母电压输入端VIN2的输入电压U2范围宽。
除上述3个实施例中并行A/D转换器所采用的自动连续转换模式外,当所选择的并行A/D转换器能够通过设置工作在自动连续转换模式时,优选通过设置方式使并行A/D转换器工作在自动连续转换模式。
模拟结果输出单元200的核心是并行D/A转换器,设有数字比例值输入端DBIN、比例因子电压输入端VIN3和模拟电压比例值输出端VOUT。所述数字比例值输入端DBIN连接至比例值计算单元100的数字比例值输出端DBOUT。
所述并行D/A转换器具有并行数据输入端、基准电压输入端和转换电压输出端。所述并行数据输入端为模拟结果输出单元200的数字比例值输入端DBIN,基准电压输入端为模拟结果输出单元200的比例因子电压输入端VIN3,转换电压输出端为模拟结果输出单元200的模拟电压比例值输出端VOUT。
模拟结果输出单元200的实施例1如图5所示,由并行D/A转换器201组成,并行D/A转换器201的型号是8位并行D/A转换器AD5330。AD5330的并行数据输入端为DB7~DB0,基准电压输入端为VREF,转换电压输出端为VOUT。
AD5330的缓冲器开关控制端BUF、输出比例控制端GAIN、输入寄存器控制端WR、DAC寄存器控制端LDAC、片选端CS、地端GND连接至公共地,AD5330的清零端CLR、低功耗控制端PD、电源端VDD连接至电源+VDD。AD5330的输入寄存器控制端WR和DAC寄存器控制端LDAC输入低电平时,处于直接D/A转换状态,不考虑转换延迟时,转换电压输出端VOUT实时反映并行数据输入端DB7~DB0的数据转换结果。
设连接至比例因子电压输入端VIN3的电压是UK,模拟电压比例值输出端VOUT输出的电压是U0,并行数据输入端DB7~DB0输入的数据为Z,即8位的z7~z0,其最大值Zmax1为255,则有
;
当Zmax1与Zmax相等时,有
;
取UK等于1V时,有
。
显然,如果模拟结果输出单元200采用其实施例1,则比例值计算单元100采用实施例1或者实施例2时,Zmax1与Zmax相等。如果模拟结果输出单元200采用其实施例1,比例值计算单元100采用其实施例3时,要使Zmax1与Zmax相等,则应该选择比例值计算单元100实施例3的数字比例值输出端DBOUT输出端输出的12位数据中的高8位作为模拟结果输出单元200实施例1的数字比例值输入端DBIN信号。
模拟结果输出单元200的实施例2如图6所示,由并行D/A转换器211组成,并行D/A转换器211的型号是12位并行D/A转换器AD5340。AD5340的并行数据输入端为DB11~DB0,基准电压输入端为VREF,转换电压输出端为VOUT。
AD5340的缓冲器开关控制端BUF、输出比例控制端GAIN、输入寄存器控制端WR、DAC寄存器控制端LDAC、片选端CS、地端GND连接至公共地,AD5340的清零端CLR、低功耗控制端PD、电源端VDD连接至电源+VDD。AD5340的输入寄存器控制端WR和DAC寄存器控制端LDAC输入低电平时,处于直接D/A转换状态,不考虑转换延迟时,转换电压输出端VOUT实时反映并行数据输入端DB11~DB0的数据转换结果。
设连接至比例因子电压输入端VIN3的电压是UK,模拟电压比例值输出端VOUT输出的电压是U0,并行数据输入端DB11~DB0输入的数据为Z,即12位的z11~z0,其最大值Zmax1为4095,则有
;
当Zmax1与Zmax相等时,有
;
取UK等于1V时,有
。
显然,如果模拟结果输出单元200采用其实施例2,则比例值计算单元100采用实施例3时,Zmax1与Zmax相等。如果模拟结果输出单元200采用其实施例2,比例值计算单元100采用其实施例1或者实施例2时,要使Zmax1与Zmax相等,则应该将比例值计算单元100的8位数字比例值数据连接至模拟结果输出单元200的12位数字比例值输入端中的高8位,模拟结果输出单元200的12位数字比例值输入端中的低4位连接至公共地。
所述比例值计算单元100的3个实施例和模拟结果输出单元200的2个实施例中,数字比例值输出端DBOUT和数字比例值输入端DBIN的数据均为二进制数据。所述分子电压输入端VIN1的电压U1与分母电压输入端VIN2的电压U2均为正电压,且U1小于等于U2。
输入电压排序单元300的作用是对待求比例值的两个正输入电压,即第一输入电压UA、第二输入电压UB的幅值大小进行比较,将其中幅值较大的电压作为分母电压输入端VIN2的电压U2、幅值较小的电压作为分子电压输入端VIN1的电压U1连接至比例值计算单元100,同时将比较结果以开关量的形式输出。
输入电压排序单元300实施例如图7所示,由双通道双路模拟开关301、比较器302组成。双通道双路模拟开关301选择双4选一的多路模拟开关CD4052。
比较器302对第一输入电压UA、第二输入电压UB的幅值大小进行比较,大小开关信号SW1的作用一是作为比较结果以开关量的形式输出,作用二是连接至CD4052的通道选择端A。CD4052的通道选择端B、使能输入端INH、数字地VSS、模拟地VEE连接至公共地,CD4052的VDD连接至电源+VDD。
UA>UB时,大小开关信号SW1输出低电平;CD4052的输出X选择连通X0,输出Y选择连通Y0,即U1=X=X0=UB,U2=Y=Y0=UA;满足U1<U2。
UA<UB时,大小开关信号SW1输出高电平;CD4052的输出X选择连通X1,输出Y选择连通Y1,即U1=X=X1=UA,U2=Y=Y1=UB;满足U1<U2。
因此,当UA>UB时,有
;
UA<UB时,有
;
UA=UB时,无论SW1是高电平,还是低电平,均有U1=U2,所以有
。
大小开关信号SW1作为比较结果以开关量的形式输出,其开关量的形式除前述的高、低电平外,还可以在大小开关信号SW1之后增加集电极开路的NPN三极管、集电极开路的PNP三极管、继电器等多种形式的电路,得到以常开、常闭开关等形式输出的开关量。
所述装置用于对比例值计算速度要求不高,且UA、UB变化较平缓的场合。
以上所述仅为本发明的实施例,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的权利要求范围之内。