CN105580147B - 光电组件以及用于生产所述光电组件的方法 - Google Patents

光电组件以及用于生产所述光电组件的方法 Download PDF

Info

Publication number
CN105580147B
CN105580147B CN201480052257.XA CN201480052257A CN105580147B CN 105580147 B CN105580147 B CN 105580147B CN 201480052257 A CN201480052257 A CN 201480052257A CN 105580147 B CN105580147 B CN 105580147B
Authority
CN
China
Prior art keywords
recess portion
lead frame
plastic material
photoelectric subassembly
curtate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480052257.XA
Other languages
English (en)
Other versions
CN105580147A (zh
Inventor
M.齐茨尔斯珀格
C.齐赖斯
T.格布尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN105580147A publication Critical patent/CN105580147A/zh
Application granted granted Critical
Publication of CN105580147B publication Critical patent/CN105580147B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明涉及一种光电组件（100），包括外壳，其具有塑料材料以及至少部分地嵌入到所述塑料材料（130）中的第一导体框部分（211）。所述外壳具有第一凹部（110）和第二凹部（120）。在所述第一凹部中，所述塑料材料（130）不覆盖所述第一导体框部分的上面的第一上部分。在所述第二凹部中，所述塑料材料不覆盖所述第一导体框部分的所述上面的第二上部分。所述塑料材料的部分（131）将所述第一凹部和所述第二凹部彼此分离。光电半导体芯片（300）被布置在所述第一凹部中，并且光电半导体芯片不布置在所述第二凹部中。

Description

光电组件以及用于生产所述光电组件的方法
技术领域
本发明涉及如专利权利要求1中要求保护的光电组件并且涉及如专利权利要求8要求保护的用于生产光电组件的方法。
背景技术
本专利申请要求德国专利申请DE 10 2013 219 063.8的优先权，其公开内容被通过引用合并到此。
具有通过注入模制或转印模制所产生的外壳的光电组件（例如发光二极管组件）是从本领域已知的。这些外壳具有导电引线框，其在注入模制或转印模制期间至少部分地嵌入在塑料材料中。在上侧上保持为未被覆盖的引线框的区段用于光电半导体芯片和键合布线的电连接。在下侧上保持为未被覆盖的引线框的区段被用作电接触焊盘，以用于电接触光电组件。这样的光电组件可以例如被配置作为用于表面安装的SMT组件。
于在塑料材料中嵌入引线框期间，通过引线框的一侧上的模制工具的一部分按压引线框而抵靠引线框的相对侧上的模制工具的另一部分，通过模制工具的各部分来密封意图保持未被塑料材料覆盖的引线框的区段。引线框的其余区域在注入模制或转印模制期间可能有意地或无意地被塑料材料覆盖。因此难以在并非直接布置在意图容纳光电半导体芯片和键合布线的引线框的上侧上的在引线框的下侧上保持为未被覆盖的区域旁边的位置处提供这些区域。
发明内容
本发明的目的是提供一种光电组件。通过具有权利要求1的特征的光电组件来实现该目的。本发明的另一目的是提供一种用于生产光电组件的方法。通过具有权利要求8的特征的方法来实现该目的。在从属权利要求中指定各种改良。
一种光电组件，包括：外壳，其包括塑料材料以及至少部分地嵌入在所述塑料材料中的第一引线框区段。所述外壳包括第一凹部和第二凹部。所述第一凹部中的塑料材料不覆盖所述第一引线框区段的上侧的第一上区段。所述第二凹部中的塑料材料不覆盖所述第一引线框区段的上侧的第二上区段。所述塑料材料的区段将所述第一凹部和所述第二凹部彼此分离。在所述第一凹部中布置光电半导体芯片。不在所述第二凹部中布置光电半导体芯片。
除了其中所述第一引线框区段的第一上区段是可接近的被意图容纳所述光电半导体芯片的所述第一凹部之外，所述光电组件因此还包括其中所述第一引线框区段的第二上区段是可接近的但并非被意图容纳光电半导体芯片的所述第二凹部。所述第二凹部有利地允许电接触所述第一引线框区段，这可以例如用于检查所述光电组件的光电半导体芯片的功能容量。更进一步地，提供所述第二凹部有利地促进生产所述光电组件的外壳。
在所述光电组件的一个实施例中，所述塑料材料不覆盖所述第一引线框区段的下侧的第一下区段。在此情况下，所述第一下区段在垂直于所述第一引线框区段的投影中与所述第一上区段重叠。有利地，通过在所述第一上区段的区域中以及在所述第一下区段的区域中在所述塑料材料中嵌入所述第一引线框区段期间所述第一引线框区段保持在模制工具的两个工具部分之间，从而可以直接生产该光电组件的外壳。以此方式，所述第一引线框区段的第一上区段和第一下区段被密封，从而可以通以直接方式确保所述第一引线框区段的第一上区段和所述第一引线框区段的第一下区段保持未被所述塑料材料覆盖。
在所述光电组件的一个实施例中，所述塑料材料不覆盖所述第一引线框区段的下侧的第二下区段。在此情况下，所述第二下区段在垂直于所述第一引线框区段的投影中与所述第二上区段重叠。有利地，通过在所述第一引线框区段的第二上区段的区域中以及第二下区段的区域中在所述塑料材料中嵌入所述第一引线框区段期间所述第一引线框区段保持在模制工具的两个部分之间，从而可以直接生产该光电组件的外壳。以此方式，所述第一引线框区段的第二上区段和所述第一引线框区段的第二下区段于在所述塑料材料中嵌入所述第一引线框区段期间被密封，这样确保所述第一引线框区段的第二上区段和第二下区段保持未被所述塑料材料覆盖。所述引线框区段的第二下区段在此情况下不需要在垂直于所述第一引线框区段的投影中与所述第一上区段重叠。这样允许针对该光电组件的外壳的空间的改进的使用。
在所述光电组件的一个实施例中，其包括至少部分地嵌入在所述塑料材料中的第二引线框区段。在此情况下，所述第一凹部中的塑料材料不覆盖所述第二引线框区段的上侧的第三上区段。有利地，所述光电组件的外壳的第二引线框区段的第三上区段允许电接触所述光电组件的光电半导体芯片。
在所述光电组件的一个实施例中，所述第三上区段借助于键合布线导电地连接到所述光电半导体芯片。有利地，所述光电组件的光电半导体芯片可以因此经由所述第一引线框区段和所述第二引线框区段被电驱动。
在所述光电组件的一个实施例中，所述第一引线框区段的第二上区段具有标记。该标记可以例如用作所述光电组件的用于布置并且对准组件的基准点。例如，所述第一引线框区段的第二上区段中的标记可以用于定位并且调整所述光电半导体芯片。所述标记也可以用于定位并且调整所述光电组件的次级光学元件（例如光学透镜）。所述标记也可以用作用于在电路载体上定位所述光电组件的基准点。
在所述光电组件的一个实施例中，其具有光学透镜或封盖。在此情况下，所述光学透镜或所述封盖被锚定在所述第二凹部上。有利地，所述光电组件的外壳的第二凹部因此允许所述光学透镜或所述封盖对于所述光电组件的外壳的机械上特别鲁棒的连接。
一种用于生产光电组件的方法，包括步骤：在模制工具中布置引线框，所述模制工具的第一部分承载在所述引线框的上侧的第一上区段上，并且所述模制工具的与所述第一部分分离的第二部分承载在所述引线框的上侧的第二上区段上；在塑料材料中嵌入所述引线框；以及仅在所述引线框的上侧的第一上区段上而不在第二上区段上布置光电半导体芯片。
通过所述方法，除了可以通过所述方法获得的所述光电组件中的被意图容纳所述光电半导体芯片的所述引线框的上侧的第一上区段之外，即使所述引线框的上侧的第二上区段并非被意图容纳光电半导体芯片，该第二上区段因此也保持未被所述塑料材料覆盖。这样还有利地使得可以防止在所述引线框的下侧上在垂直于所述引线框的投影中与第二上区段重叠的第二下区段中的利用塑料材料进行的覆盖。所述第二下区段可以例如用作可以通过所述方法获得的所述光电组件中的焊料接触焊盘。所述引线框的在所述方法中保持未被覆盖的所述第二上区段可以进一步有利地用于电接触所述引线框，例如，用于检查可以通过所述方法获得的所述光电组件的功能容量。
在所述方法的一个实施例中，其包括进一步的步骤：在所述引线框的第二上区段中应用标记。有利地，该标记可以在进一步的方法步骤期间用作所述光电组件上用于对准进一步的组件以及载体上用于对准所述光电组件的基准位置。
在所述方法的一个实施例中，通过蚀刻、压印、冲压或借助于激光来应用所述标记。有利地，所述方法因此使得可以在所述引线框的第二上区段中应用光学上高度可见的标记。
在所述方法的一个实施例中，其包括进一步的步骤：检查所述光电组件的功能容量，所述引线框在所述检查期间在所述第二上区段中电接触。有利地，所述方法因此使得可以检查所述光电组件的功能容量，而不用为此目的已经需要例如通过焊料连接来电接触所述光电组件。以此方式，所述方法允许很早拒绝有缺陷的光电组件，从而可以获得成本节约。更进一步地，通过在所述第二上区段中接触所述引线框，所述方法允许在光电组件具有多个光电半导体芯片的情况下单独检查光电半导体芯片。
在所述方法的一个实施例中，其包括进一步的步骤：划分所述塑料材料和所述引线框，以便获得多个光电组件。有利地，所述方法因此允许在普通加工处理中并行生产多个光电组件。以此方式，可以极大地减少每个单独的光电组件的生产成本。
在所述方法的一个实施例中，沿着延伸通过所述第二上区段的锯切路径划分所述塑料材料和所述引线框。有利地，可以通过所述方法获得的所述光电组件的外壳可以因此被配置有特别紧凑的尺寸。
附图说明
与示例性实施例的以下描述相关地，本发明的上面描述的性质、特征和优点以及其中实现它们的方式将变得更清楚并且全面地可理解，将与附图有关地更详细地解释示例性实施例，其中，在每种情况下在示意性的表示中：
图1示出在塑料材料中的嵌入期间模制工具中所布置的引线框的截面视图；
图2示出通过在塑料材料中嵌入引线框所形成的外壳的截面侧视图；
图3示出具有布置在凹部中的光电半导体芯片的外壳的截面侧视图；
图4示出具有布置在其上的光学透镜的外壳的截面侧视图；
图5示出进一步的外壳的截面侧视图；
图6示出引线框的一部分的平面视图；
图7示出在嵌入在塑料材料中之后的引线框的部分的平面视图；
图8示出由引线框的一部分形成的光电组件的平面视图。
具体实施方式
图1示出模制工具500的高度示意性的截面侧视图。模制工具500也可以被提及为模具工具。模制工具500用于执行塑形方法（模制方法），例如注入模制方法或转印模制方法。
模制工具500包括第一工具部分510和第二工具部分520。本质上封闭的腔体或模具可以形成在第一工具部分510与第二工具部分520之间。第一工具部分510和第二工具部分520可以相对于彼此移动，以便打开以及闭合模具。图1中的示意性视图中并未表示由模制工具500的工具部分510、520形成的模具的横向边界。
模制工具500的第一工具部分510具有第一冲模511以及与第一冲模511分离的第二冲模512。冲模511、512形成为投影，并且延伸到模制工具500的由工具部分510、520所形成的模具中。
在图1的表示中，在模制工具500的模具中布置引线框200。引线框200包括导电材料（优选地，金属），并且被配置作为具有上侧201以及与上侧201相对的下侧202的本质上平坦的片材。引线框200可以还包括被涂敷的塑料或阳极电镀的铝，或形成为柔性电路板等。在横向方向上，引线框200被再划分为多个区段，在图1的表示中仅表示其第一引线框区段210和第二引线框区段220。
引线框200的引线框区段210、220保持在模制工具500的第一工具部分510与第二工具部分520之间。第一工具部分510的第一冲模511和第二冲模512按压引线框200的引线框区段210、220而抵靠第二工具部分520。在此情况下，第一冲模511承载在第一引线框区段210的上侧201上的第一上区段211上以及第二引线框区段220的上侧201的第三上区段221上。模制工具500的第一工具部分510的第二冲模512承载在第一引线框区段210的上侧201上的第二上区段212上。
引线框200的第一引线框区段210的下侧202具有第一下区段213和第二下区段214。第一下区段213在垂直于引线框200的上侧201和下侧202的投影中与第一引线框区段210的第一上区段211重叠。第二下区段214在垂直于引线框200的上侧201和下侧202的投影中与第二上区段212重叠。例如，第一下区段213可以在垂直于引线框200的方向上直接布置在第一上区段211之下。对应地，第二下区段214可以在垂直于引线框200的方向上直接布置在第一引线框区段210的第二上区段212之下。
因为模制工具500的第一工具部分510的第一冲模511和第二冲模512在第一引线框区段210的第一上区段211上和第二上区段212上接合，并且在垂直于引线框200的上侧201和下侧202的方向上在引线框200上在此施加力，所以第一引线框区段210的第一下区段213和第二下区段214被坚固地按压抵靠模制工具500的第二工具部分520。
在模制工具500中，由工具部分510、520保持的引线框200的引线框区段210、220在塑料材料130周围模制，并且因此至少部分地嵌入在塑料材料130中。塑料材料130可以还被提及为模制材料，并且可以例如包括环氧树脂。塑料材料130被引入到模制工具500的第一工具部分510与第二工具部分520之间所形成的模具中，并且实质上填充未被引线框200占据的模具的所有区域。
在固化塑料材料130之后，具有所嵌入的引线框200的塑料材料130形成可以从模制工具500的模具移除的外壳100。图2示出在从模制工具500移除之后的外壳100的示意性截面侧视图。
引线框200的引线框区段210、220部分地嵌入在塑料材料130中。模制工具500的工具部分510、520所覆盖的引线框区段210、220的上侧201和下侧202的仅这些部分尚未被塑料材料130覆盖。在第一工具部分510的第一冲模511所占据的空间区域中，第一凹部110已经形成在外壳100的塑料材料130中。在第一凹部110中，第一引线框区段210的第一上区段211和第二引线框区段220的第三上区段221被暴露并且未被塑料材料130覆盖。在模制工具500的第一工具部分510的第二冲模512所占据的空间区域中，第二凹部120已经形成在外壳100的塑料材料130中。在第二凹部120中，第一引线框区段210的第二上区段212被暴露并且未被塑料材料130覆盖。
由于引线框200的第一引线框区段210的第一下区段213和第二下区段214已经被第一工具部分510的冲模511、512按压而抵靠模制工具500的第二工具部分520，因此第一引线框区段210的第一下区段213和第二下区段214也被暴露并且未被塑料材料130覆盖。对应地，第二引线框区段220的下侧202的一部分也被暴露并且未被塑料材料130覆盖。
外壳100的凹部110、120分别形成在横向方向上封闭并且由塑料材料130界定的区域。第一凹部110和第二凹部120由塑料材料130的区段131彼此分离，并且因此在横向方向上不是连续的。
图3示出在时间上接着图2的表示的处理状态下的外壳100的示意性截面侧视图。已经在外壳100的第一凹部110中布置光电半导体芯片300。光电半导体芯片300可以例如是发光二极管芯片（LED芯片）。
光电半导体芯片300具有上侧301以及与上侧301相对的下侧302。光电半导体芯片300的上侧301形成光电半导体芯片300的辐射发射面。配置光电半导体芯片300，以便在其上侧301处发射电磁辐射（例如可见光）。
光电半导体芯片300具有两个电接触焊盘，在图3所示的示例中，其中之一布置在光电半导体芯片300的上侧301上，并且另一个布置在光电半导体芯片300的下侧302上。电接触焊盘用于将电压应用到光电半导体芯片300，以便使光电半导体芯片300发射电磁辐射。
在第一引线框区段210的第一上区段211上布置光电半导体芯片300。在此情况下，光电半导体芯片300的下侧302面朝第一引线框区段210的第一上区段211，并且因此以在第一引线框区段210与光电半导体芯片300的下侧302上所布置的电接触焊盘之间存在导电连接的这样的方式而连接到第一引线框区段210的第一上区段211。例如，光电半导体芯片300可以通过第一上区段211中的焊料连接而连接到第一引线框区段210。光电半导体芯片300的上侧301上所布置的光电半导体芯片300的电接触焊盘借助于键合布线310导电地连接到第二引线框区段220的第三上区段221。光电半导体芯片300和键合布线310优选地完全布置在外壳100的第一凹部110中。
不在第二凹部120的区域中布置光电半导体芯片和键合布线。
图4示出从图3所示的外壳100已经通过进一步的处理生产的第一光电组件10的示意性截面侧视图。已经在外壳100上布置光学透镜400。光学透镜400可以例如包括硅酮。光学透镜400可以是例如已经通过模制方法（例如注入模制方法或转印模制方法）生产的。光学透镜400被意图偏转（例如汇聚）第一光电组件10的光电半导体芯片300所发射的电磁辐射。
光学透镜400被布置在第一光电组件10的外壳100的上侧上，并且在所表示的示例中，在第一凹部110和第二凹部120上延伸。在此情况下，光学透镜400的材料还延伸到第一凹部110和第二凹部120中。外壳100的第二凹部120中所布置的光学透镜400的材料的部分形成锚定结构410，其将光学透镜400在机械上鲁棒地锚定到第一光电组件10的外壳100。
在图4所示的示例中，光学透镜400的材料还填充外壳100的第一凹部110，从而光电半导体芯片300嵌入在光学透镜400的材料中。然而，也可能在布置光学透镜400之前将其中嵌入有光电半导体芯片300的进一步的材料引入到外壳100的第一凹部110中。在此之前，封盖元件（例如波长转换元件）可以可选地也被布置在光电半导体芯片300的上侧301上。在形成光学透镜400之前，也可以在第二凹部120中布置进一步的材料。也可以完全省略提供光学透镜400。外壳100的第一凹部110和/或第二凹部120可以在此情况下可选地保持未填充。
第一光电组件10的第二引线框区段220的下侧202以及第一光电组件10的第一引线框区段210的第一下区段213和/或第二下区段214可以用作第一光电组件10的电接触焊盘。第一光电组件10可以因此例如适合作为用于表面安装的SMT组件。可以例如通过回流焊接来执行第一光电组件10的电接触焊盘的电接触。如果第一引线框区段210的第二下区段214用作电接触焊盘，则第一光电组件10的该电接触焊盘不布置在外壳100的第一凹部110之下，并且在垂直于引线框200的方向上不布置在光电半导体芯片300之下。这使得可以针对特定应用而优化第一光电组件10的外壳100的形状。
可以在普通加工处理中同时生产多个外壳100。为此，引线框200被配置有多个连续引线框区段。对于要被形成的每个外壳100而言，存在第一引线框区段210和第二引线框区段220。普通引线框200嵌入在模制工具500中的塑料材料130中。在此情况下，模制工具500具有用于要被生产的每个外壳100的第一冲模511和第二冲模512，从而第一凹部110和第二凹部120形成在用于要被生产的每个外壳100的塑料材料130中。在已经在所有第一凹部110中布置光电半导体芯片300之后，并且光学透镜400已经可选地形成在每个外壳100上，以此方式所生产的第一光电组件10的外壳100被通过划分塑料材料130和塑料材料130中所嵌入的引线框200而被彼此分离。
第一引线框区段210的第二上区段212可以具有标记215。标记215可以例如被配置作为凹陷或通过引线框200的完整开孔。可以例如通过蚀刻方法、通过压印或冲压、或借助于激光来应用标记215。特别是，可以在引线框区段210、220嵌入在塑料材料130中之前已经应用标记215。可以连同引线框200的生产和结构化的其余部分一起执行标记215。
标记215可以在生产第一光电组件10期间和/或在安装第一光电组件10期间用作位置基准。例如，标记215可以用作用于在第一凹部110中的第一引线框区段210的第一上区段211上定位光电半导体芯片300的基准点和/或用于布置并且对准光学透镜400的基准点。标记215也可以用作用于在安装第一光电组件10期间（例如在电路载体上布置第一光电组件10期间）布置并且对准第一光电组件10的基准点。在此情况下，优选的是第一光电组件10的第二凹部120保持未填充。
图5示出第二光电组件20的外壳1100的示意性截面侧视图。第二光电组件20的外壳1100实质上对应于第一光电组件10的外壳100，并且可以通过借助图1至图4解释的方法而被生产。在图5中，与外壳100的部分对应的外壳1100的部分被提供有与图1至图4相同的标号，并且以下将不再详细解释。
与第一光电组件10的外壳100对比，第二光电组件20的外壳1100替代第一凹部120而具有第二凹部1120。第二凹部1120在横向方向上不完全被塑料材料130包围。第二凹部1120因此在横向上是打开的。
在生产外壳1100期间，将借助于作为横向地封闭的凹部的模制工具500的第二冲模512类似第一光电组件10的第二凹部120而初始地生产第二凹部1120。在通过划分塑料材料130和所嵌入的引线框200将外壳1100与相同类型的其它外壳1100分离期间，以锯切路径140延伸通过第二凹部1120这样的方式应用锯切路径140。以此方式，移除横向地包围第二凹部1120的塑料材料130的部分。
图6在示意性表示中示出引线框2200的被意图生产外壳2100的部分的平面视图。引线框2200的所表示的部分包括第一引线框区段2210、第二引线框区段2220和第三引线框区段2230。引线框区段2210、2220、2230在引线框2200的所表示的部分中并不彼此导电连接。引线框2200具有上侧2201以及与上侧2201相对的下侧2202。引线框2200包括导电材料（例如金属）。
第一引线框区段2210的上侧2201包括第一上区段2211、第二上区段2212和第七上区段2215。第一引线框区段2210的下侧2202包括第一下区段2213和第二下区段2214。第一下区段2213在垂直于第一引线框区段2210的投影中与第一上区段2211重叠。第二下区段2212在垂直于第一引线框区段2210的投影中与第二上区段2212重叠。
第二引线框区段2220的上侧2201包括第三上区段2221和第四上区段2222。第三引线框区段2230的上侧2201包括第五上区段2231和第六上区段2232。
第一保护性芯片2320被布置在第一引线框区段2210的上侧2201上，并且导电地连接到第一引线框区段2210。第三键合布线2230更进一步地将第一保护性芯片2320导电连接到第二引线框区段2220的上侧2201。以此方式，第一保护性芯片2320电连接在第一引线框区段2210与第二引线框区段2220之间。第一保护性芯片2320可以例如被配置作为保护性二极管，并且可以用作避免由于静电放电的损坏的保护。与第一保护性芯片2320对应的第二保护性芯片2321被布置在第三引线框区段2230的上侧2201上，并且以第二保护性芯片2321电连接在第三引线框区段2230与第一引线框区段2210之间这样的方式借助于第四键合布线2331连接到第一引线框区段2210的上侧2201。
引线框2200可以在时间上接着图6的表示的处理步骤中嵌入在塑料材料2130中，以便形成图7的示意性平面视图所示的外壳2100。可以以与图1的表示相似的方式以及关联解释在模制工具中执行引线框2200的嵌入。
用于在塑料材料2130中嵌入引线框2200的模制工具包括四个冲模，通过其形成外壳2100的第一凹部2110、第二凹部2120、第三凹部2121和第四凹部2122。在第一凹部2110中，第一引线框区段2210的第一上区段2211、第一引线框区段2210的第七上区段2215、第二引线框区段2220的第三上区段2221和第三引线框区段2230的第五上区段2231被暴露并且未被塑料材料2130覆盖。在第二凹部2120中，第一引线框区段2210的第二上区段2212被暴露并且未被塑料材料2130覆盖。在第三凹部2121中，第三引线框区段2230的第六上区段2232被暴露并且未被塑料材料2130覆盖。在第四凹部2122中，第二引线框区段2220的第四上区段2222被暴露并且未被塑料材料2130覆盖。外壳2100的凹部2110、2120、2121、2122通过塑料材料2130的区段2131在横向方向上彼此分离。
第一引线框区段2210的第一下区段2213和第二下区段2214未被塑料材料2130覆盖，但是被暴露并且可以用作电接触焊盘。位于与引线框2200的第七上区段2215、第三上区段2221、第四上区段2222、第五上区段2231和第六上区段2232相对的引线框2200的下侧2202的区段也可以被暴露并且用作电接触焊盘。
第一光电半导体芯片2300和第二光电半导体芯片2301被布置在外壳2100的第一凹部2110中。可以类似第一光电组件10的光电半导体芯片300来配置第一光电半导体芯片2300和第二光电半导体芯片2301。第一光电半导体芯片2300被布置在第一引线框区段2210的第一上区段2211上，并且借助于第一键合布线2310导电地连接到第二引线框区段2220的第三上区段2221。第二光电半导体芯片2301被布置在第三引线框区段2230的第五上区段2231上，并且借助于第二键合布线2311导电地连接到第一引线框区段2210的第七上区段2215。第一光电半导体芯片2300因此与第一保护性芯片2320并行电连接，并且被第一保护性芯片2320保护避免由于静电放电的损坏。对应地，第二光电半导体芯片2301与第二保护性芯片2321并行电连接，并且被第二保护性芯片2321保护避免由于静电放电的损坏。第一保护性芯片2320、第二保护性芯片2321、第三键合布线2330以及第四键合布线2331嵌入在塑料材料2130中，并且因此被保护避由于免外部影响的损坏。
在第一光电半导体芯片2300的上侧上布置第一转换器元件2340。
在第二光电半导体芯片2301的上侧上布置第二转换器元件2341。转换器元件2340、2341可以包括具有所嵌入的波长转换颗粒的材料。波长转换颗粒可以例如包括有机冷光材料或无机冷光材料，或还包括量子点。可以配置转换器元件2340、2341，以便转换光电半导体芯片2300、2301所发射的电磁辐射的波长。为此，可以配置嵌入在转换器元件2340、2341中的波长转换颗粒，以便吸收具有第一波长的电磁辐射，并且随后发射具有不同的典型地更长的波长的电磁辐射。例如，可以配置转换器元件2340、2341，以便将具有蓝色谱范围中的波长的电磁辐射转换为可见光。
图8示出从图7中所表示的外壳2100已经通过进一步的处理所生产的第三光电组件30的示意性平面视图。在时间上接着图7的表示的处理步骤中，利用包封材料2400填充外壳2100的第一凹部2110。第二凹部2120、第三凹部2121和第四凹部2122已经优选地保持未填充。
包封材料2400包埋第一凹部2110中所布置的半导体芯片2300、2301以及半导体芯片2300、2301的上侧上所布置的转换器元件2340、2341。第一键合布线2310和第二键合布线2311也嵌入在包封材料2400中，并且因此被保护避免由于外部影响的损坏。只有背对转换器元件2340、2341的光电半导体芯片2300、2301的上侧未被包封材料2400覆盖。优选地，包封材料2400的表面与转换器元件2340、2341的上侧近似齐平。
包封材料2400可以例如包括硅酮。包封材料2400可以包括将白色外观和高反射率给予包封材料2400的填充物。填充物可以例如包括TiO2。
在第二凹部2120、第三凹部2121和第四凹部2122中，第一引线框区段2210、第三引线框区段2230和第二引线框区段2220是可接近的。这样使得可以电接触第一光电半导体芯片2300和第二光电半导体芯片2301，而不用为此目的而接触引线框2200的下侧2202上所形成的第三光电组件30的电接触焊盘。这样使得可以在第三光电组件30的最终安装之前检查光电半导体芯片2300、2301的功能容量。可以例如利用点探针站的接触尖端（采样器针）来执行在凹部2120、2121、2122中可接近的引线框区段2210、2230、2220的电接触。
如果电压应用于在第二凹部2120中可接近的第一引线框区段2210的第二上区段2212与在第四凹部2122中可接近的第二引线框区段2220的第四上区段2222之间，则那么可以与第二光电半导体芯片2300分离地检查第三光电组件30的第一光电半导体芯片2300。如果电压应用于在第三凹部2121中可接近的第三引线框区段2230的第六上区段2232与在第二凹部2120中可接近的第一引线框区段2210的第二上区段2212之间，则那么可以独立于第一光电半导体芯片2300而操作并且检查第三光电组件30的第二光电半导体芯片2301。如果电压应用于在第三凹部2121中可接近的第三引线框区段2230的第六上区段2232与在第四凹部2122中可接近的第二引线框区段2220的第四上区段2222之间，则那么可以一起操作并且检查第一光电半导体芯片2300和第二光电半导体芯片2301的电串联电路。该原理可以类似地应用于具有更大数量的光电半导体芯片的组件。
如果操作第一光电半导体芯片2300和/或第二光电半导体芯片2301，则那么在第一转换器元件2340和/或第二转换器元件2341的上侧处发射电磁辐射。在此情况下，第一转换器元件2340和/或第二转换器元件2341的上侧可以清楚地区分于环绕转换器元件2340、2341的包封材料2400的表面。这可以被使用以便在第三光电组件30的外壳2100上布置并且对准进一步的部分（例如光学透镜）。
已经借助优选的示例性实施例详细图解和描述了本发明。然而本发明不局限于所公开的示例。相反，在不脱离本发明的保护范围的情况下，本领域技术人员可以由此得出其它变形。
标号列表
10 第一光电组件
20 第二光电组件
30 第三光电组件
100 外壳
110 第一凹部
120 第二凹部
130 塑料材料
131 区段
140 锯切路径
200 引线框
201 上侧
202 下侧
210 第一引线框区段
211 第一上区段
212 第二上区段
213 第一下区段
214 第二下区段
215 标记
220 第二引线框区段
221 第三上区段
300 光电半导体芯片
301 上侧
302 下侧
310 键合布线
400 光学透镜
410 锚定结构
500 模制工具
510 第一工具部分
511 第一冲模
512 第二冲模
520 第二工具部分
1100 外壳
1120 第二凹部
2100 外壳
2110 第一凹部
2120 第二凹部
2121 第三凹部
2122 第四凹部
2130 塑料材料
2131 区段
2200 引线框
2201 上侧
2202 下侧
2210 第一引线框区段
2211 第一上区段
2212 第二上区段
2213 第一下区段
2214 第二下区段
2215 第七上区段
2220 第二引线框区段
2221 第三上区段
2222 第四上区段
2230 第三引线框区段
2231 第五上区段
2232 第六上区段
2300 第一光电半导体芯片
2301 第二光电半导体芯片
2310 第一键合布线
2311 第二键合布线
2320 第一保护性芯片
2321 第二保护性芯片
2330 第三键合布线
2331 第四键合布线
2340 第一转换器元件
2341 第二转换器元件
2400 包封材料

Claims (13)

1.一种光电组件（10、20、30），
具有外壳（100、1100、2100），
其中，所述外壳（100、1100、2100）包括塑料材料（130、2130）以及至少部分地嵌入在所述塑料材料（130、2130）中的第一引线框区段（210、2210），
其中，所述外壳（100、1100、2100）包括第一凹部（110、2110）和第二凹部（120、1120、2120），
其中，在所述第一凹部（110、2110）中所述塑料材料（130、2130）不覆盖所述第一引线框区段（210、2210）的上侧（201、2201）的第一上区段（211、2211），
其中，在所述第二凹部（120、1120、2120）中所述塑料材料（130、2130）不覆盖所述第一引线框区段（210、2210）的所述上侧（201、2201）的第二上区段（212、2212），
其中，所述塑料材料（130、2130）的区段（131、2131）将所述第一凹部（110、2110）和所述第二凹部（120、1120、2120）彼此分离，
其中，在所述第一凹部（110、2110）中布置有光电半导体芯片（300、2300、2301），
其中，不在所述第二凹部（120、1120、2120）中布置光电半导体芯片和键合布线。
2.如权利要求1所述的光电组件（10、20、30），
其中，所述塑料材料（130、2130）不覆盖所述第一引线框区段（210、2210）的下侧（202、2202）的第一下区段（213、2213），
其中，所述第一下区段（213、2213）在垂直于所述第一引线框区段（210、2210）的投影中与所述第一上区段（211、2211）重叠。
3.如权利要求1所述的光电组件（10、20、30），
其中，所述塑料材料（130、2130）不覆盖所述第一引线框区段（210、2210）的下侧（202、2202）的第二下区段（212、2212），
其中，所述第二下区段（212、2212）在垂直于所述第一引线框区段（210、2210）的投影中与所述第二上区段（212、2212）重叠。
4.如权利要求1所述的光电组件（10、20、30），
其中，所述光电组件（10、20、30）包括至少部分地嵌入在所述塑料材料（130、2130）中的第二引线框区段（220、2220），
其中，所述第一凹部（110、2110）中的所述塑料材料（130、2130）不覆盖所述第二引线框区段（220、2220）的上侧（201、2201）的第三上区段（221、2221）。
5.如权利要求4所述的光电组件（10、20、30），
其中，所述第三上区段（221、2221）借助于键合布线（310、2310）导电地连接到所述光电半导体芯片（300、2300）。
6.如权利要求1所述的光电组件（10、20、30），
其中，所述第一引线框区段（210、2210）的所述第二上区段（212、2212）具有标记（215）。
7.如权利要求1所述的光电组件（10、20、30），
其中，所述光电组件（10、20、30）具有光学透镜（400）或封盖，
其中，所述光学透镜（400）或所述封盖锚定在所述第二凹部（120、1120、2120）上。
8.一种用于生产光电组件（10，20，30）的方法，
具有以下步骤：
-在模制工具（500）中布置引线框（200、2200），
所述模制工具（500）的第一部分（511）承载在所述引线框（200、2200）的上侧（201、2201）的第一上区段（211、2211）上，
所述模制工具（500）的与所述第一部分（511）分离的第二部分（512）承载在所述引线框（200、2200）的所述上侧（201、2201）的第二上区段（212、2212）上；
-在塑料材料（130、2130）中嵌入所述引线框（200、2200）；
-在所述引线框的上侧的第一上区段上布置光电半导体芯片，其中不在所述引线框的上侧的第二上区段上布置光电半导体芯片和键合布线。
9.如权利要求8所述的方法，
其中，所述方法包括如下的进一步的步骤：
-在所述引线框（200、2200）的所述第二上区段（212、2212）中应用标记（215）。
10.如权利要求9所述的方法，
其中，通过蚀刻、压印、冲压或借助于激光来应用所述标记（215）。
11.如权利要求8所述的方法，
其中，所述方法包括如下的进一步的步骤：
-检查所述光电组件（10、20、30）的功能容量，
所述引线框（200、2200）在所述检查期间在所述第二上区段（212、2212）中被电接触。
12.如权利要求8所述的方法，
其中，所述方法包括如下的进一步的步骤：
-划分所述塑料材料（130、2130）和所述引线框（200、2200），以便获得多个光电组件（10、20、30）。
13.如权利要求12所述的方法，
其中，沿着延伸通过所述第二上区段（212、2212）的锯切路径（140）划分所述塑料材料（130、2130）和所述引线框（200、2200）。
CN201480052257.XA 2013-09-23 2014-09-18 光电组件以及用于生产所述光电组件的方法 Active CN105580147B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013219063.8 2013-09-23
DE102013219063.8A DE102013219063A1 (de) 2013-09-23 2013-09-23 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
PCT/EP2014/069883 WO2015040107A1 (de) 2013-09-23 2014-09-18 Optoelektronisches bauelement und verfahren zu seiner herstellung

Publications (2)

Publication Number Publication Date
CN105580147A CN105580147A (zh) 2016-05-11
CN105580147B true CN105580147B (zh) 2018-11-06

Family

ID=51582393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480052257.XA Active CN105580147B (zh) 2013-09-23 2014-09-18 光电组件以及用于生产所述光电组件的方法

Country Status (5)

Country Link
US (1) US9853198B2 (zh)
JP (1) JP6204577B2 (zh)
CN (1) CN105580147B (zh)
DE (2) DE102013219063A1 (zh)
WO (1) WO2015040107A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013212393A1 (de) * 2013-06-27 2014-12-31 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102014101215A1 (de) 2014-01-31 2015-08-06 Osram Opto Semiconductors Gmbh Oberflächenmontierbares Multichip-Bauelement
DE102015114579B4 (de) * 2015-09-01 2021-07-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
DE102016113514A1 (de) * 2016-07-21 2018-01-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
DE102016122532A1 (de) * 2016-11-22 2018-05-24 Osram Opto Semiconductors Gmbh Optoelektrisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
KR102261288B1 (ko) 2017-03-14 2021-06-04 현대자동차 주식회사 자동차 외장용 발광다이오드 패키지
DE102019118543B4 (de) * 2019-07-09 2023-02-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Anordnung von elektronischen halbleiterbauelementen und verfahren zum betrieb einer anordnung von elektronischen halbleiterbauelementen
DE102022112609A1 (de) 2022-05-19 2023-11-23 Ams-Osram International Gmbh Gehäuse und leiterrahmeneinheit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303458A (ja) * 2005-03-25 2006-11-02 Naoya Yanase 電子部品実装基板
CN101490828A (zh) * 2006-07-12 2009-07-22 索尼株式会社 安装方法及结构体、电子设备及其制造方法、发光二极管显示器及其制造方法
US7705366B2 (en) * 2007-03-30 2010-04-27 Seoul Semiconductor Co., Ltd. LED package having lead frames

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5149958A (en) * 1990-12-12 1992-09-22 Eastman Kodak Company Optoelectronic device component package
PL362782A1 (en) * 2003-10-10 2005-04-18 Advanced Digital Broadcast Ltd. Memory card for digital tv decoder and method for data processing using memory card and method for paid access to memory card
DE102005020908A1 (de) * 2005-02-28 2006-08-31 Osram Opto Semiconductors Gmbh Beleuchtungsvorrichtung
KR100665216B1 (ko) * 2005-07-04 2007-01-09 삼성전기주식회사 개선된 측벽 반사 구조를 갖는 측면형 발광다이오드
TW201031022A (en) * 2009-02-09 2010-08-16 Silitek Electronic Guangzhou Photoelectric semiconductor device
US8519426B2 (en) * 2010-08-09 2013-08-27 Lg Innotek Co., Ltd. Light emitting device and lighting system having the same
KR101114197B1 (ko) * 2010-08-09 2012-02-22 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 시스템
KR20120093679A (ko) * 2011-02-15 2012-08-23 삼성전자주식회사 발광소자 패키지 및 그 제조방법
CN104106152A (zh) 2012-02-10 2014-10-15 克利公司 在引线上具有电极标记的发光装置和封装件和相关方法
US9299687B2 (en) * 2012-10-05 2016-03-29 Bridgelux, Inc. Light-emitting assemblies comprising an array of light-emitting diodes having an optimized lens configuration

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303458A (ja) * 2005-03-25 2006-11-02 Naoya Yanase 電子部品実装基板
CN101490828A (zh) * 2006-07-12 2009-07-22 索尼株式会社 安装方法及结构体、电子设备及其制造方法、发光二极管显示器及其制造方法
US7705366B2 (en) * 2007-03-30 2010-04-27 Seoul Semiconductor Co., Ltd. LED package having lead frames

Also Published As

Publication number Publication date
WO2015040107A1 (de) 2015-03-26
JP6204577B2 (ja) 2017-09-27
DE112014004347A5 (de) 2016-06-02
CN105580147A (zh) 2016-05-11
DE102013219063A1 (de) 2015-03-26
JP2016532283A (ja) 2016-10-13
US20160240756A1 (en) 2016-08-18
DE112014004347B4 (de) 2021-10-07
US9853198B2 (en) 2017-12-26

Similar Documents

Publication Publication Date Title
CN105580147B (zh) 光电组件以及用于生产所述光电组件的方法
CN104737307B (zh) 用于制造多个光电子半导体构件的方法
US9865785B2 (en) Optoelectronic component and method of production thereof
JP5635661B1 (ja) イメージセンサの２段階封止方法
JP2012028699A (ja) 半導体装置、リードフレーム集合体及びその製造方法
JP6260593B2 (ja) リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
US20140087498A1 (en) Method of manufacturing light-emitting device
US9978918B2 (en) Method for producing an optoelectronic device
JP6394634B2 (ja) リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
CN105122480B (zh) 光电组件
KR200493123Y1 (ko) 발광 소자 패키지
US20220285249A1 (en) Bottom package exposed die mems pressure sensor integrated circuit package design
US20180114744A1 (en) Method of producing an optoelectronic component and optoelectronic component
TWI445139B (zh) 晶片封裝結構、晶片封裝模具與晶片封裝製程
CN106033753A (zh) 封装模块及其基板结构
KR20150101571A (ko) 이미지센서 칩 패키지
CN105097749A (zh) 组合的qfn和qfp半导体封装
JP5154041B2 (ja) ダブルモールド光カプラ
KR101078028B1 (ko) 발광 소자 패키지 및 발광 소자 패키지용 리드 프레임
CN108963047A (zh) 光电子器件和用于制造光电子器件的方法
KR100700256B1 (ko) 전자부품 및 그 제조방법
TW201513410A (zh) 發光二極體製造方法
CN203179883U (zh) 电路封装结构
US20140084329A1 (en) Light emitting unit, light emitting device, and method of manufacturing light emitting unit
JP2006229263A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant