CN105577185A - Osc频率自动校准电路及自动校准方法 - Google Patents

Abstract

本发明公开了一种OSC频率自动校准电路，包括：参数产生电路，OSC电路，分频电路，频率计数电路，校准结束判断电路，参数增减控制电路；通过分频电路对OSC电路输出的时钟信号进行分频后再进行频率计数，频率计数电路输出时钟信号和中心频率的误差值以及表示误差正负的计数方向，参数产生电路根据误差值和计数方式对控制参数进行调整并反馈到OSC电路实现对OSC电路的时钟信号的频率调整并最终实现自动校准。本发明还公开了一种OSC频率自动校准电路的自动校准方法。本发明能实现低速数字电路校准高频OSC，能快速锁定中心频率范围、缩小OSC频率输出范围。

Description

OSC频率自动校准电路及自动校准方法

技术领域

本发明涉及半导体集成电路领域，特别是涉及一种OSC(振荡器)频率自动校准电路；本发明还涉及一种OSC频率自动校准电路的自动校准方法。

背景技术

现有的数字校准方法在校准时往往采用遍历单步，固定变长扫描。如图1所示，是现有OSC频率自动校准电路结构图。现有OSC频率自动校准电路包括：OSC电路101、定时计数电路102、绝对误差计算电路103、最小误差及参数寄器104、校准结束判断电路105、单步参数调节电路106等。现有OSC频率自动校准电路的具体的自动校准流程为：

1、预置一个初始值给OSC电路101的调整参数PARAM，并预设最小误差及参数寄器104中的最小误差寄存器的值为一个寄存器最大值。

2、延时一定时间待OSC电路101输出的时钟信号OSCOUT稳定后，定时计数电路102对固定时间T1的OSC电路101输出的时钟信号OSCOUT进行计数。

3、绝对误差计算电路103用定时计数电路102的计数结果减去标准频率时钟信号在T1时间内的计数值，并求绝对值，以此作为频率误差。

4、比较频率误差与最小误差寄存器的值，如果频率误差小于最小误差寄存器的值，则把最小误差寄存器的值改写为该频率误差值，同时把此时的参数值PARAM记录到最小误差及参数寄器104的最小误差参数寄存器中。

5、校准结束判断电路105判断校准是否完成，即判断参数值PARAM是否单向调整到最大值或最小值。如果完成，则把调整参数PARAM设置成最小误差参数寄存器的值，OSC电路101输出最准频率，完成自动校准；否则，执行第6步。

6、单步参数调节电路106单步改变调节参数PARAM，重新执行步骤2。

随着OSC输出频率的升高，现有的数字校准方法其最大工作频率已经不能很好的满足高频OSC频率校准的需求。现有的数字校准方法的参数扫描的参数调整步距小，完成自动校准所需要进行的测试次数多，需要的校准时间长。

发明内容

本发明所要解决的技术问题是提供一种OSC频率自动校准电路，能实现低速数字电路校准高频OSC，能快速锁定中心频率范围、缩小OSC频率输出范围。为此，本发明还提供一种OSC频率自动校准电路的自动校准方法。

为解决上述技术问题，本发明提供的OSC频率自动校准电路包括：参数产生电路，OSC电路，分频电路，频率计数电路，校准结束判断电路，参数增减控制电路。

所述参数产生电路的输出端输出控制参数到所述OSC电路。

所述OSC电路的输出端输出一时钟信号到所述分频电路，所述分频电路对所述时钟信号进行分频后输入到所述频率计数电路，所述时钟信号的频率大小由所述控制参数调节，所述控制参数越大、所述时钟信号的频率越大，所述控制参数越小、所述时钟信号的频率越小。

所述频率计数电路的工作状态包括三种且由第一窗口信号和第二窗口信号控制，在第一种状态下所述频率计数电路的计数值保持为中心频率计数值；在第二种状态下所述频率计数电路对所述时钟信号的分频信号进行计数，在计数过程中所述频率计数电路的计数值从所述中心频率计数值开始进行减1计数，如果所述频率计数电路的计数值减到0后计数周期还没有结束则进行加1计数，并在计数周期结束后所述频率计数电路的计数值输出最后一次减1或加1计数后的值，所述频率计数电路还输出计数方向，如果所述频率计数电路的计数值未减到0所述计数周期就结束则所述时钟信号的频率低于中心频率、所述计数方向为第一值，如果所述频率计数电路的计数值减到0所述计数周期还未结束则所述时钟信号的频率高于中心频率、所述计数方向为第二值；在第三种状态下所述频率计数电路对第二种状态的计数周期结束后输出的计数值和计数方向进行保持。

所述校准结束判断电路读取所述频率计数电路的第三种状态下输出的计数值和计数方向并判断所述OSC电路的频率自动校准是否结束并判断频率自动校准成功或失败，共有如下四种情形：

第一种情形对应于当所述校准结束判断电路读取到的计数值为0时，则所述时钟信号的频率等于所述中心频率，频率自动校准结束且频率自动校准成功。

第二种情形对应于当所述校准结束判断电路读取到的计数值不为0、且所述校准结束判断电路所读取的所述频率计数电路输出的计数方向为第一次计数校准过程的计数方向或者所读取的所述频率计数电路输出的计数方向和前一次计数校准过程的计数方向相同时，频率自动校准未结束，所述校准结束判断电路输出一和所读取的计数值成比例的步进值以及所读取的计数方向到所述参数产生电路，当所述计数方向为第一值时、所述参数产生电路将所述控制参数增加一个所输入的步进值，当所述计数方向为第二值时、所述参数产生电路将所述控制参数减少一个所输入的步进值。

第三种情形对应于当所述校准结束判断电路所读取的所述频率计数电路输出的计数方向和前一次计数校准过程的计数方向相反、且所述校准结束判断电路前一次输出的步进值不为1时，频率自动校准未结束，所述校准结束判断电路输出值为1的步进值以及所读取的计数方向到所述参数产生电路，当所述计数方向为第一值时、所述参数产生电路将所述控制参数增加一个所输入的步进值，当所述计数方向为第二值时、所述参数产生电路将所述控制参数减少一个所输入的步进值。

第四种情形对应于当所述校准结束判断电路所读取的所述频率计数电路输出的计数方向和前一次计数校准过程的计数方向相反、且所述校准结束判断电路前一次输出的步进值为1时，频率自动校准结束且频率自动校准成功。

进一步的改进是，所述分频电路为2分频电路。

进一步的改进是，所述校准结束判断电路在第二种情形时输出的步进值为所读取的计数值除以一个大于1的固定值。

进一步的改进是，所述第一窗口信号和所述第二窗口信号为0，0时所述频率计数电路的工作状态为第一种状态，所述第一窗口信号和所述第二窗口信号为1，1时所述频率计数电路的工作状态为第二种状态，所述第一窗口信号和所述第二窗口信号为0，1时所述频率计数电路的工作状态为第三种状态。

为解决上述技术问题，本发明提供的使用OSC频率自动校准电路的自动校准方法包括如下步骤：

步骤一、所述参数产生电路将所述控制参数设置为参数中间值。

步骤二、所述OSC电路的输出端输出一频率和所述控制参数相对应的时钟信号。

步骤三、所述分频电路对所述时钟信号进行分频后输入到所述频率计数电路。

步骤四、在所述第一窗口信号和所述第二窗口信号的控制下所述频率计数电路从第一种状态切换到第二种状态实现对所述时钟信号的分频信号进行计数；计数周期结束后切换到第三种状态并输出的计数值和计数方向。

步骤五、所述校准结束判断电路读取所述频率计数电路的第三种状态下输出的计数值和计数方向并判断所述OSC电路的频率自动校准是否结束并判断频率自动校准成功或失败：

第一种情形出现时，频率自动校准结束且频率自动校准成功。

第二种情形出现时，频率自动校准未结束，所述校准结束判断电路输出一和所读取的计数值成比例的步进值以及所读取的计数方向到所述参数产生电路，当所述计数方向为第一值时、所述参数产生电路将所述控制参数增加一个所输入的步进值，当所述计数方向为第二值时、所述参数产生电路将所述控制参数减少一个所输入的步进值；所述参数产生电路的所述控制参数改变后跳转到步骤二继续进行校准。

第三种情形出现时，频率自动校准未结束，所述校准结束判断电路输出值为1的步进值以及所读取的计数方向到所述参数产生电路，当所述计数方向为第一值时、所述参数产生电路将所述控制参数增加一个所输入的步进值，当所述计数方向为第二值时、所述参数产生电路将所述控制参数减少一个所输入的步进值；所述参数产生电路的所述控制参数改变后跳转到步骤二继续进行校准。

第四种情形出现时，频率自动校准结束且频率自动校准成功。

进一步的改进是，步骤一中所述参数中间值为使所述OSC电路输出的时钟信号频率等于中心频率值概率最大的控制参数值。

进一步的改进是，所述分频电路为2分频电路。

进一步的改进是，所述校准结束判断电路在第二种情形时输出的步进值为所读取的计数值除以一个大于1的固定值。

进一步的改进是，所述第一窗口信号和所述第二窗口信号为0，0时所述频率计数电路的工作状态为第一种状态，所述第一窗口信号和所述第二窗口信号为1，1时所述频率计数电路的工作状态为第二种状态，所述第一窗口信号和所述第二窗口信号为0，1时所述频率计数电路的工作状态为第三种状态。

为解决上述技术问题，本发明提供的OSC频率自动校准电路包括：参数产生电路，OSC电路，分频电路，频率计数电路，校准结束判断电路，参数增减控制电路。

本发明的自动校准***和OSC电路形成反馈***，通过算法自动调节参数值，来调节OSC电路的输出频率，实现OSC电路输出频率的自动校准的目的。本发明通过在OSC电路的输出端增加分频电路如2分频电路，能够实现低速数字电路校准高频OSC。本发明的频率计数电路配合校准结束判断电路能够在时钟信号和中心频率误差较大时实现对参数产生电路的控制参数的较大调整，能快速锁定中心频率范围，缩小OSC频率输出范围，避免意外高频时钟出现。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有OSC频率自动校准电路结构图；

图2是本发明实施例OSC频率自动校准电路结构图；

图3是本发明实施例OSC频率自动校准电路的自动校准方法流程图。

具体实施方式

如图2所示，是本发明实施例OSC频率自动校准电路结构图；本发明实施例OSC频率自动校准电路包括：参数产生电路1，OSC电路2，分频电路3，频率计数电路4，校准结束判断电路5，参数增减控制电路6。

所述参数产生电路1的输出端输出控制参数到所述OSC电路2。

所述OSC电路2的输出端输出一时钟信号OSCOUT到所述分频电路3，所述分频电路3对所述时钟信号OSCOUT进行分频后输入到所述频率计数电路4；本发明实施例中所述分频电路3为2分频电路3。

所述时钟信号OSCOUT的频率大小由所述控制参数调节，所述控制参数越大、所述时钟信号OSCOUT的频率越大，所述控制参数越小、所述时钟信号OSCOUT的频率越小；本发明实施例中所述控制参数和频率成线性关系。

所述频率计数电路4的工作状态包括三种且由第一窗口信号PWIN1和第二窗口信号PWIN2控制。较佳为，所述第一窗口信号PWIN1和所述第二窗口信号PWIN2为0，0时所述频率计数电路4的工作状态为第一种状态，所述第一窗口信号PWIN1和所述第二窗口信号PWIN2为1，1时所述频率计数电路4的工作状态为第二种状态，所述第一窗口信号PWIN1和所述第二窗口信号PWIN2为0，1时所述频率计数电路4的工作状态为第三种状态。

在第一种状态下所述频率计数电路4的计数值保持为中心频率计数值，中心频率计数值即为中心频率所对应的计数值。

在第二种状态下所述频率计数电路4对所述时钟信号OSCOUT的分频信号进行计数，在计数过程中所述频率计数电路4的计数值从所述中心频率计数值开始进行减1计数，减1计数即为每探测到一个频率脉冲即将计数值减1；如果所述频率计数电路4的计数值减到0后计数周期还没有结束则进行加1计数，加1计数即为每探测到一个频率脉冲即将计数值加1。最后在计数周期结束后所述频率计数电路4的计数值输出最后一次减1或加1计数后的值即图2中的计数值count，可知计数值count是所述时钟信号OSCOUT和中心频率的误差值。本发明实施例在校准之前根据计数时间窗口长度预先设定好中心频率计数值。在计数周期时，所述频率计数电路4从中心频率计数值开始递减，递减至“0”值后，做递增计数，其计数周期结束后的数值就是其误差值，数值越大离中心频率越远则频率准确度越低。所述频率计数电路4还输出计数方向sign，计数器的计数方向sign用来指示OSC电路2输出频率是高于中心频率还是低于中心频率；如果所述频率计数电路4的计数值未减到0所述计数周期就结束则所述时钟信号OSCOUT的频率低于中心频率、所述计数方向sign为第一值，如果所述频率计数电路4的计数值减到0所述计数周期还未结束则所述时钟信号OSCOUT的频率高于中心频率、所述计数方向sign为第二值。

在第三种状态下所述频率计数电路4对第二种状态的计数周期结束后输出的计数值和计数方向sign进行保持。

所述校准结束判断电路5读取所述频率计数电路4的第三种状态下输出的计数值count和计数方向sign并判断所述OSC电路2的频率自动校准是否结束并判断频率自动校准成功或失败，共有如下四种情形：

第一种情形对应于当所述校准结束判断电路5读取到的计数值count为0时，则所述时钟信号OSCOUT的频率等于所述中心频率，频率自动校准结束且频率自动校准成功。

第二种情形对应于当所述校准结束判断电路5读取到的计数值count不为0、且所述校准结束判断电路5所读取的所述频率计数电路4输出的计数方向sign为第一次计数校准过程的计数方向sign或者所读取的所述频率计数电路4输出的计数方向sign和前一次计数校准过程的计数方向sign相同时，频率自动校准未结束，所述校准结束判断电路5输出一和所读取的计数值成比例的步进值step以及所读取的计数方向sign也即图2中的计数方向direction到所述参数产生电路1，当所述计数方向sign为第一值时、所述参数产生电路1将所述控制参数增加一个所输入的步进值step，当所述计数方向sign为第二值时、所述参数产生电路1将所述控制参数减少一个所输入的步进值step。较佳为，所述校准结束判断电路5在第二种情形时输出的步进值step为所读取的计数值除以一个大于1的固定值M，即步进值为count/M。

第三种情形对应于当所述校准结束判断电路5所读取的所述频率计数电路4输出的计数方向sign和前一次计数校准过程的计数方向sign相反、且所述校准结束判断电路5前一次输出的步进值step不为1时，频率自动校准未结束，所述校准结束判断电路5输出值为1的步进值step以及所读取的计数方向sign到所述参数产生电路1，当所述计数方向sign为第一值时、所述参数产生电路1将所述控制参数增加一个所输入的步进值step，当所述计数方向sign为第二值时、所述参数产生电路1将所述控制参数减少一个所输入的步进值step。

第四种情形对应于当所述校准结束判断电路5所读取的所述频率计数电路4输出的计数方向sign和前一次计数校准过程的计数方向sign相反、且所述校准结束判断电路5前一次输出的步进值step为1时，频率自动校准结束且频率自动校准成功。

如图3所示，是本发明实施例OSC频率自动校准电路的自动校准方法流程图。本发明实施例使用OSC频率自动校准电路的自动校准方法包括如下步骤：

步骤一、所述参数产生电路1将所述控制参数设置为参数中间值。所述参数中间值为使所述OSC电路2输出的时钟信号OSCOUT频率等于中心频率值概率最大的控制参数值。

步骤二、所述OSC电路2的输出端输出一频率和所述控制参数相对应的时钟信号OSCOUT。

步骤三、所述分频电路3对所述时钟信号OSCOUT进行分频后输入到所述频率计数电路4。

步骤四、在所述第一窗口信号PWIN1和所述第二窗口信号PWIN2的控制下所述频率计数电路4从第一种状态切换到第二种状态实现对所述时钟信号OSCOUT的分频信号进行计数；计数周期结束后切换到第三种状态并输出的计数值和计数方向sign。

步骤五、所述校准结束判断电路5读取所述频率计数电路4的第三种状态下输出的计数值和计数方向sign并判断所述OSC电路2的频率自动校准是否结束并判断频率自动校准成功或失败：

第一种情形出现时，频率自动校准结束且频率自动校准成功。

第二种情形出现时，频率自动校准未结束，所述校准结束判断电路5输出一和所读取的计数值成比例的步进值step以及所读取的计数方向sign到所述参数产生电路1，当所述计数方向sign为第一值时、所述参数产生电路1将所述控制参数增加一个所输入的步进值step，当所述计数方向sign为第二值时、所述参数产生电路1将所述控制参数减少一个所输入的步进值step；所述参数产生电路1的所述控制参数改变后跳转到步骤二继续进行校准。较佳为，所述校准结束判断电路5在第二种情形时输出的步进值step为所读取的计数值除以一个大于1的固定值M，即步进值为count/M。可知，本发明实施例中当频率误差越大，参数调整的幅度也越大，调整的步进值step是计数值除了固定系数M，能加快锁定中心频率范围。

第三种情形出现时，频率自动校准未结束，所述校准结束判断电路5输出值为1的步进值step以及所读取的计数方向sign到所述参数产生电路1，当所述计数方向sign为第一值时、所述参数产生电路1将所述控制参数增加一个所输入的步进值step，当所述计数方向sign为第二值时、所述参数产生电路1将所述控制参数减少一个所输入的步进值step；所述参数产生电路1的所述控制参数改变后跳转到步骤二继续进行校准。在第三种情形中将步进值step设置为1能实现精确搜索。

第四种情形出现时，频率自动校准结束且频率自动校准成功。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (9)

1.一种OSC频率自动校准电路，其特征在于，包括：参数产生电路，OSC电路，分频电路，频率计数电路，校准结束判断电路，参数增减控制电路；

所述参数产生电路的输出端输出控制参数到所述OSC电路；

所述OSC电路的输出端输出一时钟信号到所述分频电路，所述分频电路对所述时钟信号进行分频后输入到所述频率计数电路，所述时钟信号的频率大小由所述控制参数调节，所述控制参数越大、所述时钟信号的频率越大，所述控制参数越小、所述时钟信号的频率越小；

所述频率计数电路的工作状态包括三种且由第一窗口信号和第二窗口信号控制，在第一种状态下所述频率计数电路的计数值保持为中心频率计数值；在第二种状态下所述频率计数电路对所述时钟信号的分频信号进行计数，在计数过程中所述频率计数电路的计数值从所述中心频率计数值开始进行减1计数，如果所述频率计数电路的计数值减到0后计数周期还没有结束则进行加1计数，并在计数周期结束后所述频率计数电路的计数值输出最后一次减1或加1计数后的值，所述频率计数电路还输出计数方向，如果所述频率计数电路的计数值未减到0所述计数周期就结束则所述时钟信号的频率低于中心频率、所述计数方向为第一值，如果所述频率计数电路的计数值减到0所述计数周期还未结束则所述时钟信号的频率高于中心频率、所述计数方向为第二值；在第三种状态下所述频率计数电路对第二种状态的计数周期结束后输出的计数值和计数方向进行保持；

所述校准结束判断电路读取所述频率计数电路的第三种状态下输出的计数值和计数方向并判断所述OSC电路的频率自动校准是否结束并判断频率自动校准成功或失败，共有如下四种情形：

第一种情形对应于当所述校准结束判断电路读取到的计数值为0时，则所述时钟信号的频率等于所述中心频率，频率自动校准结束且频率自动校准成功；

第二种情形对应于当所述校准结束判断电路读取到的计数值不为0、且所述校准结束判断电路所读取的所述频率计数电路输出的计数方向为第一次计数校准过程的计数方向或者所读取的所述频率计数电路输出的计数方向和前一次计数校准过程的计数方向相同时，频率自动校准未结束，所述校准结束判断电路输出一和所读取的计数值成比例的步进值以及所读取的计数方向到所述参数产生电路，当所述计数方向为第一值时、所述参数产生电路将所述控制参数增加一个所输入的步进值，当所述计数方向为第二值时、所述参数产生电路将所述控制参数减少一个所输入的步进值；

第三种情形对应于当所述校准结束判断电路所读取的所述频率计数电路输出的计数方向和前一次计数校准过程的计数方向相反、且所述校准结束判断电路前一次输出的步进值不为1时，频率自动校准未结束，所述校准结束判断电路输出值为1的步进值以及所读取的计数方向到所述参数产生电路，当所述计数方向为第一值时、所述参数产生电路将所述控制参数增加一个所输入的步进值，当所述计数方向为第二值时、所述参数产生电路将所述控制参数减少一个所输入的步进值；

第四种情形对应于当所述校准结束判断电路所读取的所述频率计数电路输出的计数方向和前一次计数校准过程的计数方向相反、且所述校准结束判断电路前一次输出的步进值为1时，频率自动校准结束且频率自动校准成功。

2.如权利要求1所述的OSC频率自动校准电路，其特征在于：所述分频电路为2分频电路。

3.如权利要求1所述的OSC频率自动校准电路，其特征在于：所述校准结束判断电路在第二种情形时输出的步进值为所读取的计数值除以一个大于1的固定值。

4.如权利要求1所述的OSC频率自动校准电路，其特征在于：所述第一窗口信号和所述第二窗口信号为0，0时所述频率计数电路的工作状态为第一种状态，所述第一窗口信号和所述第二窗口信号为1，1时所述频率计数电路的工作状态为第二种状态，所述第一窗口信号和所述第二窗口信号为0，1时所述频率计数电路的工作状态为第三种状态。

5.如权利要求1所述的OSC频率自动校准电路的自动校准方法，其特征在于，包括如下步骤：

步骤一、所述参数产生电路将所述控制参数设置为参数中间值；

步骤二、所述OSC电路的输出端输出一频率和所述控制参数相对应的时钟信号；

步骤三、所述分频电路对所述时钟信号进行分频后输入到所述频率计数电路；

步骤四、在所述第一窗口信号和所述第二窗口信号的控制下所述频率计数电路从第一种状态切换到第二种状态实现对所述时钟信号的分频信号进行计数；计数周期结束后切换到第三种状态并输出的计数值和计数方向；

步骤五、所述校准结束判断电路读取所述频率计数电路的第三种状态下输出的计数值和计数方向并判断所述OSC电路的频率自动校准是否结束并判断频率自动校准成功或失败：

第一种情形出现时，频率自动校准结束且频率自动校准成功；

第二种情形出现时，频率自动校准未结束，所述校准结束判断电路输出一和所读取的计数值成比例的步进值以及所读取的计数方向到所述参数产生电路，当所述计数方向为第一值时、所述参数产生电路将所述控制参数增加一个所输入的步进值，当所述计数方向为第二值时、所述参数产生电路将所述控制参数减少一个所输入的步进值；所述参数产生电路的所述控制参数改变后跳转到步骤二继续进行校准；

第三种情形出现时，频率自动校准未结束，所述校准结束判断电路输出值为1的步进值以及所读取的计数方向到所述参数产生电路，当所述计数方向为第一值时、所述参数产生电路将所述控制参数增加一个所输入的步进值，当所述计数方向为第二值时、所述参数产生电路将所述控制参数减少一个所输入的步进值；所述参数产生电路的所述控制参数改变后跳转到步骤二继续进行校准；

第四种情形出现时，频率自动校准结束且频率自动校准成功。

6.如权利要求5所述的方法，其特征在于：步骤一中所述参数中间值为使所述OSC电路输出的时钟信号频率等于中心频率值概率最大的控制参数值。

7.如权利要求5所述的方法，其特征在于：所述分频电路为2分频电路。

8.如权利要求5所述的方法，其特征在于：所述校准结束判断电路在第二种情形时输出的步进值为所读取的计数值除以一个大于1的固定值。

9.如权利要求5所述的方法，其特征在于：所述第一窗口信号和所述第二窗口信号为0，0时所述频率计数电路的工作状态为第一种状态，所述第一窗口信号和所述第二窗口信号为1，1时所述频率计数电路的工作状态为第二种状态，所述第一窗口信号和所述第二窗口信号为0，1时所述频率计数电路的工作状态为第三种状态。