CN110492848A - Rc振荡器的数字调整装置及其调整方法 - Google Patents

Rc振荡器的数字调整装置及其调整方法 Download PDF

Info

Publication number
CN110492848A
CN110492848A CN201910751297.8A CN201910751297A CN110492848A CN 110492848 A CN110492848 A CN 110492848A CN 201910751297 A CN201910751297 A CN 201910751297A CN 110492848 A CN110492848 A CN 110492848A
Authority
CN
China
Prior art keywords
module
clock signal
adjustment
oscillator
numerical value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910751297.8A
Other languages
English (en)
Inventor
周恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Rui Core Micro Polytron Technologies Inc
Original Assignee
Chengdu Rui Core Micro Polytron Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Rui Core Micro Polytron Technologies Inc filed Critical Chengdu Rui Core Micro Polytron Technologies Inc
Priority to CN201910751297.8A priority Critical patent/CN110492848A/zh
Publication of CN110492848A publication Critical patent/CN110492848A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种RC振荡器的数字调整装置及其调整方法，涉及集成电路技术领域。该装置包括振荡器模块、计数模块、比较模块和算法模块，所述振荡器模块输出时钟信号，所述计数模块接收所述时钟信号和参考时钟，并通过所述时钟信号对所述参考时钟进行计数以得到实际计数值，所述比较模块接收所述实际计数值和预设的目标计数值，并输出比较结果至所述算法模块，所述算法模块根据所述比较结果计算得到调整数值，并将所述调整数值发送至所述振荡器模块，所述振荡器模块根据所述调整数值调整其输出频率。本发明技术方案实现了RC振荡器的频率的调整，增加了电路灵活性、不增加电路面积的同时减小了电路的功耗。

Description

RC振荡器的数字调整装置及其调整方法
技术领域
本发明涉及集成电路技术领域，特别是涉及RC振荡器的数字调整装置及其调整方法。
背景技术
目前的RC振荡器是以电阻、电容作为反馈和选频元件的振荡器，其突出特点是可以产生很低的振动频率。RC振荡器由于CMOS（complementary Metal-oxide-semiconductor，互补金属氧化物半导体）工艺制作过程中存在工艺误差，制作的电容电阻，以及MOS（metal oxide semiconductor，金属氧化物半导体) 管，尺寸与设计值有误差。现在CMOS工艺通常能将栅氧化物电容的精度控制在±20％以内，某些工艺可以保持在±10％以内，电阻的误差一般在±20％。由于工艺误差的影响，导致片内集成振荡器精度较低。此外，电源电压和温度的变化也会导致片内振荡器的时钟输出有偏差。
传统的RC振荡器采用可控电流源阵列或者电容阵列，实现数字调整。此种RC振荡器的调整方法，会增加电路面积，增加电路功耗，以及电路复用率降低。面对不同频率的RC振荡器时，电路修改困难。
发明内容
本发明的主要目的在于提供一种RC振荡器的数字调整装置及其调整方法，旨在可灵活调整RC振荡器的输出频率、并减少电路的功耗。
为实现上述目的，本发明提供一种RC振荡器的数字调整装置，包括振荡器模块、计数模块、比较模块和算法模块，所述振荡器模块输出时钟信号，所述计数模块接收所述时钟信号和参考时钟，并通过所述时钟信号对所述参考时钟进行计数以得到实际计数值，所述比较模块接收所述实际计数值和预设的目标计数值，并输出比较结果至所述算法模块，所述算法模块根据所述比较结果计算得到调整数值，并将所述调整数值发送至所述振荡器模块，所述振荡器模块根据所述调整数值调整其输出频率。
优选地，所述装置还包括分频模块，所述分频模块连接于所述计数模块、接收所述参考时钟并对所述参考时钟进行分频，以得到分频时钟信号，所述计数模块根据通过所述时钟信号对所述分频时钟信号进行计数以得到实际计数值。
优选地，所述计数模块通过时钟信号对所述分频时钟信号的高电平进行计数，以得到实际计数值；所述计数模块在所述分频时钟信号的低电平时将所述实际计数值发送至所述比较模块。
优选地，所述算法模块为二分法算法模块，所述算法模块接收所述比较结果，并通过二分法计算以得到调整数值。
优选地，所述调整数值的位宽与RC振荡器的工作位宽相等，且所述调整数值的初始值为该位宽下数值的中间值。
本发明还提供一种RC振荡器的数字调整方法，包括以下步骤：
S1、振荡器模块输出时钟信号；
S2、计数模块接收参考时钟和所述时钟信号，并用所述时钟信号对所述参考时钟进行计数，得到实际计数值；
S3、比较模块接收所述实际计数值和目标计数值并进行比较，当所述实际计数值大于等于所述目标计数值时，所述比较模块输出的比较结果为1，当所述实际计数值小于所述目标计数值时，所述比较模块输出的比较结果为0；
S4、计算模块根据所述振荡器模块的工作位宽预设调整数值的初始值，当所述比较结果为1时，所述计算模块减小所述调整数值的初始值以得到新的调整数值；当所述比较结果为0时，所述计算模块增加所述调整数值的初始值以得到新的调整数值；
S5、将计算后的调整数值输入至所述振荡器模块，所述振荡器模块根据所述调整数值调整其输出时钟信号的频率，以得到目标频率。
优选地，所述步骤S2还包括：
分频模块接收参考时钟并对所述参考时钟进行分频，以得到分频时钟信号，计数模块接收所述分频时钟信号和所述时钟信号，并用所述时钟信号对所述分频时钟信号进行计数，以得到实际计数值。
优选地，所述方法还包括：
当所述振荡器模块输出的时钟信号稳定后，所述计数模块用所述时钟信号对所述分频时钟信号的高电平进行计数，以得到实际计数值；当所述分频时钟信号处于低电平时，所述计数模块将所述实际计数值发送至所述比较模块。
优选地，所述算法模块为二分法算法模块，所述算法模块接收所述比较结果，并通过二分法计算以得到调整数值。
优选地，所述调整数值的位宽与RC振荡器的工作位宽相等，且所述调整数值的初始值为该位宽下数值的中间值，当所述比较结果为1时，所述计算模块将所述调整数值减小为所述中间值的1/2；当所述比较结果为0时，所述计算模块将所述调整数值增加为所述中间值与该位宽下数值的最大值的平均值。
本发明技术方案通过用时钟信号对参考时钟进行技术以得到实际计数值，将实际计数值和目标计数值进行比较，通过比较结果来调整RC振荡器的频率输出，以使RC振荡器得到预设的目标频率，通过数字电路来实现RC振荡器的频率的调整，增加了电路灵活性、不增加电路面积的同时减小了电路的功耗。
附图说明
图1为本发明实施例中RC振荡器的数字调整装置的原理示意图；
图2为本发明实施例中RC振荡器的数字调整方法的流程示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面结合附图对本发明进一步说明。
如图1所示，本发明实施例提供一种RC振荡器的数字调整装置，包括振荡器模块、计数模块、比较模块和算法模块，所述振荡器模块输出时钟信号RCCLK，所述计数模块接收所述时钟信号RCCLK和参考时钟REFCLK，并通过所述时钟信号RCCLK对所述参考时钟REFCLK进行计数以得到实际计数值REAL_NUM，所述比较模块接收所述实际计数值REAL_NUM和预设的目标计数值REF_NUM，并输出比较结果COMP_OUT至所述算法模块，所述算法模块根据所述比较结果COMP_OUT计算得到调整数值TRIM_OUT，并将所述调整数值TRIM_OUT发送至所述振荡器模块，所述振荡器模块根据所述调整数值TRIM_OUT调整其输出频率。
优选地，所述装置还包括分频模块，所述分频模块连接于所述计数模块、接收所述参考时钟REFCLK并对所述参考时钟REFCLK进行分频，以得到分频时钟信号DIVN_REFCLK，所述计数模块根据通过所述时钟信号RCCLK对所述分频时钟信号DIVN_REFCLK进行计数以得到实际计数值REAL_NUM。
优选地，所述计数模块通过时钟信号RCCLK对所述分频时钟信号DIVN_REFCLK的高电平进行计数，以得到实际计数值REAL_NUM；所述计数模块在所述分频时钟信号DIVN_REFCLK的低电平时将所述实际计数值REAL_NUM发送至所述比较模块。
优选地，所述算法模块为二分法算法模块，所述算法模块接收所述比较结果COMP_OUT，并通过二分法计算以得到调整数值TRIM_OUT。
优选地，所述调整数值TRIM_OUT的位宽与RC振荡器的工作位宽相等，且所述调整数值TRIM_OUT的初始值为该位宽下数值的中间值。
如图2所示，本发明实施例还提供一种RC振荡器的数字调整方法，包括以下步骤：
S1、振荡器模块输出时钟信号RCCLK；
S2、计数模块接收参考时钟REFCLK和所述时钟信号RCCLK，并用所述时钟信号RCCLK对所述参考时钟REFCLK进行计数，得到实际计数值REAL_NUM；
S3、比较模块接收所述实际计数值REAL_NUM和目标计数值REF_NUM并进行比较，当所述实际计数值REAL_NUM大于等于所述目标计数值REF_NUM时，所述比较模块输出的比较结果COMP_OUT为1，当所述实际计数值REAL_NUM小于所述目标计数值REF_NUM时，所述比较模块输出的比较结果COMP_OUT为0；
S4、计算模块根据所述振荡器模块的工作位宽预设调整数值TRIM_OUT的初始值，当所述比较结果COMP_OUT为1时，所述计算模块减小所述调整数值TRIM_OUT的初始值以得到新的调整数值TRIM_OUT；当所述比较结果COMP_OUT为0时，所述计算模块增加所述调整数值TRIM_OUT的初始值以得到新的调整数值TRIM_OUT；
S5、将计算后的调整数值TRIM_OUT输入至所述振荡器模块，所述振荡器模块根据所述调整数值TRIM_OUT调整其输出时钟信号RCCLK的频率，以得到目标频率。
优选地，所述步骤S2还包括：
分频模块接收参考时钟REFCLK并对所述参考时钟REFCLK进行分频，以得到分频时钟信号DIVN_REFCLK，计数模块接收所述分频时钟信号DIVN_REFCLK和所述时钟信号RCCLK，并用所述时钟信号RCCLK对所述分频时钟信号DIVN_REFCLK进行计数，以得到实际计数值REAL_NUM。
优选地，所述方法还包括：
当所述振荡器模块输出的时钟信号RCCLK稳定后，所述计数模块用所述时钟信号RCCLK对所述分频时钟信号DIVN_REFCLK的高电平进行计数，以得到实际计数值REAL_NUM；当所述分频时钟信号DIVN_REFCLK处于低电平时，所述计数模块将所述实际计数值REAL_NUM发送至所述比较模块。
优选地，所述算法模块为二分法算法模块，所述算法模块接收所述比较结果COMP_OUT，并通过二分法计算以得到调整数值TRIM_OUT。
优选地，所述调整数值TRIM_OUT的位宽与RC振荡器的工作位宽相等，且所述调整数值TRIM_OUT的初始值为该位宽下数值的中间值，当所述比较结果COMP_OUT为1时，所述计算模块将所述调整数值TRIM_OUT减小为所述中间值的1/2；当所述比较结果COMP_OUT为0时，所述计算模块将所述调整数值TRIM_OUT增加为所述中间值与该位宽下数值的最大值的平均值。
在具体实施例中，预设RC振荡器的数字调整装置的参考时钟REFCLK为1MHZ，且频率稳定，根据装置的精度要求设置分频为N，N为正整数，将参考时钟REFCLK进行N分频得到分频时钟信号DIVN_REFCLK，分频后计数值变大可提高装置的精度，以满足装置的精度要求。
当RC振荡器的输出时钟稳定之后，在参考时钟REFCLK的高电平时，用时钟信号RCCLK去数分频时钟信号DIVN_REFCLK的高电平，得到实际计数值REAL_NUM。预设RC振荡器输出的目标频率为P，则目标计数值REF_NUM设为REF_NUM，REF_NUM=N*P/2。通过比较实际计数值REAL_NUM和目标计数值REF_NUM得到比较结果COMP_OUT，当所述实际计数值REAL_NUM大于等于所述目标计数值REF_NUM时，所述比较模块输出的比较结果COMP_OUT为1，当所述实际计数值REAL_NUM小于所述目标计数值REF_NUM时，所述比较模块输出的比较结果COMP_OUT为0。
在二进制工作条件下，预设振荡器模块的工作位宽为6bit，则调整数值TRIM_OUT的具体数值通过十进制表示为1~64，即调整数值TRIM_OUT的中间值为32。当比较结果COMP_OUT为1时，调整数值TRIM_OUT的值变为16；当比较结果COMP_OUT为0时，调整数值TRIM_OUT的值变为48。计算完成后，将计算得到的新的调整数值TRIM_OUT输入至振荡器模块，等待振荡器模块输出的时钟信号RCCLK稳定后，即可得到预设的目标频率。
应当理解的是，以上仅为本发明的优选实施例，不能因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种RC振荡器的数字调整装置，其特征在于，包括振荡器模块、计数模块、比较模块和算法模块，所述振荡器模块输出时钟信号，所述计数模块接收所述时钟信号和参考时钟，并通过所述时钟信号对所述参考时钟进行计数以得到实际计数值，所述比较模块接收所述实际计数值和预设的目标计数值，并输出比较结果至所述算法模块，所述算法模块根据所述比较结果计算得到调整数值，并将所述调整数值发送至所述振荡器模块，所述振荡器模块根据所述调整数值调整其输出频率。
2.根据权利要求1所述的RC振荡器的数字调整装置，其特征在于，所述装置还包括分频模块，所述分频模块连接于所述计数模块、接收所述参考时钟并对所述参考时钟进行分频，以得到分频时钟信号，所述计数模块根据通过所述时钟信号对所述分频时钟信号进行计数以得到实际计数值。
3.根据权利要求2所述的RC振荡器的数字调整装置，其特征在于，所述计数模块通过时钟信号对所述分频时钟信号的高电平进行计数，以得到实际计数值；所述计数模块在所述分频时钟信号的低电平时将所述实际计数值发送至所述比较模块。
4.根据权利要求2所述的RC振荡器的数字调整装置，其特征在于，所述算法模块为二分法算法模块，所述算法模块接收所述比较结果，并通过二分法计算以得到调整数值。
5.根据权利要求4所述的RC振荡器的数字调整装置，其特征在于，所述调整数值的位宽与振荡器模块的工作位宽相等，且所述调整数值的初始值为该位宽下数值的中间值。
6.一种RC振荡器的数字调整方法，其特征在于，包括以下步骤：
S1、振荡器模块输出时钟信号；
S2、计数模块接收参考时钟和所述时钟信号，并用所述时钟信号对所述参考时钟进行计数，得到实际计数值；
S3、比较模块接收所述实际计数值和目标计数值并进行比较，当所述实际计数值大于等于所述目标计数值时，所述比较模块输出的比较结果为1，当所述实际计数值小于所述目标计数值时，所述比较模块输出的比较结果为0；
S4、计算模块根据所述振荡器模块的工作位宽预设调整数值的初始值，当所述比较结果为1时，所述计算模块减小所述调整数值的初始值以得到新的调整数值；当所述比较结果为0时，所述计算模块增加所述调整数值的初始值以得到新的调整数值；
S5、将计算后的调整数值输入至所述振荡器模块，所述振荡器模块根据所述调整数值调整其输出时钟信号的频率，以得到目标频率。
7.根据权利要求6所述的数字调整方法，其特征在于，所述步骤S2还包括：
分频模块接收参考时钟并对所述参考时钟进行分频，以得到分频时钟信号，计数模块接收所述分频时钟信号和所述时钟信号，并用所述时钟信号对所述分频时钟信号进行计数，以得到实际计数值。
8.根据权利要求7所述的数字调整方法，其特征在于，所述方法还包括：
当所述振荡器模块输出的时钟信号稳定后，所述计数模块用所述时钟信号对所述分频时钟信号的高电平进行计数，以得到实际计数值；当所述分频时钟信号处于低电平时，所述计数模块将所述实际计数值发送至所述比较模块。
9.根据权利要求7所述的数字调整方法，其特征在于，所述算法模块为二分法算法模块，所述算法模块接收所述比较结果，并通过二分法计算以得到调整数值。
10.根据权利要求9所述的数字调整方法，其特征在于，所述调整数值的位宽与RC振荡器的工作位宽相等，且所述调整数值的初始值为该位宽下数值的中间值，当所述比较结果为1时，所述计算模块将所述调整数值减小为所述中间值的1/2；当所述比较结果为0时，所述计算模块将所述调整数值增加为所述中间值与该位宽下数值的最大值的平均值。
CN201910751297.8A 2019-08-15 2019-08-15 Rc振荡器的数字调整装置及其调整方法 Pending CN110492848A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910751297.8A CN110492848A (zh) 2019-08-15 2019-08-15 Rc振荡器的数字调整装置及其调整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910751297.8A CN110492848A (zh) 2019-08-15 2019-08-15 Rc振荡器的数字调整装置及其调整方法

Publications (1)

Publication Number Publication Date
CN110492848A true CN110492848A (zh) 2019-11-22

Family

ID=68549933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910751297.8A Pending CN110492848A (zh) 2019-08-15 2019-08-15 Rc振荡器的数字调整装置及其调整方法

Country Status (1)

Country Link
CN (1) CN110492848A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111654283A (zh) * 2020-06-22 2020-09-11 上海华力微电子有限公司 时钟信号调节电路和方法以及模拟电路
CN112636752A (zh) * 2020-12-29 2021-04-09 北京奕斯伟计算技术有限公司 一种振荡器装置及振荡器频率校准方法
CN116318120A (zh) * 2023-03-30 2023-06-23 归芯科技(深圳)有限公司 Rc振荡时钟的校准电路、校准方法、芯片和电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102195646A (zh) * 2010-03-18 2011-09-21 上海华虹Nec电子有限公司 时钟振荡器自动校准方法及电路
CN103092258A (zh) * 2013-01-28 2013-05-08 深圳市汇顶科技股份有限公司 时钟产生电路自校正***及其校正方法
CN104679098A (zh) * 2013-11-29 2015-06-03 上海华虹集成电路有限责任公司 微控制器时钟频率自动校准电路
CN104734696A (zh) * 2013-12-24 2015-06-24 上海海尔集成电路有限公司 锁相环频率校准电路及方法
CN106130547A (zh) * 2016-06-20 2016-11-16 大唐微电子技术有限公司 一种时钟频率校准方法和装置
CN107579723A (zh) * 2017-08-04 2018-01-12 大唐微电子技术有限公司 一种校准时钟频率的方法和装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102195646A (zh) * 2010-03-18 2011-09-21 上海华虹Nec电子有限公司 时钟振荡器自动校准方法及电路
CN103092258A (zh) * 2013-01-28 2013-05-08 深圳市汇顶科技股份有限公司 时钟产生电路自校正***及其校正方法
CN104679098A (zh) * 2013-11-29 2015-06-03 上海华虹集成电路有限责任公司 微控制器时钟频率自动校准电路
CN104734696A (zh) * 2013-12-24 2015-06-24 上海海尔集成电路有限公司 锁相环频率校准电路及方法
CN106130547A (zh) * 2016-06-20 2016-11-16 大唐微电子技术有限公司 一种时钟频率校准方法和装置
CN107579723A (zh) * 2017-08-04 2018-01-12 大唐微电子技术有限公司 一种校准时钟频率的方法和装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111654283A (zh) * 2020-06-22 2020-09-11 上海华力微电子有限公司 时钟信号调节电路和方法以及模拟电路
CN111654283B (zh) * 2020-06-22 2023-08-18 上海华力微电子有限公司 时钟信号调节电路和方法以及模拟电路
CN112636752A (zh) * 2020-12-29 2021-04-09 北京奕斯伟计算技术有限公司 一种振荡器装置及振荡器频率校准方法
CN116318120A (zh) * 2023-03-30 2023-06-23 归芯科技(深圳)有限公司 Rc振荡时钟的校准电路、校准方法、芯片和电子设备
CN116318120B (zh) * 2023-03-30 2024-05-03 归芯科技(深圳)有限公司 Rc振荡时钟的校准电路、校准方法、芯片和电子设备

Similar Documents

Publication Publication Date Title
CN110492848A (zh) Rc振荡器的数字调整装置及其调整方法
EP1551102B1 (en) Device for calibrating the frequency of an oscillator, phase looked loop circuit comprising said calibration device and related frequency calibration method.
CN105577178B (zh) 一种宽带低相位噪声Sigma-Delta锁相环
CN104506190B (zh) 数字小数分频锁相环控制方法及锁相环
US10623008B2 (en) Reconfigurable fractional-N frequency generation for a phase-locked loop
CN107579723A (zh) 一种校准时钟频率的方法和装置
WO2021212554A1 (en) Advanced multi-gain calibration for direct modulation synthesizer
CN101807914B (zh) 采用键合线作为振荡器电感的频率自校正锁相环
CN102457272B (zh) 频率校正装置、方法及锁相回路
CN109155631A (zh) 数字分数分频倍增的注入锁定振荡器
CN101783680B (zh) 频率综合器及其校准方法
US20070096840A1 (en) Method and apparatus for rapid local oscillator frequency calibration
CN108199710A (zh) 一种振荡器校正电路及振荡器校正方法
CN207399177U (zh) 电子设备
Yu et al. Fast-locking all-digital phase-locked loop with digitally controlled oscillator tuning word estimating and presetting
CN107846222A (zh) 一种数字模拟转换器增益自校准电路
CN106911322A (zh) 生成占空比可调的时钟信号的电路和方法
CN104993826B (zh) 一种分频方法及其装置
US10146250B2 (en) Method and circuit for adjusting the frequency of a clock signal
CN107612546A (zh) 一种基于神经网络的锁相环电路
CN201708787U (zh) 一种工艺波动自适应锁相环频率综合器
CN105577185B (zh) Osc频率自动校准电路及自动校准方法
WO2009056835A1 (en) Precision oscillator
CN112425077A (zh) 直接调制合成器的高级多增益校准
Chattopadhyay et al. A 1.8 GHz Digital PLL in 65nm CMOS

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191122

WD01 Invention patent application deemed withdrawn after publication