CN105531802A - 碳化硅半导体装置及碳化硅半导体装置的制造方法 - Google Patents

碳化硅半导体装置及碳化硅半导体装置的制造方法 Download PDF

Info

Publication number
CN105531802A
CN105531802A CN201480039085.2A CN201480039085A CN105531802A CN 105531802 A CN105531802 A CN 105531802A CN 201480039085 A CN201480039085 A CN 201480039085A CN 105531802 A CN105531802 A CN 105531802A
Authority
CN
China
Prior art keywords
silicon carbide
carbide semiconductor
atmosphere
insulating film
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480039085.2A
Other languages
English (en)
Inventor
巻渕阳一
堤岳志
荒岡干
岡本光央
福田宪司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN105531802A publication Critical patent/CN105531802A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/049Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/518Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • H01L29/94Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

在碳化硅半导体的基板上形成一层或多层氧化膜或氮化膜或者氮氧化膜作为栅极绝缘膜,之后进行热处理。形成栅极绝缘膜之后的热处理在不含有O2而含有H2和H2O的气氛中进行预定时间。由此,能够在包括碳化硅基板与栅极绝缘膜的界面的有限的区域使氢基或羟基偏析。氢基或羟基偏析的区域的宽度可以为0.5nm~10nm。由此,能够降低界面态密度,能够实现高的沟道迁移率。

Description

碳化硅半导体装置及碳化硅半导体装置的制造方法
技术领域
本发明涉及使用碳化硅基板的碳化硅半导体装置及碳化硅半导体装置的制造方法,特别涉及能够降低界面态密度的碳化硅半导体装置及碳化硅半导体装置的制造方法。
背景技术
使用碳化硅(SiC)基板的新一代半导体设备的研究开发正在推进。与二氧化硅相同,碳化硅能够通过热氧化来形成绝缘膜,但具有结晶面以及通过氧化方法构成MOS栅(由金属-氧化膜-半导体构成的绝缘栅)的栅极绝缘膜与碳化硅基板的接合界面(以下记为MOS界面)附近的沟道迁移率不同的特性。碳化硅的氧化方法有使用干燥氧气(O2)作为氧化物质的干式氧化、使用水蒸气(H2O)作为氧化物质的湿式氧化等。
如果对碳化硅基板的(000-1)面、(11-20)面进行湿式氧化,则与(0001)面相比,显示更高的沟道迁移率。应予说明,已知有界面态密度来作为代替沟道迁移率来进行评价的指标,通常在MOS界面附近的界面态密度小的一方有在沟道迁移后变大的趋势。
对于使用这样的碳化硅基板的半导体设备的制造方法,公开了具有碳化硅基板的在氧气或加湿氧气中进行热氧化,接着利用氢气进行退火的工序和利用非活性气体进行退火的工序,降低迟滞和平带移动的碳化硅基板上的SiC的热氧化膜的改善方法(例如,参照下述专利文献1)。
另外,公开了在H2O气体和氧气,H2O气体、氧气和非活性气体构成的湿式气氛中将碳化硅基板的(000-1)面氧化后,在含有氢(H2)气体的气氛中进行热处理,由此降低界面态密度的方法(例如,参照下述专利文献2)。作为湿式氧化中的水蒸气(H2O)的生成方法,有纯水加热以及利用氧气进行的纯水鼓泡等,但目前通常利用使用O2气体和H2气体的燃烧反应的高热方式。在该方法中,对于O2气体与H2气体的流量比而言,如果H2气体过多,则有***的危险性,因此通常利用O2多的流量比。因此,成为氧化气氛生成的H2O与未反应的O2的H2O+O2的气氛。
另外,公开了使用铂催化剂提高氢气与氧气的反应性,在比氢气混合气体的引燃温度更低的温度下反应,在不进行高温燃烧的情况下生成水分的方法(例如,参照下述专利文献3)。在该方法中,由于没有H2气体过多而***的危险性,所以可以使用H2多的流量比。
现有技术文献
专利文献
专利文献1:日本特开平9-199497号公报
专利文献2:日本特许第4374437号公报
专利文献3:日本特开2000-72405号公报
发明内容
技术问题
可知通过在含有H2O和O2的气体中对碳化硅基板的(000-1)面、(11-20)面进行湿式氧化,作为氢气POA(PostOxidationAnnealing:氧化后退火),在含有H2的气氛中进行热处理,由此降低界面态密度,其原因在于氢基或羟基终止形成界面态的碳化硅基板表面的二氧化硅原子的悬挂键(自由键)。
仅在干燥氧气的气氛下将碳化硅基板的(000-1)面、(11-20)面干式氧化时的界面态密度非常大,得到差的MOS界面特性。另外,如果在干式氧化后实施氢气POA,则界面态密度降低,但达不到组合了湿式氧化和氢气POA的界面特性。
因此,在用于在碳化硅基板的(000-1)面、(11-20)面上形成栅极绝缘膜的栅极氧化中,使用O2对于界面态密度的降低无效,使用H2O和H2有效。
在此,由于通过栅极氧化和POA导入的氢基或羟基有效地终止形成界面态的碳化硅基板表面的二氧化硅原子的悬挂键,另外,在栅极绝缘膜中存在时,成为电子陷阱的重要因素,因此优选在包括MOS界面的狭窄区域偏析。
本发明鉴于上述课题,目的在于更有效地降低碳化硅半导体的(000-1)面或(11-20)面的界面态密度。
技术方案
为了实现上述目的,本发明的碳化硅半导体装置是在碳化硅半导体的基板上具有一层或多层氧化膜或氮化膜或者氮氧化膜作为栅极绝缘膜的碳化硅半导体装置,其特征是在包括上述基板与上述栅极绝缘膜的界面的区域发生氢基(H)或羟基(OH)偏析,其氢基或羟基偏析的区域的宽度为0.5nm~10nm。
另外,其特征是在包括上述基板与上述栅极绝缘膜的界面的氢基或羟基偏析的区域存在1×1021atoms/cm3~1×1022atoms/cm3的氢基或羟基。
另外,本发明的碳化硅半导体装置的制造方法的特征是在碳化硅半导体的基板上形成一层或多层氧化膜或氮化膜或者氮氧化膜作为栅极绝缘膜,之后进行热处理的碳化硅半导体装置的制造方法,形成上述栅极绝缘膜后的热处理的气氛是不含有干燥氧气(O2)而含有氢(H2)和水蒸气(H2O)的气体气氛。
另外,其特征是形成上述栅极绝缘膜后的热处理的升温、降温这两方或者一方的气氛是H2气体或稀释的H2气体。
另外,其特征是在形成上述栅极绝缘膜后的热处理的降温之前用H2气体或稀释的H2气体进行置换,保持预定的时间。
另外,其特征是在形成上述栅极绝缘膜后的不含有O2而含有H2和H2O的气体气氛中进行热处理,之后在预定的温度下进行H2气体或稀释的H2气体的气氛的热处理。
另外,其特征是在形成上述栅极绝缘膜后的不含有O2而含有H2和H2O的气体气氛中进行热处理,之后在预定的温度下进行氮、氦、氩中的任一种的非活性气体的气氛的热处理。
另外,其特征是在形成上述栅极绝缘膜的工序中包括在不含有H2O而含有O2的气体中的热氧化。
另外,其特征是在形成上述栅极绝缘膜的工序中包括在至少含有一氧化二氮或一氧化氮的气体气氛中的热氧氮共渗。
另外,其特征是在形成上述栅极绝缘膜的工序中包括在至少含有O2和H2O的气体气氛中的热氧化。
另外,其特征是在形成上述栅极绝缘膜的工序中包括使氧化膜或氮化膜或者氮氧化膜的绝缘膜沉积的工序。
像上述构成那样,由于形成栅极绝缘膜后的热处理的气氛是不含有O2而含有H2和H2O的气氛,所以在包括碳化硅基板与栅极绝缘膜的界面的有限的区域中能够使氢基或羟基偏析,能够降低界面态密度,能够实现高的沟道迁移率。
有益效果
根据本发明,起到能够更有效地降低碳化硅半导体的(000-1)面或(11-20)面的界面态密度的效果。
附图说明
图1是表示本发明的实施方式的碳化硅半导体装置的截面图。
图2是表示由本发明的MOS电容器和比较例的MOS电容器各自的测定结果得到的界面态密度的图表。(实验例1)
图3是表示由本发明的MOS电容器和比较例的MOS电容器各自的测定结果得到的界面态密度的图表。(实验例2)
图4是表示由本发明的MOS电容器和比较例的MOS电容器各自的测定结果得到的界面态密度的图表。(实验例3)
图5是表示由本发明的MOS电容器和比较例的MOS电容器各自的测定结果得到的界面态密度的图表。(实验例4)
图6是表示本发明的半导体装置中的SiO2/SiC界面附近的通过二次离子质谱分析法得到的氢浓度测定结果的图表。
图7是对本发明的MOSFET的制造工序进行说明的截面图。
图8是表示本发明的具有复杂的MOS栅结构的半导体装置的一个例子的图。
符号说明
1:碳化硅半导体装置(MOS电容器)
2a:n型4H-SiC(000-1)基板
2b:n型外延膜
3:绝缘膜
4:铝栅电极
5:铝背电极
6:C-V仪
7:p型4H-SiC(000-1)基板
8:p型外延膜
9、11:掩模
10:磷离子
12:铝离子
13:漏极区
14:源极区
15:接地区
16:场氧化膜
17:有源区
18:栅极绝缘膜
19:栅电极
20:接触金属
21:反应层
22:焊盘电极
23:背电极
31:n+型碳化硅基板
32:n型外延层
33:n型区域
34:n+型源极区
35:p+型接触区
36:p型区
37:p型SiC层
38:源极
39:漏极
具体实施方式
(实施方式)
以下,参照附图详细说明本发明的碳化硅半导体装置及碳化硅半导体装置的制造方法的优选的实施方式。在本说明书和附图中,前缀有n或p的层、区域分别表示电子或空穴为多数载流子。另外,n、p上标注的+和-分别表示比未标注的层、区域的杂质浓度高和低。另外,在米勒指数的表示中,“-”是标注在其之后的指数上的符号,通过在指数前标注“-”来表示负的指数。应予说明,在以下的实施方式的说明和附图中,对同样的构成标注相同符号,省略重复的说明。
图1是表示本发明的实施方式的碳化硅半导体装置的截面图。在图1中示出MOS电容器的构成。通过本发明对界面态密度如何降低进行验证,因此对使用MOS电容器的实验例进行说明。图1所示的MOS电容器1包括以下工序来制作。
(1)工序1
首先,在n型4H-SiC(000-1)基板2a(与(000-1)面夹角为0~8度的基板)上使施主密度1×1016cm-3左右的n型外延膜2b生长5~10μm。应予说明,将4H-SiC基板单体或者4H-SiC基板与外延膜统称为4H-SiC半导体2。
(2)工序2
清洗4H-SiC半导体2,之后在1100℃的干燥氧气气氛下进行50分钟干式氧化,形成厚度50nm的绝缘膜3。绝缘膜3的形成可以利用湿式氧化、一氧化二氮、一氧化氮的热氧氮共渗。或者绝缘膜3可以是沉积膜。绝缘膜3的沉积方法有通过化学气相生长法(CVD:ChemicalVaporDeposition)并使用硅烷、TEOS(四乙氧基硅烷)的方法,但没有特别限定。
(3)工序3
作为POA,在1000℃下流动有1slm的H2、2slm的H2O的气氛下进行30分钟的热处理。热处理的气氛使用铂催化剂与3slm的H2和1slm的O2反应,通过使H2与O2的流量比为H2多,由此成为在2H2+O2→2H2O的反应中没有未反应的O2的状态,成为未反应的1slm的H2与所生成的2slm的H2O的气氛。
只要以不产生未反应的O2的方式将H2与O2的流量比设为H2/O2=2以上即可。另外,可以用不参与反应的氮气、氦气、氩气中的任一种非活性气体稀释。升温在氮气气氛下进行,降温在氢气气氛下进行,降温前在氢气气氛中保持30分钟。升温降温均可以在氢气气氛或非活性气体气氛中进行,可以用非活性气体稀释氢气。另外,可以直接在含有与POA相同的H2和H2O的气氛中降温,或者可以在含有用非活性气体稀释的H2和H2O的气氛中降温。
另外,使工序2中形成的绝缘膜3的膜厚变薄,或者不进行工序2而在含有H2和H2O的气氛中进行长时间的热处理,直到成为所希望的膜厚来形成绝缘膜3。另外,作为第二POA,可以在含有H2和H2O的气氛的热处理之后组合800~1200℃的氢气、非活性气体气氛的热处理。
在此,上述的专利文献1(日本特开平9-199497号公报)是在碳化硅基板的氧气或加湿氧气中的热氧化后进行非活性气体气氛、氢气气氛下的热处理,与本发明的工序3的含有H2和H2O的气氛的POA不同。另外,专利文献2(日本特许第4374437号公报)是在H2O气体和氧气或者由H2O气体、氧气和非活性气体构成的混合气体气氛的热氧化后进行含有H2气体的气氛的热处理,与本发明的工序3的含有H2和H2O的气氛的POA不同。此外,在专利文献3(日本特开2000-72405号公报)中,记述有若在将碳化硅氧化后进行1000℃的氢气热处理,则因温度过高而导致氧化膜被氢气还原,但在本发明的工序3的含有H2和H2O的气氛的POA中,未发现在1000℃下的氧化膜的还原。认为这是因为含有H2O。
(4)工序4
在绝缘膜3上,在室温下蒸镀点状的铝栅电极4,在背面整个面蒸镀铝而形成铝背电极5,制作MOS电容器1。
接下来,将本发明的MOS电容器与比较例的MOS电容器进行比较,对实验了界面态密度差异的实验例1~4进行说明。图2~图5分别对应于实验例1~4,是表示由图1所示的本发明的MOS电容器和比较例的MOS电容器各自的测定结果得到的界面态密度的图表。横轴是来自导带的能量,纵轴是界面态密度。
(实验例1)
作为用于验证本发明的MOS界面的控制效果的实验例1,制作未实施在上述工序3的含有H2和H2O的气氛的热处理的MOS电容器和在工序3中使POA的气氛为氢气的MOS电容器。用C-V仪6测定所完成的MOS电容器,计算界面态密度并进行比较。
图2是实验例1的比较结果,相对于仅进行未实施(c)工序3的POA的干式氧化(×标记的曲线),(b)氢气气氛的POA(三角形的曲线)的界面态密度得到些许降低。与这些相比,本发明的(a)含有H2和H2O的气氛的POA的界面态密度大幅降低。
(实验例2)
接下来,对使用按照含有H2和H2O的气氛的POA的条件验证了界面态密度能够降低到何种程度的MOS电容器的实验例2进行说明。在工序3中,制作将含有H2和H2O的气氛的POA的温度设为800℃、900℃、1000℃而得的MOS电容器。
图3是实验例2的比较结果,相对于仅进行未实施工序3的POA的(d)的干式氧化(×标记的曲线),实施了工序3的含有H2和H2O的气氛的POA的(c)800℃(四角形的曲线)的界面态密度得到些许降低。此外,与(d)、(c)相比,实施了工序3的含有H2和H2O的气氛的POA的(a)1000℃、和(b)900℃的界面态密度大幅降低。
以上,对于工序3的含有H2和H2O的气氛的POA的温度而言,为了通过氢基或羟基有效地终止形成界面态的碳化硅基板表面的二氧化硅原子的悬挂键,优选为800℃以上。工序3的温度进一步优选为界面态密度大幅降低的900℃以上。另外,为了防止终止的氢基或羟基脱离,工序3的温度优选为1200℃以下。
(实验例3)
接下来,调整工序3中H2与O2的流量比,制作将由H2O和H2构成的气氛中的H2O浓度设为1%、7%、67%、73%而得的MOS电容器。
图4是实验例3的比较结果,相对于仅进行未实施工序3的含有H2和H2O的气氛的POA的(e)的干式氧化(×标记的曲线),工序3的含有H2和H2O的气氛的H2O浓度(d)1%(三角形的曲线)的界面态密度得到些许降低,(c)7%(四角形的曲线)的界面态密度得到进一步降低。此外,工序3的含有H2和H2O的气氛的H2O浓度(a)73%、(b)67%的界面态密度大幅降低。
以上,优选由H2O和H2构成的气氛中的H2O浓度为1%以上,进一步优选为7%以上。H2O浓度的上限没有限制,只要是100%以下即可。
(实验例4)
接下来,制作将工序3中含有H2和H2O的气氛的POA的处理时间设为5min、30min、180min的MOS电容器。
图5是实验例4的比较结果,相对于仅进行未实施工序3的POA的(d)的干式氧化(×标记的曲线),工序3的含有H2和H2O的气氛的POA的处理时间(c)5min(四角形的曲线)的界面态密度得到降低。与这些相比,工序3的含有H2和H2O的气氛的POA的处理时间(a)180min、(b)30min的界面态密度大幅降低。
以上,处理时间只要是形成界面态的碳化硅基板表面的二氧化硅原子的悬挂键被羟基、氢基充分终止即可,处理温度根据H2O+H2中的H2O浓度决定即可。工序3的处理温度、H2O浓度优选为5分钟以上,进一步优选界面态密度大幅降低的30分钟以上。
像以上说明的实验例1~4那样,能够确认界面态密度随着工序3的含有H2和H2O的气氛的POA的有无和/或条件而发生大幅变化,通过含有H2和H2O的气氛的POA,能够大幅降低界面态密度。
接下来,示出利用二次离子质谱分析法(SIMS:SecondaryIonMassSpectroscopy)对通过本发明的含有H2和H2O的气氛的POA能够大幅降低界面态密度的SiO2/SiC界面附近的氢浓度进行测定的结果。在该SIMS分析中,由于无法区别氢基(H)与羟基(OH),所以氢浓度包括来自氢基(H)和羟基(OH)的H两者。
图6是表示本发明的半导体装置中的SiO2/SiC界面附近的利用二次离子质谱分析法测定的氢浓度测定结果的图表。该图6表示根据上述的工序2、工序3对在(000-1)面的SiC基板实施干式氧化和包含H2和H2O的气氛的POA而形成的SiO2膜进行SIMS分析的结果。纵轴是氢浓度、氧、碳的二次离子强度,横轴是使氢浓度的峰位置为0的分析深度。作为SIMS的一次离子种类,使用铯(Cs)。
图6的左侧是O的二次离子强度高的SiO2,右侧是C的二次离子强度高的SiC。在H的浓度在SiO2/SiC界面存在1×1021atoms/cm3以上浓度的陡峭的峰。可以确认峰的半峰宽约为3nm,在包括SiO2/SiC界面的有限的区域存在氢基或羟基。
优选使形成界面态的碳化硅基板表面的二氧化硅原子的悬挂键终止的氢基或羟基仅在SiO2/SiC界面(MOS界面)偏析,优选从包括SiO2/SiC界面的0.5nm~10nm的范围。进一步优选为0.5nm~5nm的范围。如果氢基或羟基在比10nm宽的范围存在,则对形成界面态的碳化硅基板表面的二氧化硅原子的悬挂键终止没有贡献的氢基、羟基增加,这是由于电子陷阱的原因。另外,如果氢基或羟基偏析的区域成为比0.5nm窄的范围,则无法充分终止形成界面态的碳化硅基板表面的二氧化硅原子的悬挂键,无法形成稳定的SiO2/SiC界面。
另外,优选在包括SiO2/SiC界面的氢基或羟基偏析的区域存在1×1021atoms/cm3~1×1022atoms/cm3的氢基或羟基。其理由是因为如果比1×1021atoms/cm3少则无法充分进行界面态的终止,如果超过1×1022atoms/cm3则因为过剩的氢而导致氧化膜的膜质劣化。
实施例1
接下来,说明本发明的实施例1。图7是说明本发明的MOSFET的制造工序的截面图。在图7(a)~图7(i)中示出在本实施例的碳化硅(000-1)面上制造MOSFET时的各工序1~9。
(1)工序1
首先,如图7(a)所示,在从p型4H-SiC(000-1)基板7(与(000-1)面夹角为0~8度的基板,优选为0~4度的基板)上生长受主密度1×1016cm-3的p型外延膜8。
(2)工序2
接下来,如图7(b)所示,在p型外延膜8的表面上,利用减压CVD法沉积厚度1μm的SiO2膜,利用光刻法进行图案加工而形成掩模9。其后,例如,将掩模9作为掩模,在基板温度500℃、加速能量40keV~250keV的多级、注入量2×1020cm-3的条件下进行磷离子10的离子注入。
(3)工序3
接下来,如图7(c)所示,去除掩模9,在表面上利用减压CVD法沉积厚度1μm的SiO2膜,利用光刻法进行图案加工而形成掩模11。其后,例如,将掩模11作为掩模,在基板温度500℃、加速能量40keV~200keV的多级、注入量2×1020cm-3的条件下进行铝离子12的离子注入。
(4)工序4
接下来,如图7(d)所示,去除掩模11,在氩气气氛中,在1600℃下进行5分钟的活化退火而形成漏极区13、源极区14和接地区15。
(5)工序5
接下来,如图7(e)所示,利用减压CVD法沉积厚度0.5μm的场氧化膜16,利用光刻法和湿式蚀刻去除场氧化膜16的一部分而形成有源区17。
(6)工序6
接下来,如图7(f)所示,进行在1100℃的干燥氧气气氛中的干式氧化50分钟,形成厚度50nm的栅极绝缘膜18。作为POA,在含有1000℃的H2和H2O的气氛中进行30分钟的热处理。由H2O和H2构成的气氛中的H2O浓度是调整H2与O2的流量比而为73%。升温在氮气气氛中进行,降温在氢气气氛中进行,降温前在氢气气氛中保持30分钟。其后,在栅极绝缘膜18上,利用减压CVD法以0.3μm的厚度沉积多晶体硅,利用光刻法进行图案加工而形成栅电极19。
(7)工序7
接下来,如图7(g)所示,利用光刻法和氢氟酸蚀刻在漏极区13、源极区14和接地区15上形成接触孔,从其上蒸镀厚度10nm的铝,并且蒸镀60nm的镍,通过剥离进行图案加工而形成接触金属20。
(8)工序8
接下来,如图7(h)所示,作为欧姆接触退火,在非活性气体或非活性气体与氢气的混合气体的气氛中,在950℃下保持2分钟来进行退火,形成接触金属20与碳化硅的反应层(电气的接触部)21。非活性气体是氮气、氦气、氩气中的任一种。
(9)工序9
接下来,如图7(i)所示,在表面蒸镀铝300nm,利用光刻法和磷酸蚀刻在栅电极19和反应层21上形成焊盘电极22,在背面蒸镀铝100nm而形成背电极23。
对利用图7所示的碳化硅MOSFET的制造方法制作的碳化硅MOSFET的特性进行了评价,结果沟道迁移率是约75cm2/Vs的高的值。
比较例
在上述的工序6中,不进行含有H2和H2O的气氛中的POA,除此以外,利用与实施例1相同的制造方法制作碳化硅MOSFET,评价特性,结果沟道迁移率是约18cm2/Vs的低的值。
实施例2
在工序6中,含有H2和H2O的气氛中的POA的升温、降温均在氢气气氛下进行,除此以外,利用与实施例1相同的制造方法制作碳化硅MOSFET,结果显示与实施例1相同的特性。
实施例3
在工序6中,在含有H2和H2O的气氛中的POA之后,作为第二POA,在氢气气氛中,在900℃下进行30分钟的热处理,除此以外,利用与实施例1相同的制造方法制作碳化硅MOSFET,结果沟道迁移率为约77cm2/Vs的高的值。
实施例4
在工序6中,在含有H2和H2O的气氛中的POA之后,作为第二POA,在氮气气氛中,在900℃中进行30分钟的热处理,除此以外,利用与实施例1相同的制造方法制作碳化硅MOSFET,结果沟道迁移率约为40cm2/Vs,是比实施例1低的值,但是比比较例高的值。
实施例5
在工序6中,栅极绝缘膜18的形成方法是一氧化二氮与氮气的流量比为1:5的气氛的1300℃、120分钟的热氧氮共渗,除此以外,利用与实施例1相同的制造方法制作碳化硅MOSFET,结果显示与实施例1相同的特性。
实施例6
在工序6中,栅极绝缘膜18的形成方法是一氧化氮的气氛的1250℃、90分钟的热氧氮共渗,除此以外,利用与实施例1相同的制造方法制作碳化硅MOSFET,结果显示与实施例1相同的特性。
实施例7
在工序6中,栅极绝缘膜18的形成方法是利用高热进行的含有氧气和水分的气氛的1000℃、30分钟的热氧化,除此以外,利用与实施例1相同的制造方法制作碳化硅MOSFET,结果显示与实施例1相同的特性。
实施例8
在工序6中,栅极绝缘膜18的形成方法是利用使用硅烷的CVD法得到的沉积膜,除此以外,利用与实施例1同样的制造方法制作碳化硅MOSFET,结果显示与实施例1相同的特性。
在上述的实施例中,晶体结构使用4H-SiC的(000-1)基板(0~8度的基板),但晶体结构为4H-SiC的(0001)基板、(11-20)基板也能够得到同样的效果。
如上所述,根据本发明,不管栅极绝缘膜的形成方法如何,在栅极绝缘膜的形成后进行不含有O2而含有H2和H2O的气氛下进行POA,从而能够在包括碳化硅基板与栅极绝缘膜的界面的有限的区域使氢基或羟基偏析,能够降低界面态密度,实现高的沟道迁移率。
如上所述,对于本发明的碳化硅半导体装置的制造方法而言,以使用p+型半导体基板的横向型MOSFET作为碳化硅MOSFET的制造方法为例进行了说明,但不限于此,使用了n+型半导体基板的纵向型MOSFET等具有高耐压化结构的半导体装置、具有沟槽栅、复杂的MOS栅结构的半导体装置也能够适用,能够起到同样的效果。因此,在不脱离权利要求所记载的本发明的范围内可以适用于各种半导体装置的制造方法。另外,本发明使半导体层或半导体区域的导电型(n型、p型)反转也同样成立。
复杂的MOS栅结构是指例如在导通状态时在SiC外延基板的表面附近形成沟道的元件结构。图8是表示具有本发明的复杂的MOS栅结构的半导体装置的一个例子的图。如该图8的截面图所示,在纵向型的MOSFET中,在n+型碳化硅基板31的正面形成n型外延层32。n型外延层32的杂质浓度比n+型碳化硅基板31的杂质浓度低。在n型外延层32的内部选择性地形成多个p型区36。p型区36在n型外延层32的相对于n+型碳化硅基板31侧的相反侧的面露出。在n型外延层32和p型区36的整个表面,形成浓度比p型区36低的p型SiC层37。在未形成有p型区36的n型外延层32上的p型SiC层37形成在深度方向贯通p型SiC层37并到达n型外延层32的n型区域33。n型外延层32和n型区域33是n型漂移区域。优选n型区域33的杂质浓度比n型外延层32高。
在p型SiC层37的内部,以彼此相接的方式形成n+型源极区34和p+型接触区35。n+型源极区34和p+型接触区35在p型SiC层37的相对于p型区36侧的相反侧的面露出。n+型源极区34与n型区域33分开地形成。p+型接触区35位于n+型源极区34的相对于n型区域33侧的相反侧。p+型接触区35的杂质浓度比p型SiC层37的杂质浓度高。p型SiC层37的除了n+型源极区34、p+型接触区35和n型区域33以外的部分,与p型区36一起成为p型基区。在n+型源极区34与p+型接触区35的表面形成源极38。在相邻的n+型源极区34之间的p型SiC层37与n型区域33的表面经由栅极绝缘膜18形成栅电极19。栅电极19通过省略图示的层间绝缘膜而与源极38电绝缘。另外,在n+型碳化硅基板31的背面形成与n+型碳化硅基板31接触的漏极39。
产业上的可利用性
如上所述,本发明的碳化硅半导体装置及碳化硅半导体装置的制造方法对于例如功率设备等的电力用碳化硅半导体装置、产业用的马达控制、发动机控制中使用的功率碳化硅半导体装置有用。

Claims (11)

1.一种碳化硅半导体装置,其在碳化硅半导体的基板上具有一层或多层氧化膜或氮化膜或氮氧化膜作为栅极绝缘膜,其特征在于,
在包括所述基板与所述栅极绝缘膜的界面的区域使氢(H)或羟基(OH)偏析,该氢或羟基偏析的区域的宽度为0.5nm~10nm。
2.根据权利要求1所述的碳化硅半导体装置,其特征在于,在包括所述基板与所述栅极绝缘膜的界面的氢或羟基偏析的区域存在1×1021atoms/cm3~1×1022atoms/cm3的氢或羟基。
3.一种碳化硅半导体装置的制造方法,其在碳化硅半导体的基板上形成一层或多层的氧化膜或氮化膜或氮氧化膜作为栅极绝缘膜,之后进行热处理,其特征在于,
形成所述栅极绝缘膜后的热处理的气氛是不含有干燥氧气(O2)而含有氢气(H2)和水蒸气(H2O)的气体气氛。
4.根据权利要求3所述的碳化硅半导体装置的制造方法,其特征在于,形成所述栅极绝缘膜后的热处理的升温、降温中的两者或一者的气氛是H2气体或稀释了的H2气体。
5.根据权利要求3所述的碳化硅半导体装置的制造方法,其特征在于,在形成所述栅极绝缘膜后的热处理的降温之前用H2气体或稀释了的H2气体进行置换,并保持预定的时间。
6.根据权利要求3所述的碳化硅半导体装置的制造方法,其特征在于,在形成所述栅极绝缘膜后的不含有O2而含有H2和H2O的气体气氛中进行热处理,之后在预定的温度下进行H2气体或稀释了的H2气体的气氛的热处理。
7.根据权利要求3所述的碳化硅半导体装置的制造方法,其特征在于,在形成所述栅极绝缘膜后的不含有O2而含有H2和H2O的气体气氛中进行热处理,之后在预定的温度下进行氮气、氦气、氩气中的任一种的非活性气体的气氛的热处理。
8.根据权利要求3~7中任一项所述的碳化硅半导体装置的制造方法,其特征在于,在形成所述栅极绝缘膜的工序中包括在不含有H2O而含有O2的气体中的热氧化。
9.根据权利要求3~7中任一项所述的碳化硅半导体装置的制造方法,其特征在于,在形成所述栅极绝缘膜的工序中包括在至少含有一氧化二氮或一氧化氮的气体气氛中的热氧氮共渗。
10.根据权利要求3~7中任一项所述的碳化硅半导体装置的制造方法,其特征在于,在形成所述栅极绝缘膜的工序中包括在至少含有O2和H2O的气体气氛中的热氧化。
11.根据权利要求3~7中任一项所述的碳化硅半导体装置的制造方法,其特征在于,在形成所述栅极绝缘膜的工序中包括使氧化膜或氮化膜或氮氧化膜的绝缘膜沉积的工序。
CN201480039085.2A 2013-07-11 2014-07-09 碳化硅半导体装置及碳化硅半导体装置的制造方法 Pending CN105531802A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013145927 2013-07-11
JP2013-145927 2013-07-11
PCT/JP2014/068353 WO2015005397A1 (ja) 2013-07-11 2014-07-09 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN105531802A true CN105531802A (zh) 2016-04-27

Family

ID=52280075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480039085.2A Pending CN105531802A (zh) 2013-07-11 2014-07-09 碳化硅半导体装置及碳化硅半导体装置的制造方法

Country Status (5)

Country Link
US (1) US9922822B2 (zh)
EP (1) EP3021353A4 (zh)
JP (1) JP6025007B2 (zh)
CN (1) CN105531802A (zh)
WO (1) WO2015005397A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449392A (zh) * 2016-11-29 2017-02-22 东莞市广信知识产权服务有限公司 一种SiC表面钝化方法
CN109695014A (zh) * 2019-03-13 2019-04-30 海盐精斌五金制品有限公司 牙板表面氮化处理工艺
CN110349853A (zh) * 2018-04-04 2019-10-18 英飞凌科技股份有限公司 宽带隙半导体器件和用于形成宽带隙半导体器件的方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6887244B2 (ja) * 2016-12-09 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6376629B1 (ja) * 2017-01-24 2018-08-22 新電元工業株式会社 半導体装置の製造方法
JP6692306B2 (ja) 2017-02-09 2020-05-13 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7005847B2 (ja) * 2018-09-14 2022-01-24 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6648852B1 (ja) * 2019-04-26 2020-02-14 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11393806B2 (en) 2019-09-23 2022-07-19 Analog Devices, Inc. Gallium nitride and silicon carbide hybrid power device
JP7412765B2 (ja) * 2020-06-05 2024-01-15 国立大学法人京都大学 SiC半導体素子の製造方法及びSiC半導体素子
CN115732538A (zh) * 2022-09-08 2023-03-03 湖南三安半导体有限责任公司 一种半导体器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6764963B2 (en) * 2001-08-27 2004-07-20 National Institute Of Advanced Industrial Science And Technology Manufacturing method of semiconductor devices
US6936550B2 (en) * 1999-06-04 2005-08-30 Hitachi, Ltd. Semiconductor integrated circuit device and method for manufacturing the same
US20080203441A1 (en) * 2007-02-28 2008-08-28 Denso Corporation SiC semiconductor device and method for manufacturing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3420876B2 (ja) 1996-01-22 2003-06-30 新日本製鐵株式会社 SiCの熱酸化膜の改善方法
DE19612692C1 (de) * 1996-03-29 1997-11-20 Siemens Ag Verfahren zum Erzeugen einer Oxidschicht auf Siliciumcarbid und Verwendung des Verfahrens
JP3639440B2 (ja) 1998-09-02 2005-04-20 忠弘 大見 水分発生用反応炉
JP3551909B2 (ja) * 1999-11-18 2004-08-11 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2003086792A (ja) * 2001-09-10 2003-03-20 National Institute Of Advanced Industrial & Technology 半導体装置の作製法
US7880173B2 (en) * 2002-06-28 2011-02-01 National Institute Of Advanced Industrial Science And Technology Semiconductor device and method of manufacturing same
US7338869B2 (en) * 2002-06-28 2008-03-04 National Institute Of Advanced Industrial Science And Technology Semiconductor device and its manufacturing method
JP2006269641A (ja) * 2005-03-23 2006-10-05 National Institute Of Advanced Industrial & Technology 半導体装置及びその製造方法
JP5229845B2 (ja) * 2006-03-07 2013-07-03 独立行政法人産業技術総合研究所 炭化ケイ素mosfetの製造方法および炭化ケイ素mosfet
JP2011199132A (ja) 2010-03-23 2011-10-06 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2012186490A (ja) * 2012-05-07 2012-09-27 National Institute Of Advanced Industrial & Technology 半導体装置及び半導体基板の重水素処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936550B2 (en) * 1999-06-04 2005-08-30 Hitachi, Ltd. Semiconductor integrated circuit device and method for manufacturing the same
US6764963B2 (en) * 2001-08-27 2004-07-20 National Institute Of Advanced Industrial Science And Technology Manufacturing method of semiconductor devices
US20080203441A1 (en) * 2007-02-28 2008-08-28 Denso Corporation SiC semiconductor device and method for manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449392A (zh) * 2016-11-29 2017-02-22 东莞市广信知识产权服务有限公司 一种SiC表面钝化方法
CN110349853A (zh) * 2018-04-04 2019-10-18 英飞凌科技股份有限公司 宽带隙半导体器件和用于形成宽带隙半导体器件的方法
CN110349853B (zh) * 2018-04-04 2023-08-18 英飞凌科技股份有限公司 宽带隙半导体器件和用于形成宽带隙半导体器件的方法
CN109695014A (zh) * 2019-03-13 2019-04-30 海盐精斌五金制品有限公司 牙板表面氮化处理工艺

Also Published As

Publication number Publication date
WO2015005397A1 (ja) 2015-01-15
JP6025007B2 (ja) 2016-11-16
EP3021353A4 (en) 2017-02-15
US9922822B2 (en) 2018-03-20
JPWO2015005397A1 (ja) 2017-03-02
US20160126092A1 (en) 2016-05-05
EP3021353A1 (en) 2016-05-18

Similar Documents

Publication Publication Date Title
CN105531802A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
TWI311814B (en) Silicon carbide semiconductor device and method for producing the same
US20160087045A1 (en) Semiconductor device and method of manufacturing the same
CN101290886B (zh) 栅极介质层及栅极的制造方法
JP6432232B2 (ja) 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
JP2007242744A (ja) 炭化ケイ素半導体装置の製造方法および炭化ケイ素半導体装置
JP6189261B2 (ja) 半導体装置およびその製造方法
WO2015015672A1 (ja) 炭化珪素半導体装置及びその製造方法
JP4549167B2 (ja) 炭化珪素半導体装置の製造方法
JP5266996B2 (ja) 半導体装置の製造方法および半導体装置
JP6041311B2 (ja) 炭化珪素半導体装置の製造方法
JP2010080787A (ja) 半導体装置の製造方法
JP2015142078A (ja) 炭化ケイ素半導体装置およびその製造方法
US10249497B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2017168600A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
CN110783406A (zh) 具有第iva族离子注入的mosfet的结构与制造方法
US20230084127A1 (en) Semiconductor device manufacturing method
JP4748070B2 (ja) 半導体基板の製造方法
JP7389239B2 (ja) トレンチゲート型SiCMOSFETデバイス及びその製造方法
JP2019050294A (ja) 炭化珪素半導体装置
JP2017168601A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
KR100451768B1 (ko) 반도체 소자의 게이트 절연막 형성 방법
JP2017168603A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2021005663A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2013157539A (ja) 炭化ケイ素半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination