CN105514166B - Nldmos器件及其制造方法 - Google Patents
Nldmos器件及其制造方法 Download PDFInfo
- Publication number
- CN105514166B CN105514166B CN201510971911.3A CN201510971911A CN105514166B CN 105514166 B CN105514166 B CN 105514166B CN 201510971911 A CN201510971911 A CN 201510971911A CN 105514166 B CN105514166 B CN 105514166B
- Authority
- CN
- China
- Prior art keywords
- oxygen
- drift region
- well
- region
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 196
- 239000001301 oxygen Substances 0.000 claims abstract description 196
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 189
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 53
- 229920005591 polysilicon Polymers 0.000 claims abstract description 53
- 230000015556 catabolic process Effects 0.000 claims abstract description 25
- 230000005684 electric field Effects 0.000 claims abstract description 24
- 230000000903 blocking effect Effects 0.000 claims abstract description 19
- 238000011049 filling Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 87
- 239000000758 substrate Substances 0.000 claims description 86
- 239000004065 semiconductor Substances 0.000 claims description 47
- 239000011229 interlayer Substances 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 7
- 150000002926 oxygen Chemical class 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000006872 improvement Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种NLDMOS器件，包括：在漂移区上方形成有一个场氧，漂移区场氧的第二侧和漏区横向接触；漂移区场氧的第一侧位于多晶硅栅的底部且和P阱相隔一段距离；漂移区场氧第一侧的顶部区域的部分场氧被去除、且场氧被去除区域填充有替代介质层，替代介质层具有对离子注入的阻挡能力大于场氧的性质或者具有相对介电常数大于场氧的性质；对离子注入的阻挡能力较大的性质能使位于漂移区场氧的第一侧底部的漂移区的掺杂浓度降低，而利用具有较大相对介电常数的性质，能使位于漂移区场氧的第一侧底部的电场强度降低，二者都能分别提高的击穿电压。本发明还公开了NLDMOS器件的制造方法。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种N型横向扩散金属氧化物半导体(NLDMOS)器件；本发明还涉及一种NLDMOS器件的制造方法。
背景技术
在LDMOS器件中，导通电阻是一个重要的指标。为了制作高性能的LDMOS，通常需要在器件的漂移区增加一道额外的N型注入，使器件有较低的导通电阻，而采用这种方法会降低器件的击穿电压。对于180nm以下尺寸的工艺平台，LDMOS的隔离结构为浅沟槽场氧(STI)隔离，击穿发生时STI转角处为碰撞电离最强点，此处的电场强度最高，为提高器件击穿电压，需要降低此处漂移区掺杂浓度，同时优化电场分布。如图1所示，是现有NLDMOS器件的碰撞电离仿真图；在漂移区中的位于多晶硅栅底部的浅沟槽场氧底部也即虚线圈201所示位置处的浅沟槽场氧底部的漂移区的碰撞电离最强点，此处的电场强度最高，为提高器件击穿电压，需要降低此处漂移区掺杂浓度，同时优化电场分布。
发明内容
本发明所要解决的技术问题是提供一种NLDMOS器件，能提高器件的击穿电压。此，本发明还提供一种NLDMOS器件的制造方法。
为解决上述技术问题，本发明提供的NLDMOS器件包括：
N型掺杂的漂移区，形成于P型半导体衬底中。
P阱，形成于所述P型半导体衬底中，所述P阱和所述漂移区侧面接触或相隔一定距离。
形成于所述半导体衬底上方的多晶硅栅，所述多晶硅栅和所述半导体衬底表面隔离有栅介质层，在横向上所述多晶硅栅从所述P阱延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述P阱用于形成沟道；所述多晶硅栅的第一侧面位于所述P阱上方、第二侧面位于所述漂移区上方。
由N+区组成的源区和漏区，所述源区形成于所述P阱中并和所述多晶硅栅的第一侧面自对准，所述漏区形成于所述漂移区中。
由P+区组成的衬底引出区，所述衬底引出区形成于所述P阱中并用于将所述P阱引出。
在所述P阱和所述漏区之间的所述漂移区上方形成有一个场氧，令该场氧为漂移区场氧，所述漂移区场氧的第二侧和所述漏区横向接触；所述多晶硅栅延伸到所述漂移区场氧上方，所述漂移区场氧的第一侧位于所述多晶硅栅的底部且所述漂移区场氧的第一侧和所述P阱相隔一段距离。
所述漂移区场氧第一侧的顶部区域的部分场氧被去除、且场氧被去除区域填充有替代介质层，所述替代介质层具有对离子注入的阻挡能力大于所述场氧的性质或者具有相对介电常数大于所述场氧的性质；利用具有对离子注入的阻挡能力大于所述场氧的性质，所述替代介质层使位于所述漂移区场氧的第一侧底部的所述漂移区的掺杂浓度降低，从而提高NLDMOS器件的击穿电压；利用具有相对介电常数大于所述场氧的性质，所述替代介质层使位于所述漂移区场氧的第一侧底部的所述漂移区内的电场强度降低、增加漂移区电场强度的分布均匀性，从而提高所述NLDMOS器件的击穿电压。
进一步的改进是，在所述衬底引出区和所述源区之间也形成有一个所述场氧，在所述衬底引出区的外侧也形成有一个所述场氧，所述漏区的外侧也形成有一个所述场氧。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述场氧为局部场氧或浅沟槽场氧，所述场氧的材料为氧化硅，所述替代介质层的材料为氮化硅。
进一步的改进是，所述栅介质层为栅氧化层。
进一步的改进是，在所述P型半导体衬底表面形成有P型外延层，在所述P型外延层底部形成有N型埋层，所述漂移区和所述P阱都形成于所述P型外延层中。
进一步的改进是，在所述半导体衬底正面形成有层间膜，在所述层间膜的顶部形成有由正面金属层形成的源极、漏极和栅极，所述源极通过穿过所述层间膜的接触孔和所述源区以及所述衬底引出区接触，所述漏极通过穿过所述层间膜的接触孔和所述漏区接触，所述栅极通过穿过所述层间膜的接触孔和所述多晶硅栅接触；
进一步的改进是，所述漂移区中还形成有一个N阱，所述漏区形成于所述N阱中。
为解决上述技术问题，本发明提供的NLDMOS器件的制造方法包括如下步骤：
步骤一、提供一P型半导体衬底，在所述P型半导体衬底表面形成场氧，其中一个所述场氧位于后续形成的漂移区上方，令该场氧为漂移区场氧。
步骤二、采用光刻刻蚀工艺去除所述漂移区场氧第一侧的顶部区域的部分场氧，所述漂移区场氧的第二侧和后续形成的漏区横向接触，所述漂移区场氧的第一侧位于后续形成的多晶硅栅的底部。
步骤三、所述漂移区场氧的场氧被去除区域填充替代介质层，所述替代介质层具有对离子注入的阻挡能力大于所述场氧的性质或者具有相对介电常数大于所述场氧的性质；利用具有对离子注入的阻挡能力大于所述场氧的性质，所述替代介质层使位于所述漂移区场氧的第一侧底部的所述漂移区的掺杂浓度降低，从而提高NLDMOS器件的击穿电压；利用具有相对介电常数大于所述场氧的性质，所述替代介质层使位于所述漂移区场氧的第一侧底部的所述漂移区内的电场强度降低、增加漂移区电场强度的分布均匀性，从而提高所述NLDMOS器件的击穿电压。
步骤四、在P型半导体衬底形成N型掺杂的漂移区。
步骤五、光刻打开P阱注入区并进行P阱注入在所述P型半导体衬底中形成P阱，所述P阱和所述漂移区侧面接触或相隔一定距离；所述漂移区场氧的第一侧和所述P阱相隔一段距离。
步骤六、形成栅介质层和多晶硅栅，所述多晶硅栅在横向上从所述P阱延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述P阱用于形成沟道，所述多晶硅栅的第一侧面位于所述P阱上方、第二侧面位于所述漂移区场氧上方。
步骤七、进行N+注入形成源区和漏区，所述源区形成于所述P阱中并和所述多晶硅栅的第一侧面自对准，所述漏区形成于所述漂移区中，所述场氧的第二侧和所述漏区横向接触。
步骤八、进行P+注入形成衬底引出区，所述衬底引出区形成于所述P阱中并用于将所述P阱引出。
进一步的改进是，在所述衬底引出区和所述源区之间也形成有一个所述场氧，在所述衬底引出区的外侧也形成有一个所述场氧，所述漏区的外侧也形成有一个所述场氧。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述场氧为局部场氧或浅沟槽场氧，所述场氧的材料为氧化硅，所述替代介质层的材料为氮化硅。
进一步的改进是，所述栅介质层为栅氧化层。
进一步的改进是，在所述P型半导体衬底表面形成有P型外延层，在所述P型外延层底部形成有N型埋层，所述漂移区和所述P阱都形成于所述P型外延层中。
进一步的改进是，所述漂移区中还形成有一个N阱，所述漏区形成于所述N阱中，所述N阱在步骤四之后采用N型离子注入形成。
进一步的改进是，还包括如下步骤：
步骤九、在所述半导体衬底正面形成层间膜。
步骤十、形成穿过所述层间膜的接触孔，所述接触孔和底部对应的所述源区和所述衬底引出区、所述漏区以及所述多晶硅栅接触。
步骤十一、在所述层间膜顶部形成正面金属层并进行光刻刻蚀形成源极、漏极和栅极，所述源极通过穿过所述层间膜的接触孔和所述源区以及所述衬底引出区接触，所述漏极通过穿过所述层间膜的接触孔和所述漏区接触，所述栅极通过穿过所述层间膜的接触孔和所述多晶硅栅接触。
本发明通过对漂移区中的场氧即漂移区场氧进行特殊设计，即将漂移区场氧中靠近P阱的第一侧的顶部区域的部分场氧被去除、且场氧被去除区域填充有替代介质层，而替代介质层选择具有对离子注入的阻挡能力大于场氧的性质或者具有相对介电常数大于场氧的性质的材料。
其中，利用具有对离子注入的阻挡能力大于场氧的性质，替代介质层能使位于漂移区场氧的第一侧底部的漂移区的掺杂浓度降低，在相同的漂移区的离子注入条件下漂移区场氧的第一侧底部的漂移区的掺杂浓度会低于其它位置处的漂移区底部的掺杂浓度；而现有结构中相同漂移区离子注入的条件下漂移区场氧的各处的掺杂浓度相同，而在漂移区场氧底部各处的掺杂浓度相同时，由于漂移区场氧第一侧的底部由于转角的存在具有较强的电场强度，从而容易被击穿；而本发明通过降低漂移区场氧第一侧底部的漂移区的掺杂浓度，能降低该处的电场强度，从而能提高器件的击穿电压。
另外，利用具有相对介电常数大于场氧的性质，由于相对介电常数越大，对电场强度的削弱能力越强，所以采用具有相对介电常数大于场氧的性质的材料时
从而提高NLDMOS器件的击穿电压；替代介质层采用具有相对介电常数大于所述场氧的性质的材料时，同样能使漂移区场氧的第一侧底部的漂移区的电场强度降低，从而优化整个漂移区场氧底部的电场分布均匀性，从而提高所述NLDMOS器件的击穿电压。
本发明中，在半导体衬底为硅衬底时，场氧的材料为氧化硅，这时替代介质层采用氮化硅，相对于氧化硅，氮化硅同时具有更强的对离子注入的阻挡能力以及更大的相对介电常数，所以能够很好的降低漂移区场氧第一侧底部的电场强度，提高器件的击穿电压。
附图说明
下面结合附图和具体实施方式对本实用新型作进一步详细的说明：
图1是现有NLDMOS器件的碰撞电离仿真图；
图2本发明实施例NLDMOS器件的结构示意图；
图3A-图3H是本发明实施例方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例NLDMOS器件的结构示意图；本发明实施例NLDMOS器件包括：
N型掺杂的漂移区108，形成于P型半导体衬底101中。较佳为，所述半导体衬底101为硅衬底。在所述P型半导体衬底101表面形成有P型外延层103，在所述P型外延层103底部形成有N型埋层102，所述漂移区108和后续的P阱107都形成于所述P型外延层103中。
P阱107，形成于所述P型半导体衬底101中，所述P阱107和所述漂移区108侧面接触或相隔一定距离。
形成于所述半导体衬底101上方的多晶硅栅110，所述多晶硅栅110和所述半导体衬底101表面隔离有栅介质层如栅氧化层109，在横向上所述多晶硅栅110从所述P阱107延伸到所述漂移区108上方，被所述多晶硅栅110覆盖的所述P阱107用于形成沟道；所述多晶硅栅110的第一侧面位于所述P阱107上方、第二侧面位于所述漂移区108上方。本发明实施例中，在所述多晶硅栅110的侧面还形成有隔离侧墙111。
由N+区组成的源区112a和漏区112b，所述源区112a形成于所述P阱107中并和所述多晶硅栅110的第一侧面自对准，所述漏区112b形成于所述漂移区108中。本发明实施例中，所述漂移区108中还形成有一个N阱106，所述漏区112b形成于所述N阱106中。
由P+区组成的衬底引出区113，所述衬底引出区113形成于所述P阱107中并用于将所述P阱107引出。
多个场氧104，本发明实施例中，所述场氧104为浅沟槽场氧104，在其它实施例中所述场氧104也能为局部场氧。
在所述P阱107和所述漏区112b之间的所述漂移区108上方形成有一个场氧104，令该场氧104为漂移区场氧104a，也即图2中漂移区场氧单独用104a标出。本发明实施例中在所述衬底引出区113和所述源区112a之间也形成有一个所述场氧104，在所述衬底引出区113的外侧也形成有一个所述场氧104，所述漏区112b的外侧也形成有一个所述场氧104。所述场氧104的材料为氧化硅。
所述漂移区场氧104a的第二侧和所述漏区112b横向接触；所述多晶硅栅110延伸到所述漂移区场氧104a上方，所述漂移区场氧104a的第一侧位于所述多晶硅栅110的底部且所述漂移区场氧104a的第一侧和所述P阱107相隔一段距离。
所述漂移区场氧104a第一侧的顶部区域的部分场氧104被去除、且场氧104被去除区域填充有替代介质层105，所述替代介质层105具有对离子注入的阻挡能力大于所述场氧104的性质或者具有相对介电常数大于所述场氧104的性质；利用具有对离子注入的阻挡能力大于所述场氧104的性质，所述替代介质层105使位于所述漂移区场氧104a的第一侧底部的所述漂移区108的掺杂浓度降低，从而提高NLDMOS器件的击穿电压；利用具有相对介电常数大于所述场氧104的性质，所述替代介质层105使位于所述漂移区场氧104a的第一侧底部的所述漂移区108内的电场强度降低、增加漂移区108电场强度的分布均匀性，从而提高所述NLDMOS器件的击穿电压。
本发明实施例中的所述替代介质层105的材料为氮化硅。相对于氧化硅，氮化硅同时具有更强的对离子注入的阻挡能力以及更大的相对介电常数，所以能够很好的降低漂移区场氧第一侧底部的电场强度，提高器件的击穿电压。在其它实施中，所述替代介质层105也能选择其它材料，只要这种材料具有两种性质即具有对离子注入的阻挡能力大于所述场氧104的性质或者具有相对介电常数大于所述场氧104的性质中的一个即可，两种性质中一种都分别能提高器件的击穿电压，如同时具有两种性质则对击穿电压的改善更加好。
在所述半导体衬底101正面形成有层间膜，在所述层间膜的顶部形成有由正面金属层115形成的源极、漏极和栅极，所述源极通过穿过所述层间膜的接触孔114和所述源区112a以及所述衬底引出区113接触，所述漏极通过穿过所述层间膜的接触孔114和所述漏区112b接触，所述栅极通过穿过所述层间膜的接触孔114和所述多晶硅栅110接触。
如图3A至图3H所示，是本发明实施例方法各步骤中的器件结构示意图。本发明实施例NLDMOS器件的制造方法包括如下步骤：
步骤一、提供一P型半导体衬底101。在本发明实施例中，所述半导体衬底101为硅衬底。在所述P型半导体衬底101表面形成有P型外延层103，在所述P型外延层103底部形成有N型埋层102，后续的漂移区108和P阱107都形成于所述P型外延层103中。采用具有所述P型外延层103和N型埋层102的结构时，需要采用如下步骤形成：
首先，如图3A所示，在P型半导体衬底101表面通过N型离子注入形成N型埋层102，本发明实施例中P型半导体衬底101为电阻率在范围0.007Ω·cm～0.013Ω·cm的低阻衬底，所述N型埋层102为采用N型掺杂离子注入形成，即为N+掺杂。
之后，如图3B所示，在所述N型埋层102的表面淀积形成所述P型外延层103。
之后，如图3C所示，利用有源区光刻，在所述P型外延层103上打开浅沟槽区域，之后对浅沟槽区域的P型外延层103进行刻蚀，之后进行淀积以及研磨工艺在浅沟槽中填充氧化硅形成场氧104，即本发明实施例中所述场氧104为通过浅沟槽隔离工艺形成的浅沟槽场氧104。在其它实施例中所述场氧104也能为局部场氧。
在所述P型半导体衬底101表面形成场氧104，其中一个所述场氧104位于后续形成的漂移区108上方，令该场氧104为漂移区场氧104a。
本发明实施例中包括多个场氧104，其中，在所述P阱107和所述漏区112b之间的所述漂移区108上方形成有一个场氧104，令该场氧104为漂移区场氧104a，也即图2中漂移区场氧单独用104a标出。在所述衬底引出区113和所述源区112a之间也形成有一个所述场氧104，在所述衬底引出区113的外侧也形成有一个所述场氧104，所述漏区112b的外侧也形成有一个所述场氧104。
步骤二、如图3D所示，采用光刻刻蚀工艺去除所述漂移区场氧104a第一侧的顶部区域的部分场氧104，所述漂移区场氧104a的第二侧和后续形成的漏区112b横向接触，所述漂移区场氧104a的第一侧位于后续形成的多晶硅栅110的底部。
步骤三、如图3D所示，所述漂移区场氧104a的场氧104被去除区域填充替代介质层105，所述替代介质层105具有对离子注入的阻挡能力大于所述场氧104的性质或者具有相对介电常数大于所述场氧104的性质；利用具有对离子注入的阻挡能力大于所述场氧104的性质，所述替代介质层105使位于所述漂移区场氧104a的第一侧底部的所述漂移区108的掺杂浓度降低，从而提高NLDMOS器件的击穿电压；利用具有相对介电常数大于所述场氧104的性质，所述替代介质层105使位于所述漂移区场氧104a的第一侧底部的所述漂移区108内的电场强度降低、增加漂移区108电场强度的分布均匀性，从而提高所述NLDMOS器件的击穿电压。
本发明实施例中，所述替代介质层105的材料为氮化硅。在其它实施例中，也能采用任何其它的至少具有两个性质即具有对离子注入的阻挡能力大于所述场氧104的性质或者具有相对介电常数大于所述场氧104的性质之一的材料。
步骤四、如图3E所示，采用光刻加N型离子注入工艺在P型半导体衬底101形成N型掺杂的漂移区108。
步骤五、光刻打开P阱107注入区并进行P阱107注入在所述P型半导体衬底101中形成P阱107，所述P阱107和所述漂移区108侧面接触或相隔一定距离；所述漂移区场氧104a的第一侧和所述P阱107相隔一段距离。
较佳为，本发明实施例中还包括采用光刻加N型离子注入工艺在所述漂移区108中形成N阱106的步骤，后续所述漏区112b会形成于所述N阱106中。
步骤六、如图3F所示，形成栅介质层109和多晶硅栅110，较佳为，所述栅介质层109为栅氧化层。
所述多晶硅栅110在横向上从所述P阱107延伸到所述漂移区108上方，被所述多晶硅栅110覆盖的所述P阱107用于形成沟道，所述多晶硅栅110的第一侧面位于所述P阱107上方、第二侧面位于所述漂移区场氧104a上方。
如图3G所示，采用淀积加干法刻蚀工艺在所述多晶硅栅110的侧面形成隔离侧墙111。本发明实施例中，先淀积一层2500埃～3500埃的二氧化硅，然后进行干法刻蚀形成所述隔离侧墙111。
步骤七、如图3F所示，进行N+注入即源漏注入形成源区112a和漏区112b，所述源区112a形成于所述P阱107中并和所述多晶硅栅110的第一侧面自对准，所述漏区112b形成于所述漂移区108中，所述场氧104的第二侧和所述漏区112b横向接触。
步骤八、如图3F所示，进行P+注入形成衬底引出区113，所述衬底引出区113形成于所述P阱107中并用于将所述P阱107引出。本发明实施例中，所述衬底引出区113和所述源区112a之间包括有一个场氧104；在其它实施例中，所述衬底引出区113和所述源区112a也能为横向接触的结构。
步骤九、在所述半导体衬底101正面形成层间膜。
步骤十、形成穿过所述层间膜的接触孔114，所述接触孔114和底部对应的所述源区112a和所述衬底引出区113、所述漏区112b以及所述多晶硅栅110接触。
步骤十一、在所述层间膜顶部形成正面金属层115并进行光刻刻蚀形成源极、漏极和栅极，所述源极通过穿过所述层间膜的接触孔114和所述源区112a以及所述衬底引出区113接触，所述漏极通过穿过所述层间膜的接触孔114和所述漏区112b接触，所述栅极通过穿过所述层间膜的接触孔114和所述多晶硅栅110接触。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (16)
1.一种NLDMOS器件，其特征在于，包括：
N型掺杂的漂移区，形成于P型半导体衬底中；
P阱，形成于所述P型半导体衬底中，所述P阱和所述漂移区侧面接触或相隔一定距离；
形成于所述半导体衬底上方的多晶硅栅，所述多晶硅栅和所述半导体衬底表面隔离有栅介质层，在横向上所述多晶硅栅从所述P阱延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述P阱用于形成沟道；所述多晶硅栅的第一侧面位于所述P阱上方、第二侧面位于所述漂移区上方；
由N+区组成的源区和漏区，所述源区形成于所述P阱中并和所述多晶硅栅的第一侧面自对准，所述漏区形成于所述漂移区中；
由P+区组成的衬底引出区，所述衬底引出区形成于所述P阱中并用于将所述P阱引出；
在所述P阱和所述漏区之间的所述漂移区上方形成有一个场氧，令该场氧为漂移区场氧，所述漂移区场氧的第二侧和所述漏区横向接触；所述多晶硅栅延伸到所述漂移区场氧上方，所述漂移区场氧的第一侧位于所述多晶硅栅的底部且所述漂移区场氧的第一侧和所述P阱相隔一段距离；
所述漂移区场氧第一侧的顶部区域的部分场氧被去除、且场氧被去除区域填充有替代介质层，所述替代介质层具有对离子注入的阻挡能力大于所述场氧的性质或者具有相对介电常数大于所述场氧的性质；利用具有对离子注入的阻挡能力大于所述场氧的性质，所述替代介质层使位于所述漂移区场氧的第一侧底部的所述漂移区的掺杂浓度降低，从而提高NLDMOS器件的击穿电压；利用具有相对介电常数大于所述场氧的性质，所述替代介质层使位于所述漂移区场氧的第一侧底部的所述漂移区内的电场强度降低、增加漂移区电场强度的分布均匀性，从而提高所述NLDMOS器件的击穿电压。
2.如权利要求1所述的NLDMOS器件，其特征在于：在所述衬底引出区和所述源区之间也形成有一个所述场氧，在所述衬底引出区的外侧也形成有一个所述场氧，所述漏区的外侧也形成有一个所述场氧。
3.如权利要求1或2所述的NLDMOS器件，其特征在于：所述半导体衬底为硅衬底。
4.如权利要求3所述的NLDMOS器件，其特征在于：所述场氧为局部场氧或浅沟槽场氧，所述场氧的材料为氧化硅，所述替代介质层的材料为氮化硅。
5.如权利要求1所述的NLDMOS器件，其特征在于：所述栅介质层为栅氧化层。
6.如权利要求1所述的NLDMOS器件，其特征在于：在所述P型半导体衬底表面形成有P型外延层，在所述P型外延层底部形成有N型埋层，所述漂移区和所述P阱都形成于所述P型外延层中。
7.如权利要求1所述的NLDMOS器件，其特征在于：在所述半导体衬底正面形成有层间膜，在所述层间膜的顶部形成有由正面金属层形成的源极、漏极和栅极，所述源极通过穿过所述层间膜的接触孔和所述源区以及所述衬底引出区接触，所述漏极通过穿过所述层间膜的接触孔和所述漏区接触，所述栅极通过穿过所述层间膜的接触孔和所述多晶硅栅接触。
8.如权利要求1所述的NLDMOS器件，其特征在于：所述漂移区中还形成有一个N阱，所述漏区形成于所述N阱中。
9.一种NLDMOS器件的制造方法，其特征在于，包括如下步骤：
步骤一、提供一P型半导体衬底，在所述P型半导体衬底表面形成场氧，其中一个所述场氧位于后续形成的漂移区上方，令该场氧为漂移区场氧；
步骤二、采用光刻刻蚀工艺去除所述漂移区场氧第一侧的顶部区域的部分场氧，所述漂移区场氧的第二侧和后续形成的漏区横向接触，所述漂移区场氧的第一侧位于后续形成的多晶硅栅的底部；
步骤三、所述漂移区场氧的场氧被去除区域填充替代介质层，所述替代介质层具有对离子注入的阻挡能力大于所述场氧的性质或者具有相对介电常数大于所述场氧的性质；利用具有对离子注入的阻挡能力大于所述场氧的性质，所述替代介质层使位于所述漂移区场氧的第一侧底部的所述漂移区的掺杂浓度降低，从而提高NLDMOS器件的击穿电压；利用具有相对介电常数大于所述场氧的性质，所述替代介质层使位于所述漂移区场氧的第一侧底部的所述漂移区内的电场强度降低、增加漂移区电场强度的分布均匀性，从而提高所述NLDMOS器件的击穿电压；
步骤四、在P型半导体衬底形成N型掺杂的漂移区；
步骤五、光刻打开P阱注入区并进行P阱注入在所述P型半导体衬底中形成P阱，所述P阱和所述漂移区侧面接触或相隔一定距离；所述漂移区场氧的第一侧和所述P阱相隔一段距离；
步骤六、形成栅介质层和多晶硅栅，所述多晶硅栅在横向上从所述P阱延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述P阱用于形成沟道，所述多晶硅栅的第一侧面位于所述P阱上方、第二侧面位于所述漂移区场氧上方；
步骤七、进行N+注入形成源区和漏区，所述源区形成于所述P阱中并和所述多晶硅栅的第一侧面自对准，所述漏区形成于所述漂移区中，所述场氧的第二侧和所述漏区横向接触；
步骤八、进行P+注入形成衬底引出区，所述衬底引出区形成于所述P阱中并用于将所述P阱引出。
10.如权利要求9所述的NLDMOS器件的制造方法，其特征在于：在所述衬底引出区和所述源区之间也形成有一个所述场氧，在所述衬底引出区的外侧也形成有一个所述场氧，所述漏区的外侧也形成有一个所述场氧。
11.如权利要求9或10所述的NLDMOS器件的制造方法，其特征在于：所述半导体衬底为硅衬底。
12.如权利要求11所述的NLDMOS器件的制造方法，其特征在于：所述场氧为局部场氧或浅沟槽场氧，所述场氧的材料为氧化硅，所述替代介质层的材料为氮化硅。
13.如权利要求9所述的NLDMOS器件的制造方法，其特征在于：所述栅介质层为栅氧化层。
14.如权利要求9所述的NLDMOS器件的制造方法，其特征在于：在所述P型半导体衬底表面形成有P型外延层，在所述P型外延层底部形成有N型埋层，所述漂移区和所述P阱都形成于所述P型外延层中。
15.如权利要求9所述的NLDMOS器件的制造方法，其特征在于：所述漂移区中还形成有一个N阱，所述漏区形成于所述N阱中，所述N阱在步骤四之后采用N型离子注入形成。
16.如权利要求9所述的NLDMOS器件的制造方法，其特征在于，还包括如下步骤：
步骤九、在所述半导体衬底正面形成层间膜；
步骤十、形成穿过所述层间膜的接触孔，所述接触孔和底部对应的所述源区和所述衬底引出区、所述漏区以及所述多晶硅栅接触；
步骤十一、在所述层间膜顶部形成正面金属层并进行光刻刻蚀形成源极、漏极和栅极，所述源极通过穿过所述层间膜的接触孔和所述源区以及所述衬底引出区接触，所述漏极通过穿过所述层间膜的接触孔和所述漏区接触，所述栅极通过穿过所述层间膜的接触孔和所述多晶硅栅接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510971911.3A CN105514166B (zh) | 2015-12-22 | 2015-12-22 | Nldmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510971911.3A CN105514166B (zh) | 2015-12-22 | 2015-12-22 | Nldmos器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105514166A CN105514166A (zh) | 2016-04-20 |
| CN105514166B true CN105514166B (zh) | 2018-04-17 |
Family
ID=55722001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510971911.3A Active CN105514166B (zh) | 2015-12-22 | 2015-12-22 | Nldmos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105514166B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109216342B (zh) * | 2017-06-30 | 2020-10-23 | 无锡华润上华科技有限公司 | 半导体静电防护结构 |
| CN109860276B (zh) * | 2019-02-14 | 2022-08-09 | 长江存储科技有限责任公司 | 半导体器件及其形成方法 |
| CN115332324A (zh) * | 2022-10-18 | 2022-11-11 | 广州粤芯半导体技术有限公司 | 半导体器件及其制造方法 |
| CN117012835B (zh) * | 2023-10-07 | 2024-01-23 | 粤芯半导体技术股份有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130168A (zh) * | 2010-01-20 | 2011-07-20 | 上海华虹Nec电子有限公司 | 隔离型ldnmos器件及其制造方法 |
| CN102543738A (zh) * | 2010-12-20 | 2012-07-04 | 上海华虹Nec电子有限公司 | 高压ldmos器件及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003038906A2 (en) * | 2001-11-01 | 2003-05-08 | Koninklijke Philips Electronics N.V. | Lateral soi field-effect transistor and method of making the same |
| KR100422393B1 (ko) * | 2002-01-17 | 2004-03-11 | 한국전자통신연구원 | 격자형 표류 영역 구조를 갖는 이디모스 소자 및 그 제조방법 |
| CN100377321C (zh) * | 2004-06-28 | 2008-03-26 | 中芯国际集成电路制造(上海)有限公司 | 用于高电压操作的金属氧化物半导体器件及其制造方法 |
-
2015
- 2015-12-22 CN CN201510971911.3A patent/CN105514166B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130168A (zh) * | 2010-01-20 | 2011-07-20 | 上海华虹Nec电子有限公司 | 隔离型ldnmos器件及其制造方法 |
| CN102543738A (zh) * | 2010-12-20 | 2012-07-04 | 上海华虹Nec电子有限公司 | 高压ldmos器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105514166A (zh) | 2016-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104992977B (zh) | Nldmos器件及其制造方法 | |
| CN103137697B (zh) | 功率mosfet及其形成方法 | |
| CN103579343B (zh) | 一种超结沟槽金属氧化物半导体场效应管及其制造方法 | |
| CN104465379B (zh) | 半导体器件及形成方法 | |
| CN103456791B (zh) | 沟槽功率mosfet | |
| US20150171201A1 (en) | Self aligned trench mosfet with integrated diode | |
| CN105514166B (zh) | Nldmos器件及其制造方法 | |
| CN103579346A (zh) | 用于高压场平衡金属氧化物场效应晶体管的端接结构及其制备方法 | |
| CN103887173A (zh) | 利用耗尽p-屏蔽的低输出电容的高频开关mosfet | |
| CN105428415B (zh) | Nldmos器件及其制造方法 | |
| CN103000673A (zh) | 半导体器件及其制造方法 | |
| CN110350036A (zh) | 半导体装置及其制造方法 | |
| CN102983164A (zh) | 半导体器件及其制造方法 | |
| CN109659351A (zh) | 绝缘栅双极晶体管 | |
| US20100093136A1 (en) | Process for manufacturing a charge-balance power diode and an edge-termination structure for a charge-balance semiconductor power device | |
| CN105742185A (zh) | 屏蔽栅功率器件及其制造方法 | |
| CN105914231B (zh) | 电荷存储型igbt及其制造方法 | |
| CN102456688B (zh) | 具有不同器件外延层的集成电路技术 | |
| CN104659090B (zh) | Ldmos器件及制造方法 | |
| CN103199018B (zh) | 场阻断型半导体器件的制造方法和器件结构 | |
| CN105206675A (zh) | Nldmos器件及其制造方法 | |
| CN104821334B (zh) | N型ldmos器件及工艺方法 | |
| CN104576730B (zh) | 超级结器件及其制造方法 | |
| CN111223931A (zh) | 沟槽mosfet及其制造方法 | |
| CN109119458A (zh) | 隔离结构及工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |