CN105471687A - 控制器区域网络总线驱动器及用于控制所述驱动器的方法 - Google Patents

控制器区域网络总线驱动器及用于控制所述驱动器的方法 Download PDF

Info

Publication number
CN105471687A
CN105471687A CN201510622717.4A CN201510622717A CN105471687A CN 105471687 A CN105471687 A CN 105471687A CN 201510622717 A CN201510622717 A CN 201510622717A CN 105471687 A CN105471687 A CN 105471687A
Authority
CN
China
Prior art keywords
mosfet
source follower
mos fet
conductor
driven mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510622717.4A
Other languages
English (en)
Other versions
CN105471687B (zh
Inventor
C·布伦南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Linear Technology LLC
Original Assignee
Linear Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Linear Technology LLC filed Critical Linear Technology LLC
Publication of CN105471687A publication Critical patent/CN105471687A/zh
Application granted granted Critical
Publication of CN105471687B publication Critical patent/CN105471687B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40039—Details regarding the setting of the power status of a node according to activity on the bus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Power Engineering (AREA)

Abstract

本发明涉及一种控制器区域网络总线驱动器及一种用于控制所述驱动器的方法。控制器区域网络CAN驱动器(传输器)包含常规主要驱动器，其具有开路漏极第一驱动器MOSFET，用于上拉显性状态中的总线的第一导体；及开路漏极第二驱动器MOSFET，用于下拉所述显性状态中的所述总线的第二导体。由于难以完全与所述驱动器MOSFET特性相匹配以在接通及断开期间传导完全相等电流，因此显著共模波动发生，从而导致电磁发射。源极跟随器分别与所述第一驱动器MOSFET及所述第二驱动器MOSFET并联连接，以在所述主要驱动器MOSFET接通及断开的时间期间在所述导体上产生低共模负载阻抗，从而极大地减少由所述主要驱动器MOSFET导致的任何共模波动。

Description

控制器区域网络总线驱动器及用于控制所述驱动器的方法
相关申请案的交叉参考
本申请案基于且主张2014年9月26日申请的第62/056,240号美国临时申请案的优先权，其由本发明的发明者转让给本发明的受让人且以引用的方式并入本文中。
技术领域
本发明涉及控制器区域网络(CAN)总线传输器，且特定来说，涉及减少共模波动的总线驱动器。
背景技术
控制器区域网络(CAN)总线标准ISO11898经设计以允许装置使用2线总线彼此通信。ISO11898标准以引用的方式并入本文中。总线上的数据信号是差分的，因此任何共模信号被理想地废止。所述标准主要应用于车辆中的通信，且可在总线上通信的装置的实例包含发动机控制单元、动力转向控制单元、安全气囊控制单元、音频***控制单元、电动车窗控制单元等等。CAN总线标准也可应用于工业环境(例如，机械手控制单元)、娱乐环境(例如，视频游戏控制单元)及其它环境。
各种控制单元通常产生并行数据，且所述数据根据协议被封装在帧中且作为差分位信号在总线上串行传输。由所述标准指定冲突及仲裁规则。
本发明仅处理CAN中的总线驱动器(传输器)，其通常耦合到双绞线。
图1说明用于接收线12上的串行数据的特定装置的现有技术CAN总线驱动器10。在一个实例中，总线驱动器10接收线12上的逻辑0位，且栅极驱动器14产生用于接通PMOS晶体管16的低PGATE电压及产生用于接通NMOS晶体管18的高NGATE电压。因此，Vcc被施加到高侧总线线路20，且***接地被施加到低侧总线线路22。线20及22经由任选反向电流阻挡二极管26及28以及总线端子CANH及CANL耦合到双绞线缆线24(总线)。针对逻辑1位的电压差分应大于1.5伏特。此被称作显性状态。针对线12上的逻辑1位，晶体管16及18两者皆断开(高阻抗)，且120欧姆终端电阻器30及32使总线上的差分电压返回到0伏特。此被称作隐性状态。
各种装置将耦合到缆线24且也包含类似于驱动器10的总线驱动器。
共模电压(其等于CANH及CANL端子电压的平均)在从隐性状态到显性状态的转变期间及在从显性状态返回隐性状态的转变期间理想地保持恒定。共模电压的波动导致电磁发射(EME)，其在电子***中是非所要的。
在从隐性状态到显性状态的转变期间，PMOS晶体管16应在与NMOS晶体管18完全相同的时间及以与NMOS晶体管18完全相同的速率接通以便于CANH及CANL端子电压的平均贯穿显性状态保持大约恒定。同样地，在从显性状态到隐性状态的转变期间，PMOS晶体管16应在与NMOS晶体管18完全相同的时间及以与NMOS晶体管18完全相同的速率断开。
在实际的电子装置中，很难确保不同类型(PFET对NFET)的两个不同开路漏极FET在完全相同的时间以完全相同的速率接通和断开。如果两个装置不以相同的速率接通或断开，那么共模电压大的改变可在转变期间出现，从而导致EME。CAN总线驱动器10极易产生大的共模变化。这是因为两个晶体管16及18在其接通和断开时充当高阻抗电流源，在此期间，两个晶体管16及18的栅极到源极电压(Vgs)为低且其漏极到源极电压(Vds)为高。在此条件下，共模负载为这两个晶体管的并联输出阻抗(加CAN总线上的CAN接收器的并联阻抗)。此导致可为几十千欧姆的高共模负载阻抗。在这些条件下，由PMOS晶体管16及NMOS晶体管18在接通或断开转变期间同时传导的电流的小分数差可导致一伏特或一伏特以上的共模电压波动。这在许多***中针对EME考虑是不可接受的。
所需要的是受由主要驱动器晶体管在显性状态与隐性状态之间的转变期间所传导的不相等电流的较小影响的CAN驱动器。
发明内容
本发明涉及CAN总线驱动器，其中主要驱动器晶体管辅以互补源极跟随器驱动器。因为源极跟随器FET通过其源极而非其漏极驱动其相应CAN总线线路，所以其输出阻抗与开路漏极驱动器相比非常低。互补源极跟随器驱动器在主要驱动器FET接通稍前接通且在主要驱动器FET断开稍后断开，以提供在显性状态与隐性状态之间的转变期间低得多的共模负载阻抗，借此极大地减少从主要驱动器FET中的传导电流不匹配所产生的共模电压波动。
源极跟随器驱动器含有互补斜坡产生器电路，其产生高度匹配地相等且相反的两个上升及下降波形。良好匹配是可能的，因为集成电路技术使高度匹配的互补电流源及高度匹配的电容器成为可能。互补的上升及下降斜坡是通过将相等但相反的电流接入一对相匹配的电容器而产生。
当主要驱动器晶体管完全接通时，总线由主要驱动晶体管及其相应并联传导的源极跟随器驱动。
在另一实施例中，如果源极跟随器驱动器与主要驱动器FET同时切换则实现类似益处，原因是源极跟随器驱动器的低阻抗主导切换效果，但此精确定时在实际电路中是相对困难的。
附图说明
图1说明现有技术CAN总线驱动器。
图2说明根据本发明的一个实施例的CAN总线驱动器。
图3说明根据本发明的第二实施例的CAN总线驱动器，其中额外共源极FET以反并联方式与源极跟随器FET中的每一者连接以允许在实现相同总体输出驱动电流的情况下将主要驱动器FET做的更小。
图4说明根据本发明的第四实施例的CAN总线驱动器，其中排除图3中的主要驱动器FET，同时增加源极跟随器驱动器中的FET的大小以实现相同总体输出驱动电流。
具体实施方式
图2说明改进的CAN总线驱动器40，其中与图1中的元件等效的元件标有相同数字。驱动器40进一步包含上拉源极跟随器42及下拉源极跟随器44。
上拉源极跟随器42包含NMOS晶体管46，其漏极耦合到电源电压Vcc且其源极耦合到充当保护性高电压共源共栅装置的PMOS晶体管48的源极。PMOS晶体管48的漏极耦合到高侧总线线路20。PMOS晶体管48的栅极耦合到***接地以将其接通，且NMOS晶体管46的栅极经耦合以接收由斜坡产生器50产生的控制电压。
下拉源极跟随器44包含PMOS晶体管52，其漏极耦合到***接地且其源极耦合到充当保护性高电压共源共栅装置的NMOS晶体管54的源极。NMOS晶体管54的漏极耦合到低侧总线线路22。NMOS晶体管54的栅极耦合到***电源电压Vcc以将其接通，且PMOS晶体管52的栅极经耦合以接收由斜坡产生器50产生的控制电压，其中针对PMOS晶体管52及NMOS晶体管46的控制电压互补，如由斜坡产生器50内的互补波形NSLW(N扭转)及PSLW(P扭转)所展示。
PMOS晶体管52与NMOS晶体管46相匹配以使得在两个晶体管接通或断开时其传导约相同电流。
高侧总线线路20耦合到主要驱动器56中的PMOS晶体管16的漏极，且低侧总线线路22耦合到主要驱动器56中的NMOS晶体管18的漏极。
因为NMOS晶体管46及PMOS晶体管52通过其源极而非其漏极驱动其相应CAN总线线路20/22，所以其输出阻抗与开路漏极驱动器相比非常低。由于由总线线路20或22上的波动导致的Vgs的任何改变产生通过晶体管的电流的大的改变，因此输出阻抗低。
由于NMOS晶体管46与PMOS晶体管52相匹配且跟随斜坡产生器50的匹配良好的互补输出，且因为其输出为低阻抗电压源而非高阻抗电流源，因此源极跟随器42及44在其接通或断开时产生非常少的共模电压波动。此外，当主要驱动器56接通和断开时，源极跟随器42及44提供主要驱动器56上的低阻抗共模负载。
源极跟随器42及44的低得多的共模负载阻抗借此极大地减少从在改变状态时主要驱动器56晶体管16及18中的传导电流不匹配所产生的共模电压波动。
被视为总体源极跟随器驱动器电路58的部分的互补斜坡产生器50产生两个上升及下降波形(NSLW及PSLW)，其高度匹配地相等且相反。良好匹配是可能的，因为集成电路技术使高度匹配的互补电流源及高度匹配的电容器成为可能。互补的上升及下降斜坡是通过将相等但相反电流接入一对相匹配的电容器而产生。
为了让源极跟随器驱动器58提供在主要驱动器晶体管16及18接通及断开的时间期间用于主要驱动器56的共模负载，其必须在主要驱动器56接通稍前接通且在主要驱动器56断开稍后断开。通过数据输入线12与源极跟随器驱动器58及主要驱动器56的输入之间的延迟电路60及62来实现此目的。通过延迟数据信号的前缘(用于接通)而不是后缘(用于断开)的延迟电路62来驱动主要驱动器56。由延迟电路62内的数据输入DIN及数据输出DOUT波形来展示此种情况。通过延迟数据信号的后缘(用于断开)而不是前缘(用于接通)的延迟电路60来驱动源极跟随器驱动器58。随着所述数据信号的前缘的到来，源极跟随器驱动器58立即接通，紧随其后的是主要驱动器56。随着所述数据信号的下降边缘的到来，主要驱动器56立即断开，紧随其后的是源极跟随器驱动器58。此使源极跟随器驱动器58能够在其接通及断开转变期间提供共模负载到主要驱动器56以减少共模电压波动。
因此，理想地，主要驱动器56仅在源极跟随器驱动器58处于其稳定状态(无论处于隐性状态还是显性状态)时切换。
因为源极跟随器驱动器58通过源极跟随器42及44来驱动输出，所以在NMOS晶体管46及PMOS晶体管52的栅极上的输入电压与其输出之间存在电压降。出于此原因，源极跟随器驱动器58不能够驱动充分大的差分电压以满足CAN总线的需要。因此，其作为补充驱动器使用以改进主要驱动器56的EME性质，其使用适合于驱动CAN总线上的大差分电压的开路漏极FET。
在替代实施例中，可删除高电压保护共源共栅晶体管48及52。也可删除阻挡二极管26及28，或可将其放置在电路中的其它节点处。此外，可使用其它技术用于确保源极跟随器驱动器58在主要驱动器56接通之前接通且在主要驱动器56断开之后断开。
在一些实施例中，串行传输使用非归零(NRZ)格式。
图3说明本发明的第二实施例。图3不同于图2的是共源极低电压PMOS晶体管66及NMOS晶体管68以反并联方式分别与源极跟随器NMOS晶体管46及PMOS晶体管52连接。PMOS晶体管66使其源极及主体连接到NMOS晶体管46的漏极且使其漏极连接到NMOS晶体管46的源极及主体。PMOS晶体管66的栅极由与主要驱动器PMOS晶体管16并联的主要驱动器56的栅极驱动器14来驱动而非由源极跟随器驱动器斜坡产生器50来驱动。
同样地，共源极NMOS晶体管68使其源极及主体连接到PMOS晶体管52的漏极且使其漏极连接到PMOS晶体管52的源极及主体。NMOS晶体管68的栅极由与主要驱动器NMOS晶体管18并联的主要驱动器56的栅极驱动器14来驱动而非由源极跟随器驱动器斜坡产生器50来驱动。
图3的实施例的优点是专门用于源极跟随器驱动器58中的高电压晶体管48及54的芯片面积的更有效使用。高电压FET在CAN传输器的输出电路中是所需的，因为其提供与通常在COMS集成电路中使用的常规低电压FET相比强得多的对电故障条件及静电放电的抗损坏能力。然而，针对相同输出驱动电流，高电压FET与低电压FET相比需要大得多的芯片面积。在图2中展示的实施例中，源极跟随器驱动器58中的高电压共源共栅晶体管48及52仅在信号的接通及断开阶段期间传导，且在所述驱动器完全接通时不提供输出驱动电流。主要驱动器56上拉高侧总线线路20上的电压足够高以断开源极跟随器NMOS晶体管46，及下拉低侧总线线路22上的电压足够低以断开源极跟随器PMOS晶体管52。其结果是，通过高电压共源共栅晶体管48及54的电流在完全接通状态期间下降到零。专门用于高电压共源共栅晶体管48及54的相当大的芯片面积产生抑制共模电压波动的益处，但在其完全接通状态中不提供传输器的驱动电流。
图3的实施例通过添加与源极跟随器NMOS晶体管46反并联的共源极PMOS晶体管66且添加与源极跟随器PMOS晶体管52反并联的共源极NMOS晶体管68来改进传输器的面积效率。晶体管66及68的栅极由分别与主要驱动器输出晶体管16及18并联的主要驱动器栅极驱动器14驱动。晶体管66及68与主要驱动器晶体管16及18在相同的时间接通及断开，且通过高电压共源共栅晶体管48及54传导电流。因为其连接在与主要驱动器晶体管并联的共源极配置中，所以其栅极到源极控制电压独立于总线线路20及22上的电压。当总线线路20被拉高且总线线路22被拉低时，甚至当这些总线线路上的电压断开源极跟随器晶体管46及52时，晶体管66及68继续通过晶体管48及54传导电流。因为高电压晶体管54及48现在提供在完全接通状态中的传输器的驱动强度，所以在实现与图2中展示的实施例相同的输出驱动电流的同时，可减少主要驱动器晶体管16及18的大小。
图4说明本发明的第三实施例，其借助于与图3的电路相比更简单的电路可用于减少驱动器面积(与图2的实施例相比较)。在此实施例中，图3中的主要驱动器14的高电压晶体管16及18被完全去除，且完全接通状态的驱动电流流过共源极低电压晶体管66及68及其相关联的任选高电压共源共栅晶体管48及54。此简化与图3中所示的实施例相比较的电路，同时保持其为了驱动接通状态输出电流而对高电压共源共栅晶体管48及54完全利用的一些优势。然而，共源极晶体管66及68与高电压共源共栅晶体管48及54将必须做得与图3中其对应物相比显著更大，因为其现在必须在不存在主要驱动器晶体管16及18的情况下驱动完全输出电流。由于其对高电压共源共栅晶体管48及54的低效使用，总FET面积与图2的实施例相比可为更低，但总晶体管面积与图3的实施例相比可为更高，这是因为晶体管68及54与晶体管66及48的串联组合将具有与在图3中的主要驱动器14中使用的单一晶体管18及晶体管16相比更高的每单位面积电阻。
在另一实施例中，如果源极跟随器驱动器与主要驱动器FET同时切换，那么实现减少在状态之间的转变期间的共模电压波动的类似优点，这是由于源极跟随器驱动器的低阻抗主导总线线路上的切换效果，但在实际电路中，各种FET的转变的此精确定时相对困难。因此，在此实施例中，不需要延迟电路60及62。
尽管已展示及描述本发明的特定实施例，但所属领域的技术人员应了解，在不脱离在其更广方面中的本发明的情况下，可做改变及修改。所附权利要求书在其范围内涵盖在本发明的真实精神及范围内的所有此类改变及修改。

Claims (18)

1.一种用于总线的驱动器，其中所述总线包括两个导体，所述驱动器包括：
主要驱动器，其包括：
第一驱动MOSFET，其具有耦合到所述总线的第一导体的漏极及耦合到第一电压的源极；及
第二驱动MOSFET，其具有耦合到所述总线的第二导体的漏极及耦合到低于所述第一电压的第二电压的源极，
其中施加到所述主要驱动器的第一输入数据状态致使所述第一驱动MOSFET朝向所述第一电压拉所述第一导体且致使所述第二驱动MOSFET朝向所述第二电压拉所述第二导体，且其中施加到所述主要驱动器的第二数据状态致使所述第一驱动MOSFET及所述第二驱动MOSFET断开以便为高阻抗；及
源极跟随器电路，其包括：
第一源极跟随器MOSFET，其具有耦合到所述第一导体的源极及耦合到所述第一电压的漏极；及
第二源极跟随器MOSFET，其具有耦合到所述第二导体的源极及耦合到所述第二电压的漏极，
其中施加到所述源极跟随器电路的所述第一输入数据状态致使所述第一源极跟随器MOSFET朝向所述第一电压拉所述第一导体且致使所述第二源极跟随器MOSFET朝向所述第二电压拉所述第二导体，且其中所述第二数据状态致使所述第一源极跟随器MOSFET及所述第二源极跟随器MOSFET断开以便为高阻抗，
其中所述第一源极跟随器MOSFET及所述第二源极跟随器MOSFET经控制以与所述第一驱动MOSFET及所述第二驱动MOSFET接通同时接通或在其接通之前接通，且
其中所述第一源极跟随器MOSFET及所述第二源极跟随器MOSFET经控制以与所述第一驱动MOSFET及所述第二驱动MOSFET断开同时断开或在所述第一驱动MOSFET及所述第二驱动MOSFET已断开之后断开。
2.根据权利要求1所述的驱动器，其中所述第一源极跟随器MOSFET及所述第二源极跟随器MOSFET经控制以在所述第一驱动MOSFET及所述第二驱动MOSFET接通之前接通，且
其中所述第一源极跟随器MOSFET及所述第二源极跟随器MOSFET经控制以在所述第一驱动MOSFET及所述第二驱动MOSFET已断开之后断开。
3.根据权利要求1所述的驱动器，其中所述第一源极跟随器MOSFET经由第一共源共栅MOSFET使其源极耦合到所述第一导体，且其中所述第二源极跟随器MOSFET经由第二共源共栅MOSFET使其源极耦合到所述第一导体。
4.根据权利要求1所述的驱动器，其中所述第一源极跟随器MOSFET及所述第一驱动MOSFET经由第一二极管耦合到所述第一导体，且其中所述第二源极跟随器MOSFET及第二驱动MOSFET经由第二二极管耦合到所述第二导体。
5.根据权利要求1所述的驱动器，其进一步包括：
用于所述源极跟随器电路的第一延迟电路，所述第一延迟电路接收数据信号，其中所述第一延迟电路延迟所述第一源极跟随器MOSFET及所述第二源极跟随器MOSFET的断开；及
用于所述主要驱动器的第二延迟电路，所述第二延迟电路接收所述数据信号，其中所述第二延迟电路延迟所述第一驱动MOSFET及所述第二驱动MOSFET的接通。
6.根据权利要求1所述的驱动器，其中所述驱动器为控制器区域网络总线驱动器。
7.根据权利要求1所述的驱动器，其中所述第一导体及所述第二导体包括双绞线。
8.根据权利要求1所述的驱动器，其进一步包括：
主要栅极驱动电路，其接收输入数据信号且输出第一栅极驱动电压到所述第一驱动MOSFET及输出互补第二栅极驱动电压到所述第二驱动MOSFET；
第三MOSFET，其以反并联方式与所述第一源极跟随器MOSFET连接，其中所述第三MOSFET的漏极连接到所述第一源极跟随器MOSFET的所述源极，其中所述第三MOSFET的源极连接到所述第一源极跟随器MOSFET的所述漏极，且其中所述第三MOSFET的栅极经连接以接收所述第一栅极驱动电压，使得所述第三MOSFET具有与所述第一驱动MOSFET相同的状态；及
第四MOSFET，其以反并联方式与所述第二源极跟随器MOSFET连接，其中所述第四MOSFET的漏极连接到所述第二源极跟随器MOSFET的所述源极，其中所述第四MOSFET的源极连接到所述第二源极跟随器MOSFET的所述漏极，且其中所述第四MOSFET的栅极经连接以接收所述第二栅极驱动电压，使得所述第四MOSFET具有与所述第二驱动MOSFET相同的状态。
9.一种用于总线的驱动器，其中所述总线包括第一导体及第二导体，所述驱动器包括：
主要栅极驱动电路，其接收输入数据信号及输出第一栅极驱动电压及互补第二栅极驱动电压，其中施加到所述主要栅极驱动电路的第一输入数据状态致使所述第一导体被朝向第一电压拉去，且致使所述第二导体被朝向第二电压拉去，且其中施加到所述主要栅极驱动电路的第二数据状态提供在所述第一导体及第二导体上的高阻抗；
源极跟随器电路，其包括：
第一源极跟随器MOSFET，其具有耦合到所述第一导体的源极及耦合到所述第一电压的漏极；及
第二源极跟随器MOSFET，其具有耦合到所述第二导体的源极及耦合到所述第二电压的漏极，
其中施加到所述源极跟随器电路的所述第一输入数据状态致使所述第一源极跟随器MOSFET朝向所述第一电压拉所述第一导体且致使所述第二源极跟随器MOSFET朝向所述第二电压拉所述第二导体，且其中所述第二数据状态致使所述第一源极跟随器MOSFET及所述第二源极跟随器MOSFET断开以便为高阻抗；
第三MOSFET，其以反并联方式与所述第一源极跟随器MOSFET连接，其中所述第三MOSFET的漏极连接到所述第一源极跟随器MOSFET的所述源极，其中所述第三MOSFET的源极连接到所述第一源极跟随器MOSFET的所述漏极，且其中所述第三MOSFET的栅极经连接以接收所述第一栅极驱动电压，使得所述第三MOSFET具有与所述第一驱动MOSFET相同的状态；及
第四MOSFET，其以反并联方式与所述第二源极跟随器MOSFET连接，其中所述第四MOSFET的漏极连接到所述第二源极跟随器MOSFET的所述源极，其中所述第四MOSFET的源极连接到所述第二源极跟随器MOSFET的所述漏极，且其中所述第四MOSFET的栅极经连接以接收所述第二栅极驱动电压，使得所述第四MOSFET具有与所述第二驱动MOSFET相同的状态。
10.根据权利要求9所述的驱动器，其进一步包括：
用于所述源极跟随器电路的第一延迟电路，所述第一延迟电路接收所述输入数据信号，其中所述第一延迟电路延迟所述第一源极跟随器MOSFET及所述第二源极跟随器MOSFET的断开，使得在所述第三MOSFET及所述第四MOSFET已断开后，所述第一源极跟随器MOSFET及所述第二源极跟随器MOSFET保持接通一段时间；及
用于所述主要驱动电路的第二延迟电路，所述第二延迟电路接收所述输入数据信号，其中所述第二延迟电路延迟所述第三MOSFET及所述第四MOSFET的接通，使得所述第一源极跟随器MOSFET及所述第二源极跟随器MOSFET在所述第三MOSFET及所述第四MOSFET接通之前接通。
11.根据权利要求9所述的驱动器，其中所述第一源极跟随器MOSFET经由第一共源共栅MOSFET使其源极耦合到所述第一导体，且其中所述第二源极跟随器MOSFET经由第二共源共栅MOSFET使其源极耦合到所述第一导体。
12.根据权利要求9所述的驱动器，其中所述驱动器为控制器区域网络总线驱动器。
13.根据权利要求9所述的驱动器，其中所述第一导体及所述第二导体包括双绞线。
14.一种用于控制用于总线的驱动器的方法，其中所述总线包括第一导体及第二导体，所述方法包括：
由主要栅极驱动电路接收输入数据信号；
从所述主要栅极驱动电路输出第一栅极驱动电压到第一驱动MOSFET，所述第一驱动MOSFET耦合在第一电压与所述第一导体之间，且输出互补第二栅极驱动电压到第二驱动MOSFET，所述第二驱动MOSFET耦合在第二电压与所述第二导体之间；及
提供源极跟随器电路，所述源极跟随器电路具有第一源极跟随器MOSFET，所述第一源极跟随器MOSFET具有耦合到所述第一导体的源极及耦合到所述第一电压的漏极；及第二源极跟随器MOSFET，所述第二源极跟随器MOSFET具有耦合到所述第二导体的源极及耦合到所述第二电压的漏极，
其中第一输入数据状态致使所述第一源极跟随器MOSFET及所述第一驱动MOSFET朝向所述第一电压拉所述第一导体，且致使所述第二源极跟随器MOSFET及所述第二驱动MOSFET朝向所述第二电压拉所述第二导体，且其中第二数据状态致使所述第一源极跟随器MOSFET、所述第一驱动MOSFET、所述第二源极跟随器MOSFET及所述第二驱动MOSFET断开以便为高阻抗。
15.根据权利要求14所述的方法，其进一步包括：
由用于所述源极跟随器电路的第一延迟电路接收所述输入数据信号，其中所述第一延迟电路延迟所述第一源极跟随器MOSFET及所述第二源极跟随器MOSFET的断开，使得在所述第一驱动MOSFET及所述第二驱动MOSFET已断开之后，所述第一源极跟随器MOSFET及所述第二源极跟随器MOSFET保持接通一段时间；及
由用于所述主要栅极驱动电路的第二延迟电路接收所述输入数据信号，其中所述第二延迟电路延迟所述第一驱动MOSFET及所述第二驱动MOSFET的接通，使得所述第一源极跟随器MOSFET及所述第二源极跟随器MOSFET在所述第一驱动MOSFET及所述第二驱动MOSFET接通之前接通。
16.根据权利要求14所述的方法，其中所述第一驱动MOSFET以反并联方式与所述第一源极跟随器MOSFET连接，其中所述第一驱动MOSFET的漏极连接到所述第一源极跟随器MOSFET的所述源极，其中所述第一驱动MOSFET的源极连接到所述第一源极跟随器MOSFET的所述漏极，且其中所述第一驱动MOSFET的栅极经连接以接收所述第一栅极驱动电压，且
其中所述第二驱动MOSFET以反并联方式与所述第二源极跟随器MOSFET连接，其中所述第二驱动MOSFET的漏极连接到所述第二源极跟随器MOSFET的所述源极，其中所述第二驱动MOSFET的源极连接到所述第二源极跟随器MOSFET的所述漏极，且其中所述第二驱动MOSFET的栅极经连接以接收所述第二栅极驱动电压。
17.根据权利要求14所述的方法，其中所述第一源极跟随器MOSFET及所述第一驱动MOSFET经由第一共源共栅MOSFET使其源极及漏极分别耦合到所述第一导体，且其中所述第二源极跟随器MOSFET及所述第二驱动MOSFET经由第二共源共栅MOSFET使其源极及漏极分别耦合到所述第一导体。
18.根据权利要求14所述的方法，其中所述驱动器为控制器区域网络总线驱动器。
CN201510622717.4A 2014-09-26 2015-09-25 控制器区域网络总线驱动器及用于控制所述驱动器的方法 Active CN105471687B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462056240P 2014-09-26 2014-09-26
US62/056,240 2014-09-26
US14/835,549 US9467303B2 (en) 2014-09-26 2015-08-25 Controller area network bus transmitter with complementary source follower driver
US14/835,549 2015-08-25

Publications (2)

Publication Number Publication Date
CN105471687A true CN105471687A (zh) 2016-04-06
CN105471687B CN105471687B (zh) 2019-03-19

Family

ID=54330569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510622717.4A Active CN105471687B (zh) 2014-09-26 2015-09-25 控制器区域网络总线驱动器及用于控制所述驱动器的方法

Country Status (6)

Country Link
US (1) US9467303B2 (zh)
EP (1) EP3001564B1 (zh)
JP (1) JP6132446B2 (zh)
KR (1) KR101726514B1 (zh)
CN (1) CN105471687B (zh)
TW (1) TWI566520B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164863A (zh) * 2019-03-19 2019-08-23 西安电子科技大学 一种抑制can总线收发器总线端反向电流的装置
CN113179200A (zh) * 2021-04-07 2021-07-27 上海川土微电子有限公司 一种抗干扰的can总线架构

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3055063B1 (fr) 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
DE102017213835A1 (de) * 2017-08-08 2019-02-14 Robert Bosch Gmbh Schwingungsreduktionseinheit für ein Bussystem und Verfahren zur Reduzierung einer Schwingneigung beim Übergang zwischen unterschiedlichen Bitzuständen
CN115022117B (zh) 2019-05-03 2024-07-23 微芯片技术股份有限公司 仿真有线局域网中的冲突以及相关***、方法和设备
CN112422295B (zh) 2019-08-23 2023-06-13 微芯片技术股份有限公司 以太网接口及相关***、方法和设备
CN112415323B (zh) 2019-08-23 2024-07-09 微芯片技术股份有限公司 诊断网络内的电缆故障
CN112422219B (zh) 2019-08-23 2024-05-24 微芯片技术股份有限公司 以太网接口和相关***、方法和设备
CN112422153B (zh) 2019-08-23 2023-04-07 微芯片技术股份有限公司 检测到共享传输介质处冲突后处理数据接收的方法和***
CN112423403A (zh) 2019-08-23 2021-02-26 微芯片技术股份有限公司 检测网络上的冲突
CN112491435B (zh) 2019-08-23 2022-11-18 微芯片技术股份有限公司 包括收发器和驱动器架构的物理层的电路
CN112422385B (zh) 2019-08-23 2022-11-29 微芯片技术股份有限公司 用于改进的媒体访问的接口以及相关的***、方法和设备
US10892759B1 (en) * 2020-02-19 2021-01-12 Amazing Microelectronic Corp. Bus driver module with controlled circuit and transition controlled circuit thereof
DE112021001780T5 (de) 2020-03-24 2023-01-05 Microchip Technology Incorporated Wake-quellenkommunikation einer schnittstelle mit niedriger verbindungsanzahl gemäss lokalem und entferntem 10spe-wake und zugehörige systeme, verfahren und vorrichtungen
US11936496B2 (en) 2020-12-31 2024-03-19 Microchip Technology Incorporated CAN transmitter with fast CANL loop and switched output cascode
WO2022146804A1 (en) * 2020-12-31 2022-07-07 Microchip Technology Incorporated Can transmitter with fast canl loop and switched output cascode
US11700000B2 (en) * 2021-07-08 2023-07-11 Microchip Technology Incorporated CAN bus transmitter

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999057810A2 (en) * 1998-05-06 1999-11-11 Koninklijke Philips Electronics N.V. Can bus driver with symmetrical differential output signals
CN1281305A (zh) * 1999-06-30 2001-01-24 皇家菲利浦电子有限公司 数据总线发送器
US20060220675A1 (en) * 2005-04-04 2006-10-05 Divya Tripathi Transmission line driver
CN103716216A (zh) * 2012-09-29 2014-04-09 英飞凌科技股份有限公司 用于数字信号传送总线的驱动器电路
CN103812743A (zh) * 2014-02-21 2014-05-21 合肥国轩高科动力能源股份公司 一种can总线通讯电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051995A (en) * 1998-09-11 2000-04-18 Sharp Electronics Corporation Constant impedance, low noise CMOS buffer
JP4583897B2 (ja) 2004-07-28 2010-11-17 株式会社オートネットワーク技術研究所 車載バス支線用ワイヤハーネス
US7242227B2 (en) * 2004-11-01 2007-07-10 Texas Instruments Incorporated Common mode stabilization circuit for differential bus networks
JP2006140710A (ja) * 2004-11-11 2006-06-01 Fujitsu Ten Ltd 通信装置および通信システム、ならびに通信の調停方法
JP4578316B2 (ja) * 2005-05-02 2010-11-10 ザインエレクトロニクス株式会社 送信装置
US7362146B2 (en) 2005-07-25 2008-04-22 Steven Mark Macaluso Large supply range differential line driver
JP4932328B2 (ja) * 2006-05-29 2012-05-16 ルネサスエレクトロニクス株式会社 送信回路及びその制御方法
JP2008022133A (ja) * 2006-07-11 2008-01-31 Fujifilm Corp 出力ドライブ回路及びこれを備えたデジタルカメラ
EP2134026A1 (fr) * 2008-06-11 2009-12-16 Gemplus Procédé de transmission de données à haut débit et dispositif(s) correspondant(s)
JP5411001B2 (ja) 2010-01-08 2014-02-12 株式会社日本自動車部品総合研究所 送信ドライバ回路
JP5410318B2 (ja) * 2010-02-05 2014-02-05 株式会社日立製作所 出力ドライバ回路
DE102010043484A1 (de) * 2010-11-05 2012-05-10 Robert Bosch Gmbh Vorrichtung und Verfahren zur seriellen Datenübertragung mit hoher Datenrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999057810A2 (en) * 1998-05-06 1999-11-11 Koninklijke Philips Electronics N.V. Can bus driver with symmetrical differential output signals
CN1281305A (zh) * 1999-06-30 2001-01-24 皇家菲利浦电子有限公司 数据总线发送器
US20060220675A1 (en) * 2005-04-04 2006-10-05 Divya Tripathi Transmission line driver
CN103716216A (zh) * 2012-09-29 2014-04-09 英飞凌科技股份有限公司 用于数字信号传送总线的驱动器电路
CN103812743A (zh) * 2014-02-21 2014-05-21 合肥国轩高科动力能源股份公司 一种can总线通讯电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164863A (zh) * 2019-03-19 2019-08-23 西安电子科技大学 一种抑制can总线收发器总线端反向电流的装置
CN113179200A (zh) * 2021-04-07 2021-07-27 上海川土微电子有限公司 一种抗干扰的can总线架构

Also Published As

Publication number Publication date
KR101726514B1 (ko) 2017-04-12
EP3001564A1 (en) 2016-03-30
US9467303B2 (en) 2016-10-11
US20160094362A1 (en) 2016-03-31
KR20160037103A (ko) 2016-04-05
JP6132446B2 (ja) 2017-05-24
JP2016072974A (ja) 2016-05-09
TW201616806A (zh) 2016-05-01
EP3001564B1 (en) 2018-12-19
TWI566520B (zh) 2017-01-11
CN105471687B (zh) 2019-03-19

Similar Documents

Publication Publication Date Title
CN105471687A (zh) 控制器区域网络总线驱动器及用于控制所述驱动器的方法
US7965121B2 (en) Multifunctional output drivers and multifunctional transmitters using the same
US7482837B2 (en) System and method for combining signals on a differential I/O link
US20080116935A1 (en) Source-coupled differential low-swing driver circuits
TW201946400A (zh) 具有自低電力待機至低頻信號傳輸之快速變換之轉發器
US20170199837A1 (en) User station for a bus system and method for increasing interference immunity in the area of electromagnetic compatibility for a user station
US8027377B2 (en) Differential driver with common-mode voltage tracking and method
US8923166B2 (en) Data signal transceiver circuitry for providing simultaneous bi-directional communication via a common conductor pair
JP2012244220A (ja) リンギング抑制回路
JP2016540424A (ja) バスシステムの加入者局、及び、バスシステム内の導線に関係する放射量を低減する方法
US6842037B1 (en) Shared transmission line communication system and method
US11005477B2 (en) Driver circuit and control method therefor, and transmission/reception system
US6239619B1 (en) Method and apparatus for dynamic termination logic of data buses
US9620051B2 (en) Display bridge with support for multiple display interfaces
US20200412573A1 (en) Transceiver device for a bus system and method for reducing conducted emissions
CN116743532B (zh) 一种振铃抑制电路及电子设备
US10177940B1 (en) System and method for data transmission
US11853243B2 (en) Capacitively-coupled multi-domain distributed driver
US20230058343A1 (en) Nmos low swing voltage mode tx driver
CN118353733A (zh) Can驱动器及can总线收发器
CN104954143B (zh) 一种新型低成本的网络物理通断控制电路拓扑
US10601423B2 (en) Low-voltage differential signaling (differential signaling) driver circuit and method of enabling and disabling a differential signaling driver circuit
CN117749159A (zh) 信号传送装置以及lvds电路
CN112242839A (zh) 输出缓冲器和用于操作连接在主机设备和接收设备之间的多模态输出缓冲器的方法
US20080170607A1 (en) Transceiver with fault tolerant driver

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: California, USA

Patentee after: LINEAR TECHNOLOGY Corp.

Address before: California, USA

Patentee before: LINEAR TECHNOLOGY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220104

Address after: Limerick

Patentee after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: California, USA

Patentee before: LINEAR TECHNOLOGY Corp.