CN113095017A - 一种记忆元件通用模拟器 - Google Patents
一种记忆元件通用模拟器 Download PDFInfo
- Publication number
- CN113095017A CN113095017A CN202110210392.4A CN202110210392A CN113095017A CN 113095017 A CN113095017 A CN 113095017A CN 202110210392 A CN202110210392 A CN 202110210392A CN 113095017 A CN113095017 A CN 113095017A
- Authority
- CN
- China
- Prior art keywords
- current feedback
- terminal
- feedback operational
- memory
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
本发明提供一种记忆元件通用模拟器,电流反馈运算放大器U1分别连接电流反馈运算放大器U3及作为输入端A,电流反馈运算放大器U2作为可串联电阻或电感的第一变换记忆接口T1的正负端,电流反馈运算放大器U2分别连接电流反馈运算放大器U4及作为输入端B,电流反馈运算放大器U2与乘法器U5连接,乘法器U5两端共接后接地,乘法器U5与电流反馈运算放大器U3连接,电流反馈运算放大器U3开路,以电流反馈运算放大器U3、电流反馈运算放大器U4作为可串联电阻或电容的第二变换记忆接口T2的正负端,电流反馈运算放大器U4的两端分别开路、接地。便于模拟出的忆阻器、忆容器和忆感器投入工业生产当中。
Description
技术领域
本发明涉及构建记忆元件的技术领域,主要涉及一种记忆元件通用模拟器。
背景技术
2008年,惠普实验室成功制作出具有忆阻器特性的纳米级固态元件。从此确定了忆阻器作为第四种基本电路元件的历史地位。忆阻器由于其独特的记忆特性和纳米结构,使得忆阻器在非易失性存储、人工智能领域(包括类脑运算和神经网络)、混沌电路和逻辑芯片等多个领域具有广阔的应用前景。2009年,蔡少棠团队根据忆阻器的概念进一步提出了忆容器和忆感器的概念,这两者的特性都和忆阻器一样表现出了记忆功能。因此,忆阻器、忆容器和忆感器又被统称为记忆元件。但相对于忆阻器而言,忆容器和忆感器更是作为新型广义储能元件存在。不同于忆阻器,在一些低功耗集成电路中,忆容器和忆感器在工作时不需要消耗能量。因此有理由相信忆容器和忆感器能在电子电路领域有更多的应用。
然而由于开发成本以及纳米级器件制作在技术上的困难,商用级的记忆元件在短时间内是不可能被攻克实现的。因此,为了探究这三种记忆元件后续应用,研究其仿真模型和等效电路模拟器是非常有必要的。
而在专利号为:CN201610580825,专利名称为:一种通用记忆器件模拟器的专利文献(下述专利文献A)中公开了使用五个电流反馈运算放大器和一个场效应管来分别模拟忆阻器、忆容器、忆感器使用的方法,由于专利文献A中依赖工作于线性区域的场效应管,才能实现模拟忆阻器、忆容器、忆感器的记忆特性,因此,根据专利文献A的方法所模拟出的忆阻器、忆容器、忆感器仅能用于频率为0.8kHZ的电路中,而现有电路的频率远远超出了0.8kHZ,可见,专利文献A中得到的通用记忆器件模拟器并不能符合实际的电路工作需求,无法真正地使用在常规电路中,因而无法将专利文献A中的通用记忆器件模拟器投入常规的生产,无法真正地将模拟出的忆阻器、忆容器、忆感器投入到工业生产当中。
发明内容
本发明的目的在于提供一种记忆元件通用模拟器,用于模拟忆阻器、忆容器和忆感器并能够将模拟出的忆阻器、忆容器和忆感器灵活地使用在频率为100kHZ量级的电路中,便于模拟出的忆阻器、忆容器和忆感器投入工业生产当中。
为此,提供一种记忆元件通用模拟器,包括控制器、四个用于高频放大信号的电流反馈运算放大芯片、乘法器、电源、积分器、多个电阻、电容、电感,四个电流反馈运算放大器分别标号为U1、U2、U3、U4,任意一个电流反馈运算放大芯片均具有x端、y端、p端、z端,电流反馈运算放大芯片U1的y端分出两条支路,其中一条支路连接至电流反馈运算放大芯片U3的z端,并以另一条支路作为输入端A,以电流反馈运算放大芯片U1的x端作为第一变换记忆接口T1的正端,以电流反馈运算放大芯片U2的x端作为第一变换记忆接口T1的负端,第一变换记忆接口T1的正端和负端串联电阻或电感,电流反馈运算放大芯片U2的y端与分出两条支路,其中一条支路连接至电流反馈运算放大芯片U4的z端,并以另一条支路作为输入端B,电流反馈运算放大芯片U1的z端经积分器接地,电流反馈运算放大芯片U1的p端与乘法器U5的x1端连接,电流反馈运算放大芯片U2的z端经电阻接地,电流反馈运算放大芯片U2的p端与乘法器U5的y1端连接,乘法器U5的x2端经电源接地,乘法器U5的y2端、z端共接后接地,乘法器U5的w端与电流反馈运算放大芯片U3的y端连接,电流反馈运算放大芯片U3的p端开路,以电流反馈运算放大芯片U3的x端作为第二变换记忆接口T2的正端,以电流反馈运算放大芯片U4的x端作为第二变换记忆接口T2的负端,第二变换记忆接口T2的正端和负端串联电阻或电容,电流反馈运算放大芯片U4的p端开路,电流反馈运算放大芯片U4的y端接地,控制器与输入端A、输入端B连接,输入端A、输入端B的工作频率的范围为0kHZ至100kHZ。
进一步地,所述积分器为电容。
进一步地,从输入端A流入的电流为iAB,流入电流反馈运算放大芯片U3的z端的电流为i5,流向第一变换记忆接口T1的负端的电流为i1,从电流反馈运算放大芯片U4的z端流出的电流为i6,从电流反馈运算放大芯片U1的z端流出的电流为i2,从电流反馈运算放大芯片U2的z端流出的电流为i3,从电流反馈运算放大芯片U3的x端流出的电流为i4。
进一步地,若所述第一变换记忆接口T1的正端和第一变换记忆接口T1的负端之间串联一个电阻,第二变换记忆接口T2的正端和第二变换记忆接口T2的负端之间串联另外一个电阻,则输入端A、输入端B与外部电路连接来模拟忆阻器。
进一步地,若所述第一变换记忆接口T1的正端和第一变换记忆接口T1的负端之间串联一个电阻,第二变换记忆接口T2的正端和第二变换记忆接口T2的负端之间串联一个电容,则输入端A、输入端B与外部电路连接来模拟忆容器。
进一步地,若所述第一变换记忆接口T1的正端和第一变换记忆接口T1的负端之间串联一个电感,第二变换记忆接口T2的正端和第二变换记忆接口T2的负端之间串联一个电阻,则输入端A、输入端B与外部电路连接来模拟忆感器。
求取电流反馈运算放大芯片U3、电流反馈运算放大芯片U4分别对应的电压分别为:V3x=V3y=Vw,V4x=V4y=0
求取电流反馈运算放大芯片U2的z端输出电压V2z:
有益效果:
本发明所提供了一种记忆元件通用模拟器,通过包括控制器、四个电流反馈运算放大器、乘法器、电源、积分器、多个电阻、电容、电感的串联后,形成输入端A和输入端B用以作为记忆元件通用模拟器与外部电路连接的两个端口,在记忆元件通用模拟器中设置有第一变换记忆接口T1和第二变换记忆接口T2,通过在第一变换记忆接口T1中串联电阻或电感,在第二变换记忆接口T2中串联电阻或电容,用于模拟忆阻器、忆容器和忆感器并能够将模拟出的忆阻器、忆容器和忆感器灵活地使用在频率为100kHZ量级的电路中,便于模拟出的忆阻器、忆容器和忆感器投入工业生产当中。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂,以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1为本发明的记忆元件通用模拟器的结构示意图;
图2为本发明模拟忆阻器的结构示意图;
图3为本发明模拟忆容器的结构示意图;
图4为本发明模拟忆感器的结构示意图;
图5为本发明的模拟忆阻器的工作频率情况示意图;
图6为本发明的模拟忆容器的工作频率情况示意图;
图7为本发明的模拟忆感器的工作频率情况示意图;
图8为本发明的电子设备的结构示意图;
图9为本发明的计算机可读存储介质的结构示意图。
附图标记说明:21-处理器;22-存储器;23-存储空间;24-程序代码;31-程序代码。
具体实施方式
结合以下实施例对本发明作进一步描述。
见图1,本实施例的记忆元件通用模拟器,包括分别与控制器电连接的四个分别标记为电流反馈运算放大器U1、电流反馈运算放大器U2、电流反馈运算放大器U3和电流反馈运算放大器U4的电流反馈型电流反馈运算放大器AD844、一个乘法器U5、电阻R1、起积分器作用的电容C1、直流电压源Vs,电流反馈运算放大器U1的y端与分出两条支路,其中一条支路连接至电流反馈运算放大器U3的z端,并以另一条支路作为记忆元件通用模拟器的输入端A,以输入端A的电压为VA,从输入端A流向两条支路节点的电流为iAB,流入电流反馈运算放大器U3的z端的电流为i5,以电流反馈运算放大器U1的x端作为第一变换记忆接口T1的正端,以电流反馈运算放大器U2的x端作为第一变换记忆接口T1的负端,第一变换记忆接口T1的正端和第一变换记忆接口T1的负端可串联电阻或电感,第一变换记忆接口T1的正端流向电流反馈运算放大器U2的x端的电流为i1,电流反馈运算放大器U2的y端与分出两条支路,其中一条支路连接至电流反馈运算放大器U4的z端,并以另一条支路作为记忆元件通用模拟器的输入端B,从电流反馈运算放大器U4的z端流出的电流为i6,电流反馈运算放大器U1的z端串联电容C1后接地,从电流反馈运算放大器U1的z端流出的电流为i2,电流反馈运算放大器U1的p端与乘法器U5的x1端连接,电流反馈运算放大器U2的z端串联电阻R1后接地,从电流反馈运算放大器U2的z端流出的电流为i3,电流反馈运算放大器U2的p端与乘法器U5的y1端连接,乘法器U5的x1端串联直流源Vs后接地,乘法器U5的y2端与其z端共接到一起并接地,乘法器U5的w端与电流反馈运算放大器U3的y端连接,从电流反馈运算放大器U3的y端流出的电流为i4,电流反馈运算放大器U3的p端开路,以电流反馈运算放大器U3的x端作为第二变换记忆接口T2的正端,以电流反馈运算放大器U4的x端作为第二变换记忆接口T2的负端,第二变换记忆接口T2的正端和第二变换记忆接口T2的负端可串联电阻或电容,电流反馈运算放大器U4的p端开路,电流反馈运算放大器U4的y端接地。电流反馈运算放大器U1的x、y、p、z端分别对应电压V1x、V1y、V1p、V1z,电流反馈运算放大器U2的x、y、p、z端分别对应电压V2x、V2y、V2p、V2z,电流反馈运算放大器U3的x、y、p、z端分别对应电压V3x、V3y、V3p、V3z,电流反馈运算放大器U4的x、y、p、z端分别对应电压V4x、V4y、V4p、V4z。
输入端A和输入端B作为通用接口电路的外接端口,使记忆元件通用模拟器能够与外部设备连接通讯。通过在第一变换记忆接口T1正负端、第二变换记忆接口T2正负端分别串联电阻或电容或电感,来改变记忆元件通用模拟器内部的状态变量关系,从而实现记忆元件通用模拟器模拟忆阻器、忆容器和忆感器的特性,并通过输入端A和输入端B灵活地与外部电路连接使用,因此,达到硬件模拟忆阻器、忆容器和忆感器使用的效果。
所述电流反馈运算放大器AD844为电流反馈型电流反馈运算放大器,在记忆元件通用模拟器中起着电流传送器和电压跟随器的作用,且基于AD844电流反馈运算放大器的特性,其x端为反向输入端,y端为同向输入端,p端和z端均为输出端,且Vp=Vz,Vy=Vx,ip=iz,iy=ix,由于z端驱动负载的能力较弱,通常由p端外接负载。乘法器U5为二输入乘法器AD633芯片,记其输入端x1、x2、y1、y2和z的电压(或电位)值分别为Vx1、Vx2、Vy1、Vy2和Vz,输出端w的电压(或电位)值记为Vw,基于AD633乘法器U5的特性,其电容C1在本实施例的记忆元件通用模拟器中起积分器作用,等效为对输入电压进行积分作用。
在记忆元件中包括有忆阻器、忆容器和忆感器,它们分别对应着不同的本构关系,忆阻器的本构关系为非线性关系、忆容器的本构关系为非线性关系、忆感器的本构关系为q-ρ非线性关系。其中q代表的是电荷量,是磁通量,即电压对时间的积分,σ是q对时间的积分值,ρ是对时间的积分。
以下实施例均基于忆阻器、忆容器和忆感器的本构关系,而提出对应的记忆元件模拟器。即在保证模拟器的电路拓扑结构不变的情况下,只改变第一变换记忆接口T1正负端、第二变换记忆接口T2正负端分别串联的电阻或电容或电感,就能将模拟器分别转化为忆阻器、忆容器和忆感器。例如,忆阻器,通过改变接入元件的性质将记忆元件模拟器内部的状态变量转换化磁通量和电荷q,并且可通过二次非线性函数来表征它们之间的关系。对于忆容器和忆感器,同样可以通过二次非线性函数去表征它们的本构关系。籍此,采用二次非线性函数的形式去表征记忆模拟器的内部状态变量之间的关系。
实施例1
其中α1代表Wm的变化斜率,β1代表Wm的初始值。
见图2,在对A和B之间施加激励电压的情况下,通过如下方法完成本实施例的记忆元件通用模拟器中各个参数的匹配设置,来模拟忆阻器使用:
将电阻R2串联在第一变换记忆接口T1正负端之间,电阻R3串联在第二变换记忆接口T2正负端之间,由电流反馈运算放大器AD844的电压跟随特性,可得:
V1x=VA,V2x=VB;
求取流经第一变换记忆接口T1正负端之间的电流i1;
具体地,电阻R2两端的电压等于外接输入电压VAB,根据如下算法来求取电流i1
在电流反馈运算放大器U1、U2各自z端的输出电流为如下所述:
i2=i1
电容C1在通用接口电路中起积分作用,故VC1可表示为:
可得乘法器U5的输出电压Vw为:
电流反馈运算放大器U3、电流反馈运算放大器U4分别对应的电压和电流为:
V3x=V3y=Vw
V4x=V4y=0
i4=-iAB
故可得:
将上述计算得到的参数放入本实施例的记忆元件通用模拟器,将输入端A、输入端B分别接入外部电路来模拟忆阻器使用。
为了验证本实施例的记忆元件通用模拟器所模仿出的忆阻器的正确性,申请人根据激励电压的公式VAB=A sin(2πft)=A sin(ωt),得其中,为VAB对时间的积分值,比较可得忆阻器的磁通的幅值与呈正比关系。
且根据公式变换得到算法并根据算法在VAB-iAB平面中绘制出磁滞环曲线,比较可得,当激励电压VAB的幅值保持不变时,随着激励频率增加,磁通的幅值减小,电流iAB的幅值也随之减小,在VAB-iAB平面中绘制出磁滞环曲线向内收缩。
根据上述的理论分析,申请人还采用Pspice软件进行仿真实验,在Pspice软件中搭建本实施例的记忆元件通用模拟器并将下述参数放入:正弦激励电压VAB为VAB=sin(2πft)(V)、电容C1=0.1nF、R1=45kΩ、R2=16kΩ、R3=55kΩ、Vs=-2.5V,在各个电流反馈型电流反馈运算放大器及乘法器U5的供电端分别接入幅值为±15V的直流供电电压。
对于记忆元件通用模拟器,电流iAB为流经输入端A、输入端B之间的电流,在Pspice软件仿真中可用表笔直接测量;电压VAB也可直接测量得出。
当激励频率分别为80kHz、100kHz和130kHz时,输入端A、输入端B之间的电压VAB和电流iAB的李萨如相轨迹如图5所示。
可见,电压VAB和电流iAB的李萨如相轨迹在频率分别为80kHz、100kHz和130kHz时,均能达到忆阻器的记忆特征,即忆阻值倒数wm在VAB-iAB平面内保持形如斜“8”字形的磁滞环,且随着激励电压频率的增大,电压幅值保持不变,电流iAB减小,磁滞环向内收缩。
综上,仿真实验的结果与理论分析一致,因此本实施例的记忆元件通用模拟器是能够模拟出忆阻器的记忆特性的。
实施例2
其中α2代表Cm的变化斜率,β2代表Cm的初始值。
见图3,在对输入端A、输入端B之间施加激励电压的情况下,通过如下方法完成本实施例的记忆元件通用模拟器中各个参数的匹配设置,来模拟忆容器使用:
电流反馈运算放大器U3的x端输入电流等于其z端输入电流:
i4=-iAB
其中Cm为忆容器的忆容值,α2代表忆容值Cm的变化率,β2代表忆容值Cm的初始值,且α2、β2分别为:
将上述计算得到的参数放入本实施例的记忆元件通用模拟器,将输入端A、输入端B分别接入外部电路来模拟忆容器使用。
为了验证本实施例的记忆元件通用模拟器所模仿出的忆容器的正确性,申请人根据激励电压的公式VAB=A sin(2πft)=A sin(ωt),得其中,为VAB对时间的积分值,比较可得忆容器的磁通的幅值与呈正比关系。
且根据公式变换得到算法并根据算法在VAB-qAB平面中绘制出磁滞环曲线,比较可得,当激励电压VAB的幅值保持不变时,随着激励频率增加,磁通的幅值减小,电荷qAB的幅值变小,在VAB-qAB平面中绘制出磁滞环曲线向内收缩。
根据上述的理论分析,申请人还采用Pspice软件进行仿真实验,在Pspice软件中搭建本实施例的记忆元件通用模拟器并将下述参数放入:正弦激励电压VAB为VAB=sin(2πft)(V)、电容C1=0.25nF、C2=0.1nF、R1=3kΩ、R2=11kΩ、Vs=-0.5V,在各个电流反馈型电流反馈运算放大器及乘法器U5的供电端分别接入幅值为±15V的直流供电电压。
由于本实施例的记忆元件通用模拟器,其内部某些待测变量不易于直接探测,为了实验结果分析需要,采用等效替代的方式,将正比例于待测变量的可测数据等效替代待测变量。这种方式适用于Pspice软件仿真。
对于本实施例的记忆元件通用模拟器,qAB为流经输入端A、输入端B之间的电流iAB对时间的积分值,基于电流反馈运算放大器AD844的电流跟随特性,得到iAB=-i4。电容C2在记忆元件通用模拟器中起积分作用,可得其中,为电容C2两端的电压值,故有可见,qAB与呈正比关系,可用等效替代qAB用以计算,而VAB为输入端A、输入端B之间的电压,可直接测量得出。
比较频率分别为95kHz、100kHz和105kHz时的轨迹图,可以得到忆容器的重要特征:忆容值Cm在VAB-qAB平面内保持形如斜“8”字形的磁滞环,且随着激励电压频率的增大,电压幅值保持不变,电荷qAB的变化范围缩小,磁滞环向内收缩。
综上,仿真实验的结果与理论分析一致,因此本实施例的记忆元件通用模拟器是能够模拟出忆容器的记忆特性的。
实施例3
对于忆感器,模拟器的内部状态变量q-ρ的关系以及忆感值的倒数Lm -1可定义为:
其中α3代表Lm -1的变化斜率,β3代表Lm -1的初始值。
见图4,在对A和B之间施加激励电压的情况下,通过如下方法完成本实施例的记忆元件通用模拟器中各个参数的匹配设置,来模拟忆感器使用:
将电感L1串联在第一变换记忆接口T1正负端之间,电阻R2串联在第二变换记忆接口T2正负端之间,由电流反馈运算放大器AD844的电压跟随特性,可得电感L1两端的电压VAB和电流i1分别为:
电流反馈运算放大器U1的z端上的电容C1提供了积分运算,电流反馈运算放大器U1的z端所输出的电流等于其x端所输出的电流,因此通过C1的电荷q为:
可得乘法器U5的输出电压Vw为:
电流反馈运算放大器U2的z端输出电压V2z可表示为:
其中,Lm -1(ρAB)为磁通忆感器忆感值倒数值,α3代表Lm -1的变化率,β3代表Lm -1的初始值,且α3、β3分别为:
将上述计算得到的参数放入本实施例的记忆元件通用模拟器,将输入端A、输入端B分别接入外部电路来作模拟忆感器使用。
为了验证本实施例的记忆元件通用模拟器所模仿出的忆容器的正确性,申请人根据激励电压的公式VAB=A sin(2πft)=A sin(ωt),其中,为VAB对时间的积分值,ρAB为对时间的积分值,因此变换公式可得比较可得积分值ρAB的幅值与呈正比关系。
且根据公式变换得到算法并根据算法在平面中绘制出磁滞环曲线,比较可得,当激励电压VAB的幅值保持不变时,随着激励频率增加,磁通和其积分值ρAB会变小,使忆感值倒数值Lm -1逐渐趋近于β3,在平面中绘制出磁滞环曲线向内收缩。
在Pspice软件中搭建本实施例的记忆元件通用模拟器并将下述参数放入:正弦激励电压VAB为VAB=3sin(2πft)(V)、电容C1=0.02nF、R1=3kΩ、R2=8kΩ、L1=0.05H、Vs=-2.5V,在各个电流反馈型电流反馈运算放大器及乘法器U5的供电端分别接入幅值为±15V的直流供电电压。
由于本实施例的记忆元件通用模拟器内部某些待测变量不易被探测,为了实验结果分析需要,下面我们将采用等效替代的方式,将正比例于待测变量的可测数据等效替代待测变量。这种方式适用于Pspice软件仿真。
对于本实施例的记忆元件通用模拟器所模拟出的忆感器,iAB为流经输入端A、输入端B之间的电流,在Pspice软件仿真中可用表笔直接测量;基于电流反馈运算放大器AD844的电压跟随特性,且电感L1的两端电压为VAB,可推导出可见,与i1呈正比关系,可用i1等效替换用以算法计算。
比较频率分别为95kHz、100kHz和105kHz时的轨迹图,可以得到忆感器的重要特征:忆感值倒数Lm -1在i1-iAB平面内保持形如斜“8”字形的磁滞环,且随着激励电压频率的增大,电压幅值保持不变,磁通和ρAB会变小,磁滞环向内收缩。
综上,仿真实验的结果与理论分析一致,因此本实施例的记忆元件通用模拟器是能够模拟出忆感器的记忆特性的。
有益效果:上述实施例1、实施例2、实施例3中,只改变第一变换记忆接口T1正负端、第二变换记忆接口T2正负端分别串联的电阻或电容或电感,就能模拟忆阻器、忆容器和忆感器的特性,而无须再额外的设备或辅助电路来实现忆阻器、忆容器和忆感器的特性,使得模拟得到的忆阻器、忆容器、忆感器能够灵活地与其他电路连接使用,同时本实施例的电路结构较为简洁,易于电路实验,并且所转化的忆阻器、忆容器和忆感器能在高于100kHZ的工作频率下呈现记忆特性。并且与现有技术相比,上述实施例1、实施例2、实施例3中分别模拟出的忆阻器、忆容器和忆感器,在使用过程中能够降低电路中频率的消耗达11.8%,但本实施例中的模拟出忆阻器、忆容器和忆感器能够在频率为100kHZ的电路中使用,比现有的0.8kHZ增加了162倍,因而,本实施例的记忆元件通用模拟器能够灵活地使用在频率为100kHZ的电路中,便于模拟出的忆阻器、忆容器和忆感器投入工业生产当中。
需要说明的是:
本实施例所用的方法,可转化为可存储于计算机存储介质中的程序步骤及装置,通过被控制器调用执行的方式进行实施。
在此提供的算法和显示不与任何特定计算机、虚拟装置或者其它设备固有相面对特定语言所做的描述是为了披露本发明的最佳实施方式。
在此处所提供的说明书中,说明了大量具体细节。然而,能够理解,本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中,并未详细示出公知的方法、结构和技术,以便不模糊对本说明书的理解。
类似地,应当理解,为了精简本公开并帮助理解各个发明方面中的一个或多个,在上面对本发明的示例性实施例的描述中,本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而,并不应将该公开的方法解释成反映如下意图:即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说,如权利要求书所反映的那样,发明方面在于少于前面公开的单个实施例的所有特征。因此,遵循具体实施方式的权利要求书由此明确地并入具体实施方式,其中每个权利要求本身都作为本发明的单独实施例。
本领域技术人员可以理解,可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件,以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外,可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述,本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
此外,本领域的技术人员能够理解,尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征,但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。
本发明的各个部件实施例可以以硬件实现,或者以在一个或者多个处理器上运行的软件模块实现,或者以它们的组合实现。本领域的技术人员应当理解,可以在实践中使用微处理器或者数字信号处理器(DSP)来实现根据本发明实施例的检测电子设备的佩戴状态的装置中的一些或者全部部件的一些或者全部功能。本发明还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序(例如,计算机程序和计算机程序产品)。这样的实现本发明的程序可以存储在计算机可读介质上,或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到,或者在载体信号上提供,或者以任何其他形式提供。
例如,图8示出了根据本发明一个实施例的电子设备的结构示意图。该电子设备传统上包括处理器21和被安排成存储计算机可执行指令(程序代码)的存储器22。存储器22可以是诸如闪存、EEPROM(电可擦除可编程只读存储器)、EPROM、硬盘或者ROM之类的电子存储器。存储器22具有存储用于执行实施例中的任何方法步骤的程序代码24的存储空间23。例如,用于程序代码的存储空间23可以包括分别用于实现上面的方法中的各种步骤的各个程序代码24。这些程序代码可以从一个或者多个计算机程序产品中读出或者写入到这一个或者多个计算机程序产品中。这些计算机程序产品包括诸如硬盘,紧致盘(CD)、存储卡或者软盘之类的程序代码载体。这样的计算机程序产品通常为例如图9所述的计算机可读存储介质。该计算机可读存储介质可以具有与图8的电子设备中的存储器22类似布置的存储段、存储空间等。程序代码可以例如以适当形式进行压缩。通常,存储单元存储有用于执行根据本发明的方法步骤的程序代码31,即可以由诸如21之类的处理器读取的程序代码,当这些程序代码由电子设备运行时,导致该电子设备执行上面所描述的方法中的各个步骤。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制,并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中,不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中,这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
Claims (9)
1.一种记忆元件通用模拟器,其特征在于,包括控制器、四个用于高频放大信号的电流反馈运算放大芯片、乘法器、电源、积分器、多个电阻、电容、电感,四个电流反馈运算放大器分别标号为U1、U2、U3、U4,任意一个电流反馈运算放大芯片均具有x端、y端、p端、z端,电流反馈运算放大芯片U1的y端分出两条支路,其中一条支路连接至电流反馈运算放大芯片U3的z端,并以另一条支路作为输入端A,以电流反馈运算放大芯片U1的x端作为第一变换记忆接口T1的正端,以电流反馈运算放大芯片U2的x端作为第一变换记忆接口T1的负端,第一变换记忆接口T1的正端和负端串联电阻或电感,电流反馈运算放大芯片U2的y端与分出两条支路,其中一条支路连接至电流反馈运算放大芯片U4的z端,并以另一条支路作为输入端B,电流反馈运算放大芯片U1的z端经积分器接地,电流反馈运算放大芯片U1的p端与乘法器U5的x1端连接,电流反馈运算放大芯片U2的z端经电阻接地,电流反馈运算放大芯片U2的p端与乘法器U5的y1端连接,乘法器U5的x2端经电源接地,乘法器U5的y2端、z端共接后接地,乘法器U5的w端与电流反馈运算放大芯片U3的y端连接,电流反馈运算放大芯片U3的p端开路,以电流反馈运算放大芯片U3的x端作为第二变换记忆接口T2的正端,以电流反馈运算放大芯片U4的x端作为第二变换记忆接口T2的负端,第二变换记忆接口T2的正端和负端串联电阻或电容,电流反馈运算放大芯片U4的p端开路,电流反馈运算放大芯片U4的y端接地,控制器与输入端A、输入端B连接,输入端A、输入端B的工作频率的范围为0kHZ至100kHZ。
2.根据权利要求1所述的记忆元件通用模拟器,其特征在于,所述积分器为电容。
3.根据权利要求2所述的记忆元件通用模拟器,其特征在于,从输入端A流入的电流为iAB,流入电流反馈运算放大芯片U3的z端的电流为i5,流向第一变换记忆接口T1的负端的电流为i1,从电流反馈运算放大芯片U4的z端流出的电流为i6,从电流反馈运算放大芯片U1的z端流出的电流为i2,从电流反馈运算放大芯片U2的z端流出的电流为i3,从电流反馈运算放大芯片U3的x端流出的电流为i4。
4.根据权利要求1所述的记忆元件通用模拟器,其特征在于,若所述第一变换记忆接口T1的正端和第一变换记忆接口T1的负端之间串联一个电阻,第二变换记忆接口T2的正端和第二变换记忆接口T2的负端之间串联另外一个电阻,则输入端A、输入端B与外部电路连接来模拟忆阻器。
5.根据权利要求1所述的记忆元件通用模拟器,其特征在于,若所述第一变换记忆接口T1的正端和第一变换记忆接口T1的负端之间串联一个电阻,第二变换记忆接口T2的正端和第二变换记忆接口T2的负端之间串联一个电容,则输入端A、输入端B与外部电路连接来模拟忆容器。
6.根据权利要求1所述的记忆元件通用模拟器,其特征在于,若所述第一变换记忆接口T1的正端和第一变换记忆接口T1的负端之间串联一个电感,第二变换记忆接口T2的正端和第二变换记忆接口T2的负端之间串联一个电阻,则输入端A、输入端B与外部电路连接来模拟忆感器。
求取电流反馈运算放大芯片U3、电流反馈运算放大芯片U4分别对应的电压分别为:V3x=V3y=Vw,V4x=V4y=0
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110210392.4A CN113095017B (zh) | 2021-02-25 | 2021-02-25 | 一种记忆元件通用模拟器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110210392.4A CN113095017B (zh) | 2021-02-25 | 2021-02-25 | 一种记忆元件通用模拟器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113095017A true CN113095017A (zh) | 2021-07-09 |
CN113095017B CN113095017B (zh) | 2022-09-23 |
Family
ID=76667701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110210392.4A Active CN113095017B (zh) | 2021-02-25 | 2021-02-25 | 一种记忆元件通用模拟器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113095017B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115708668A (zh) * | 2022-11-15 | 2023-02-24 | 广东技术师范大学 | 光感忆阻传感设备以及电子设备 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130242637A1 (en) * | 2012-03-19 | 2013-09-19 | Jianhua Yang | Memelectronic Device |
CN103531230A (zh) * | 2013-10-30 | 2014-01-22 | 湘潭大学 | 一种基于忆阻器的浮地忆容器和忆感器模拟器 |
US9019030B1 (en) * | 2014-09-18 | 2015-04-28 | King Fahd University Of Petroleum And Minerals | Memristor-based emulator for use in digital modulation |
CN104573183A (zh) * | 2014-12-09 | 2015-04-29 | 广西大学 | 忆容器的实现电路以及任意阶次忆容器电路的实现方法 |
CN105373679A (zh) * | 2015-12-10 | 2016-03-02 | 杭州电子科技大学 | 一种实现忆容器电容特性的模拟电路 |
CN106202796A (zh) * | 2016-07-22 | 2016-12-07 | 湘潭大学 | 一种通用记忆器件模拟器 |
CN206075652U (zh) * | 2016-05-11 | 2017-04-05 | 胡丙萌 | 一种荷控忆容器的电路模拟器 |
US20170228345A1 (en) * | 2016-02-08 | 2017-08-10 | Spero Devices, Inc. | Analog Co-Processor |
CN107526897A (zh) * | 2017-09-08 | 2017-12-29 | 杭州电子科技大学 | 一种流控忆感器的等效模拟电路 |
CN107945829A (zh) * | 2016-10-13 | 2018-04-20 | 中国矿业大学 | 一种忆导值可调的门极可控三端口忆阻器模拟电路 |
CN108416102A (zh) * | 2018-02-05 | 2018-08-17 | 杭州电子科技大学 | 一种忆感器的等效模拟电路 |
-
2021
- 2021-02-25 CN CN202110210392.4A patent/CN113095017B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130242637A1 (en) * | 2012-03-19 | 2013-09-19 | Jianhua Yang | Memelectronic Device |
CN103531230A (zh) * | 2013-10-30 | 2014-01-22 | 湘潭大学 | 一种基于忆阻器的浮地忆容器和忆感器模拟器 |
US9019030B1 (en) * | 2014-09-18 | 2015-04-28 | King Fahd University Of Petroleum And Minerals | Memristor-based emulator for use in digital modulation |
CN104573183A (zh) * | 2014-12-09 | 2015-04-29 | 广西大学 | 忆容器的实现电路以及任意阶次忆容器电路的实现方法 |
CN105373679A (zh) * | 2015-12-10 | 2016-03-02 | 杭州电子科技大学 | 一种实现忆容器电容特性的模拟电路 |
US20170228345A1 (en) * | 2016-02-08 | 2017-08-10 | Spero Devices, Inc. | Analog Co-Processor |
CN206075652U (zh) * | 2016-05-11 | 2017-04-05 | 胡丙萌 | 一种荷控忆容器的电路模拟器 |
CN106202796A (zh) * | 2016-07-22 | 2016-12-07 | 湘潭大学 | 一种通用记忆器件模拟器 |
CN107945829A (zh) * | 2016-10-13 | 2018-04-20 | 中国矿业大学 | 一种忆导值可调的门极可控三端口忆阻器模拟电路 |
CN107526897A (zh) * | 2017-09-08 | 2017-12-29 | 杭州电子科技大学 | 一种流控忆感器的等效模拟电路 |
CN108416102A (zh) * | 2018-02-05 | 2018-08-17 | 杭州电子科技大学 | 一种忆感器的等效模拟电路 |
Non-Patent Citations (4)
Title |
---|
AHMED A. ET AL.: "Non-volatile now-power crossbar memcapacitor-based memory", 《MICROELECTRONICS JOURNAL》 * |
向林波 等: "一种通用的记忆器件模拟器及在串联谐振电路中的应用", 《电子与信息学报》 * |
李志军 等: "一个通用的记忆器模拟器", 《物理学报》 * |
梁燕 等: "基于模拟电路的新型忆感器等效模型", 《物理学报》 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115708668A (zh) * | 2022-11-15 | 2023-02-24 | 广东技术师范大学 | 光感忆阻传感设备以及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN113095017B (zh) | 2022-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Sah et al. | Mutator-based meminductor emulator for circuit applications | |
CN113095017B (zh) | 一种记忆元件通用模拟器 | |
CN107947914A (zh) | 一种基于分数阶忆阻器的混沌电路 | |
Fitch | Development of memristor based circuits | |
CN103559328A (zh) | 一种忆容器的实现电路及其实现方法 | |
CN107526896A (zh) | 一种磁控忆感器模型的等效模拟电路 | |
CN108833073B (zh) | 一种基于忆容器和忆感器的混沌振荡器的等效电路模型 | |
CN103236819B (zh) | 一种记忆***混沌信号产生器 | |
Singh et al. | New meminductor emulators using single operational amplifier and their application | |
CN101295454B (zh) | 一种无电感蔡氏电路 | |
CN113078883B (zh) | 一种磁通控制型忆容器等效电路及其控制方法 | |
Raj et al. | Dual mode, high frequency and power efficient grounded memristor based on OTA and DVCC | |
CN109840365B (zh) | 一种有源忆阻器仿真器 | |
CN111079365A (zh) | 一种反正切三角函数忆阻器电路模型 | |
CN103295628A (zh) | 荷控忆阻器的一种双端有源等效电路 | |
CN214475007U (zh) | 一种记忆元件通用模拟器 | |
CN203289397U (zh) | 磁控忆阻器的一种双端有源等效电路 | |
CN110032830B (zh) | 基于电流传输器的三次非线性磁控忆阻模拟器 | |
CN214475008U (zh) | 一种磁通控制型忆容器等效电路 | |
CN110046472B (zh) | 基于电流传输器的二次非线性磁控忆阻模拟器 | |
CN113054947B (zh) | 一种ReLU型忆阻模拟器 | |
CN108090308A (zh) | 一种基于hp忆阻器与电容器的基本单元混沌电路 | |
CN114841112A (zh) | 忆耦器等效模拟电路以及电子设备 | |
CN110008651B (zh) | 一种二次非线性有源磁控忆阻模拟器 | |
CN211506501U (zh) | 一种浮地型磁控忆阻模拟器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |