CN105304625A - 一种宇航用sram型fpga双阵列孔静电放电防护版图结构 - Google Patents
一种宇航用sram型fpga双阵列孔静电放电防护版图结构 Download PDFInfo
- Publication number
- CN105304625A CN105304625A CN201510725370.6A CN201510725370A CN105304625A CN 105304625 A CN105304625 A CN 105304625A CN 201510725370 A CN201510725370 A CN 201510725370A CN 105304625 A CN105304625 A CN 105304625A
- Authority
- CN
- China
- Prior art keywords
- contact hole
- region
- source
- drain
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一种宇航用SRAM型FPGA双阵列孔静电放电防护版图结构。本发明针对超深亚微米尤其是宇航用SRAM型FPGA的IO接口电路的静电放电防护，提出一种双阵列孔静电放电防护版图结构，由两个MOS型晶体管构成标准单元，该结构在晶体管的漏区使用双阵列孔，解决了当IO接口电路满足设计性能时，传统的标准静电放电防护结构因电流通行能力无法满足晶体管设计要求的问题，实现了静电放电防护与IO接口电路之间的合理匹配，增加了静电放电防护能力，同时减少了静电放电防护器件所占用的版图面积。
Description
技术领域
本发明涉及一种版图结构，尤其是一种宇航用SRAM型FPGA双阵列孔静电放电防护版图结构。
背景技术
静电放电防护是当今CMOS集成电路中最重要的可靠性问题之一。随着集成电路工艺进入超深亚微米阶段，特征尺寸的减小导致了器件对外界电磁干扰的敏感程度也大大提高，使静电放电防护对器件可靠性的危害变得越来越显著。
另一方面，随着集成电路信号传输速度的提高，IO接口电路的静电放电防护电路导致的延时，给高速电路带来了很大的影响。必须改进静电放电防护结构，使之与IO接口电路相匹配，从而使芯片拥有更好的接口性能。尤其是在当今的宇航用SRAM型FPGA芯片设计中，减小芯片面积以满足封装需求、提高IO接口性能和静电放电防护效应成了设计的难点。
发明内容
本发明的技术解决问题是：针对超深亚微米尤其是宇航用SRAM型FPGA的IO接口电路的静电放电防护，提出一种双阵列孔静电放电防护版图结构，该结构在晶体管的漏区使用双阵列孔，解决了当IO接口电路满足设计性能时，传统的标准静电放电防护结构因电流通行能力无法满足晶体管设计要求的问题，实现了静电放电防护与IO接口电路之间的合理匹配，增加了静电放电防护能力，同时减少了静电放电防护器件所占用的版图面积。
本发明的技术解决方案是:
一种宇航用SRAM型FPGA双阵列孔静电放电防护版图结构，由两个MOS型晶体管构成标准单元，标准单元包括阱区，在阱区内设置第一源区、第二源区、漏区、将第二源区和漏区分隔开的第二栅极以及将第一源区和漏区分隔开的第一栅极，在第一源区、第二源区两侧分别设置与其不接触的第一阱区接触、第二阱区接触，在漏区内设置第一漏区接触孔、第二漏区接触孔以增大静电泄放电流能力，在第一源区、第二源区内分别设置第一源区接触孔、第二源区接触孔，在第一阱区接触、第二阱区接触内分别设置第一阱区接触孔、第二阱区接触孔，第一源区、第二源区、第一阱区接触、第二阱区接触均与地轨线或电源轨线连接，漏区与版图结构外侧压焊点连接。
所述第二栅极、第一栅极的栅长均≤0.25um，第一漏区接触孔、第二漏区接触孔之间的最小间距值21C满足C≤21C≤24D，其中C为标准工艺中接触孔与接触孔之间的最小间距的版图设计规则，24D为第一源区与第一阱区接触或第二源区与第二阱区接触之间的设计值。
所述第二栅极、第一栅极的栅长为0.13um，第一漏区接触孔、第二漏区接触孔之间的最小间距值21C满足0.18um≤21C≤24D，24D最小为0.21um。
所述第二栅极、第一栅极的栅长为0.006um，第一漏区接触孔、第二漏区接触孔之间的最小间距值21C满足0.11um≤21C≤24D，24D最小为0.11um。
在阱区内还包括第一寄生电阻、第二寄生电阻、第一寄生三极管和第二寄生三极管，第一寄生三极管、第二寄生三极管的集电极经漏区分别连接至第一漏区接触孔、第二漏区接触孔，然后连接到版图结构外侧的压焊点；第一寄生三极管的基极通过第一寄生电阻连接至第一阱区接触，再通过第一阱区接触孔连接至地轨线或电源轨线；第二寄生三极管的基极通过第二寄生电阻连接至第二阱区接触，再通过第二阱区接触孔连接至地轨线或电源轨线；第一寄生三极管的发射极连接至第一源区，通过第一源区接触孔连接至地轨线或电源轨线，第二寄生三极管的发射极连接至第二源区，通过第二源区接触孔连接至地轨线或电源轨线。
标准单元可以为单个或者2N个堆叠，N为自然数，标准单元堆叠时源区之间不***阱区接触，源区直接重叠在一起，在重叠后的源区两侧分别设置与其不接触的阱区接触，所有的源区与阱区接触均与地轨线或电源轨线连接，所有的漏区均与版图结构外侧压焊点连接。
第一漏区接触孔距第一源区边缘距离与第二漏区接触孔距第二源区边缘距离相等。
第一漏区接触孔距第一栅极的距离与第二漏区接触孔距第二栅极的距离相等。
第一源区接触孔、第二源区接触孔、第一漏区接触孔、第二漏区接触孔、第一阱区接触孔、第二阱区接触孔均在同一水平线上。
第一源区中还包括与第一源区接触孔相同的其他源区接触孔，第二源区中还包括与第二源区接触孔相同的其他源区接触孔；漏区中还包括与第一漏区接触孔、第二漏区接触孔相同的其他漏区接触孔。
本发明与现有技术相比的有益效果是：
(1)本发明由于在漏区使用了双阵列孔的版图设计，很好的解决了当IO接口电路性能由于过驱动、高速度时，要求减小静电放电防护器件的设计尺寸而带来的静电放电防护能力减弱的问题，本发明漏区的双阵列孔设计比传统单阵列孔设计增加了1倍的接触孔数量，在单个接触孔电流密度固定的情况下，就能有效的增大从压焊点到地轨线或电源轨线的静电电流泄放能力，从而提高静电放电防护的效果。
(2)本发明作为IO接口电路的输出部分，通过双阵列孔设计，一方面使IO接口电路有了更大的电流流通能力，提高器件在长时间、复杂条件下工作的可靠性；另一方面能保证以更小的IO接口电路来满足设计需求和静电放电防护，避免为匹配静电放电防护要求而增大IO接口电路器件设计带来的过驱现象，以更小的MOS晶体管设计尺寸，完成设计要求的输出电流能力和静电放电防护等级，提高IO接口电路设计的灵活性，减小设计版图面积。
(3)本发明通过对标准单元的堆叠，可以增大标准单元中阱区寄生电阻的阻值，提高静电放电防护结构版图的开启速度，加快静电电流的泄放，从而避免版图内部器件被烧毁。
附图说明
图1为本发明一个标准单元结构平面图；
图2为本发明多个标准单元结构平面图；
图3为本发明图1的剖面图。
具体实施方式
下面结合附图对本发明做进一步详细说明。
本发明为FPGA内部的版图，其结构如图1所示，由两个MOS型晶体管构成标准单元，标准单元包括阱区211，在阱区211内设置第一源区206、第二源区207、漏区205、将第二源区207和漏区205分隔开的第二栅极209以及将第一源区206和漏区205分隔开的第一栅极210，在第一源区206、第二源区207两侧分别设置与其不接触的第一阱区接触208、第二阱区接触218，在漏区205内设置第一漏区接触孔212、第二漏区接触孔213以增大静电泄放电流能力，在第一源区206、第二源区207内分别设置第一源区接触孔214、第二源区接触孔215，在第一阱区接触208、第二阱区接触218内分别设置第一阱区接触孔216、第二阱区接触孔217，第一源区206、第二源区207、第一阱区接触208、第二阱区接触218均与地轨线或电源轨线连接，漏区205与版图结构外侧压焊点连接。
所述第二栅极209、第一栅极210的栅长均≤0.25um，第一漏区接触孔212、第二漏区接触孔213之间的最小间距值21C满足C≤21C≤24D，其中C为标准工艺中任何接触孔与接触孔之间的最小间距的版图设计规则，24D为第一源区206与第一阱区接触208或第二源区207与第二阱区接触218之间的设计值。标准工艺都会有专门的静电放电防护设计规则，所谓专门的静电放电防护设计规则，就是生产厂商保证在生产加工过程中不出现加工制造方面的问题，并保证在不超过规则提供的规定电压下能完全提供静电放电防护。
本发明中的静电放电防护版图结构剖面图如图3所示。在这个剖面图中，在阱区211内另行设置第一寄生电阻413、第二寄生电阻418、第一寄生三极管414和第二寄生三极管415，第一寄生三极管414、第二寄生三极管415的集电极经漏区205分别连接至第一漏区接触孔212、第二漏区接触孔213，然后连接到版图结构外侧的压焊点；第一寄生三极管414的基极通过第一寄生电阻413连接至第一阱区接触208，再通过第一阱区接触孔216连接至地轨线或电源轨线；第二寄生三极管415的基极通过第二寄生电阻418连接至第二阱区接触218，再通过第二阱区接触孔217连接至地轨线或电源轨线；第一寄生三极管414的发射极连接至第一源区206，通过第一源区接触孔214连接至地轨线或电源轨线，第二寄生三极管415的发射极连接至第二源区207，通过第二源区接触孔215连接至地轨线或电源轨线。
本发明第一漏区接触孔212距第一源区206边缘距离与第二漏区接触孔213距第二源区207边缘距离相等，第一漏区接触孔212距第一栅极210的距离与第二漏区接触孔213距第二栅极209的距离相等，第一源区接触孔214、第二源区接触孔215、第一漏区接触孔212、第二漏区接触孔213、第一阱区接触孔216、第二阱区接触孔217均在同一水平线上，以确保标准单元的静电放电防护结构版图开启速度均衡，加快电流泄放速度。
当在压焊点发生静电放电效应时，漏区205和阱区211之间会形成一个电势差，此时会有电流通过漏区205和阱区211之间的反向PN节漏电到阱区211中，通过第一寄生电阻413、第二寄生电阻418，形成基极到发射极的电势差，当漏区205与阱区211之间的电势差超过一个标准VCES时，就能够开启第一寄生三极管414和第二寄生三极管415，从而使得静电放电效应电流从漏区205到第一源区206、第二源区207形成放电通路，以此保护内部器件。
当采用多个本发明标准单元构成静电放电防护版图结构时，必须将相邻两个的源区重叠在一起，把阱区接触放置在两侧，如图2所示，将相邻的源区重叠在一起，并且中间不需要加阱区接触来隔离两个静电放电防护版图结构形成新的源区，这样设计除了能减小芯片面积以外，还可以增大标准单元中阱区寄生电阻的阻值，提高静电放电防护结构版图的开启速度，加快静电电流的泄放，从而避免版图内部器件被烧毁，采用标准单元堆叠的数量越多，静电放电防护结构版图的开启速度就越快，防护效果就越好。
在本发明中，第一源区206中还可以设置与第一源区接触孔214相同的其他源区接触孔，第二源区207中还可以设置与第二源区接触孔215相同的其他源区接触孔；漏区205中还可以设置与第一漏区接触孔212、第二漏区接触孔213相同的其他漏区接触孔，从而更有效提高静电放电防护的效果。
实施例
在第二栅极209、第一栅极210的栅长为0.13um工艺下，第一漏区接触孔212、第二漏区接触孔213之间的最小间距值21C满足0.18um≤21C≤24D，24D最小为0.21um。
在第二栅极209、第一栅极210的栅长为0.006um工艺下，第一漏区接触孔212、第二漏区接触孔213之间的最小间距值21C满足0.11um≤21C≤24D，24D最小为0.11um。
本发明中未公开内容为本领域技术人员公知常识。
Claims (10)
1.一种宇航用SRAM型FPGA双阵列孔静电放电防护版图结构，其特征在于，由两个MOS型晶体管构成标准单元，标准单元包括阱区(211)，在阱区(211)内设置第一源区(206)、第二源区(207)、漏区(205)、将第二源区(207)和漏区(205)分隔开的第二栅极(209)以及将第一源区(206)和漏区(205)分隔开的第一栅极(210)，在第一源区(206)、第二源区(207)两侧分别设置与其不接触的第一阱区接触(208)、第二阱区接触(218)，在漏区(205)内设置第一漏区接触孔(212)、第二漏区接触孔(213)以增大静电泄放电流能力，在第一源区(206)、第二源区(207)内分别设置第一源区接触孔(214)、第二源区接触孔(215)，在第一阱区接触(208)、第二阱区接触(218)内分别设置第一阱区接触孔(216)、第二阱区接触孔(217)，第一源区(206)、第二源区(207)、第一阱区接触(208)、第二阱区接触(218)均与地轨线或电源轨线连接，漏区(205)与版图结构外侧压焊点连接。
2.如权利要求1所述的一种宇航用SRAM型FPGA双阵列孔静电放电防护版图结构，其特征在于，所述第二栅极(209)、第一栅极(210)的栅长均≤0.25um，第一漏区接触孔(212)、第二漏区接触孔(213)之间的最小间距值21C满足C≤21C≤24D，其中C为标准工艺中接触孔与接触孔之间的最小间距的版图设计规则，24D为第一源区(206)与第一阱区接触(208)或第二源区(207)与第二阱区接触(218)之间的设计值。
3.如权利要求2所述的一种宇航用SRAM型FPGA双阵列孔静电放电防护版图结构，其特征在于，所述第二栅极(209)、第一栅极(210)的栅长为0.13um，第一漏区接触孔(212)、第二漏区接触孔(213)之间的最小间距值21C满足0.18um≤21C≤24D，24D最小为0.21um。
4.如权利要求2所述的一种宇航用SRAM型FPGA双阵列孔静电放电防护版图结构，其特征在于，所述第二栅极(209)、第一栅极(210)的栅长为0.006um，第一漏区接触孔(212)、第二漏区接触孔(213)之间的最小间距值21C满足0.11um≤21C≤24D，24D最小为0.11um。
5.如权利要求1所述的一种宇航用SRAM型FPGA双阵列孔静电放电防护版图结构，其特征在于，在阱区(211)内还包括第一寄生电阻(413)、第二寄生电阻(418)、第一寄生三极管(414)和第二寄生三极管(415)，第一寄生三极管(414)、第二寄生三极管(415)的集电极经漏区(205)分别连接至第一漏区接触孔(212)、第二漏区接触孔(213)，然后连接到版图结构外侧的压焊点；第一寄生三极管(414)的基极通过第一寄生电阻(413)连接至第一阱区接触(208)，再通过第一阱区接触孔(216)连接至地轨线或电源轨线；第二寄生三极管(415)的基极通过第二寄生电阻(418)连接至第二阱区接触(218)，再通过第二阱区接触孔(217)连接至地轨线或电源轨线；第一寄生三极管(414)的发射极连接至第一源区(206)，通过第一源区接触孔(214)连接至地轨线或电源轨线，第二寄生三极管(415)的发射极连接至第二源区(207)，通过第二源区接触孔(215)连接至地轨线或电源轨线。
6.如权利要求1所述的一种宇航用SRAM型FPGA双阵列孔静电放电防护版图结构，其特征在于，标准单元可以为单个或者2N个堆叠，N为自然数，标准单元堆叠时源区之间不***阱区接触，源区直接重叠在一起，在重叠后的源区两侧分别设置与其不接触的阱区接触，所有的源区与阱区接触均与地轨线或电源轨线连接，所有的漏区均与版图结构外侧压焊点连接。
7.如权利要求1所述的一种宇航用SRAM型FPGA双阵列孔静电放电防护版图结构，其特征在于，第一漏区接触孔(212)距第一源区(206)边缘距离与第二漏区接触孔(213)距第二源区(207)边缘距离相等。
8.如权利要求1所述的一种宇航用SRAM型FPGA双阵列孔静电放电防护版图结构，其特征在于，第一漏区接触孔(212)距第一栅极(210)的距离与第二漏区接触孔(213)距第二栅极(209)的距离相等。
9.如权利要求1所述的一种宇航用SRAM型FPGA双阵列孔静电放电防护版图结构，其特征在于，第一源区接触孔(214)、第二源区接触孔(215)、第一漏区接触孔(212)、第二漏区接触孔(213)、第一阱区接触孔(216)、第二阱区接触孔(217)均在同一水平线上。
10.如权利要求1所述的一种宇航用SRAM型FPGA双阵列孔静电放电防护版图结构，其特征在于，第一源区(206)中还包括与第一源区接触孔(214)相同的其他源区接触孔，第二源区(207)中还包括与第二源区接触孔(215)相同的其他源区接触孔；漏区(205)中还包括与第一漏区接触孔(212)、第二漏区接触孔(213)相同的其他漏区接触孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510725370.6A CN105304625A (zh) | 2015-10-30 | 2015-10-30 | 一种宇航用sram型fpga双阵列孔静电放电防护版图结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510725370.6A CN105304625A (zh) | 2015-10-30 | 2015-10-30 | 一种宇航用sram型fpga双阵列孔静电放电防护版图结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105304625A true CN105304625A (zh) | 2016-02-03 |
Family
ID=55201671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510725370.6A Pending CN105304625A (zh) | 2015-10-30 | 2015-10-30 | 一种宇航用sram型fpga双阵列孔静电放电防护版图结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105304625A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109755313A (zh) * | 2017-11-06 | 2019-05-14 | 无锡华润矽科微电子有限公司 | 用于提高高压启动电路静电释放能力的ldmos器件及相应电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6514839B1 (en) * | 2001-10-05 | 2003-02-04 | Taiwan Semiconductor Manufacturing Company | ESD implantation method in deep-submicron CMOS technology for high-voltage-tolerant applications with light-doping concentrations |
| CN104681542A (zh) * | 2013-11-29 | 2015-06-03 | 联华电子股份有限公司 | 半导体静电放电保护装置 |
-
2015
- 2015-10-30 CN CN201510725370.6A patent/CN105304625A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6514839B1 (en) * | 2001-10-05 | 2003-02-04 | Taiwan Semiconductor Manufacturing Company | ESD implantation method in deep-submicron CMOS technology for high-voltage-tolerant applications with light-doping concentrations |
| CN104681542A (zh) * | 2013-11-29 | 2015-06-03 | 联华电子股份有限公司 | 半导体静电放电保护装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109755313A (zh) * | 2017-11-06 | 2019-05-14 | 无锡华润矽科微电子有限公司 | 用于提高高压启动电路静电释放能力的ldmos器件及相应电路 |
| CN109755313B (zh) * | 2017-11-06 | 2024-02-20 | 华润微集成电路(无锡)有限公司 | 用于提高高压启动电路静电释放能力的ldmos器件及电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102655149B (zh) | 一种基于pd soi工艺的体栅耦合esd保护结构 | |
| CN102339825B (zh) | 亚微米集成电路静电保护电路 | |
| CN102662426B (zh) | 一种具有自我esd保护功能的输出驱动电路 | |
| CN201409119Y (zh) | 一种cmos开关芯片电路 | |
| CN102376761B (zh) | Ldmos esd结构 | |
| CN103165600B (zh) | 一种esd保护电路 | |
| CN101562187B (zh) | 一种绝缘体上硅电路esd全局保护结构 | |
| CN107039422A (zh) | 一种集成电路esd全芯片防护电路 | |
| CN207765950U (zh) | 带静电防护功能的电路、高压集成电路以及空调器 | |
| US20100067155A1 (en) | Method and apparatus for enhancing the triggering of an electrostatic discharge protection device | |
| CN101866922B (zh) | 一种用于esd保护电路的ggnmos器件 | |
| CN103390618A (zh) | 内嵌栅接地nmos触发的可控硅瞬态电压抑制器 | |
| CN105304625A (zh) | 一种宇航用sram型fpga双阵列孔静电放电防护版图结构 | |
| CN107482004A (zh) | 一种外延工艺下多电源电压集成电路esd保护网络 | |
| CN102544068B (zh) | 一种基于pnp型三极管辅助触发的双向可控硅器件 | |
| CN105428353B (zh) | 一种具有类鳍式ldmos结构的高压esd保护器件 | |
| CN102969703B (zh) | 一种具有自我esd保护的输入输出电路 | |
| CN103839942B (zh) | 高压esd保护结构 | |
| CN102222669B (zh) | 一种用于静电防护的可控硅 | |
| CN102315217B (zh) | 多指条形ggnmos、静电保护电路 | |
| CN203774327U (zh) | 高压esd保护结构以及集成电路的保护电路 | |
| CN205986132U (zh) | 一种静电防护电路 | |
| CN102544067B (zh) | 一种基于nmos管辅助触发的双向可控硅器件 | |
| CN104319286A (zh) | 一种适用于体硅cmos可抑制寄生闩锁效应的器件结构 | |
| CN102544066B (zh) | 一种基于npn型三极管辅助触发的双向可控硅器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160203 |
|
| RJ01 | Rejection of invention patent application after publication |