CN106463427A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN106463427A
CN106463427A CN201580033434.4A CN201580033434A CN106463427A CN 106463427 A CN106463427 A CN 106463427A CN 201580033434 A CN201580033434 A CN 201580033434A CN 106463427 A CN106463427 A CN 106463427A
Authority
CN
China
Prior art keywords
solder
electrode
wiring
packaging
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580033434.4A
Other languages
English (en)
Other versions
CN106463427B (zh
Inventor
村井诚
佐藤和树
山田宏行
高冈裕二
今井诚
天野茂树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN106463427A publication Critical patent/CN106463427A/zh
Application granted granted Critical
Publication of CN106463427B publication Critical patent/CN106463427B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/03826—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16013—Structure relative to the bonding area, e.g. bond pad the bump connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16112—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/81911—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

本发明中的半导体芯片具有位于芯片主体的元件形成面上的多个含焊料的电极。封装基板具有设置在主基板主体的表面上的一个或多个导电层和阻焊层。阻焊层在主基板主体的表面和一个或多个导电层上设置作为连续层，并且具有位于一个或多个导电层中的每个导电层上的一个或多个开口。多个含焊料的电极包括具有除了电源的功能之外的相同的功能的两个以上第一电极。一个或多个导电层包括连续的第一导电层。两个以上第一电极连接到连续的第一导电层。至少一个开口被设置为对应于相应的两个以上第一电极中的各个。

Description

半导体装置及其制造方法
技术领域
本公开涉及利用倒装芯片技术的半导体装置和制造半导体装置的方法。
背景技术
近年来，具有图片输出功能的装置(例如，智能手机、平板计算机、电视接收器和游戏机)在显示分辨率上具有显著改进。为了适应于此，已经扩大了安装在此类装置中的图像处理器LSI(大规模集成电路)所期望的存储器带宽。实现宽存储器带宽的已知的技术可以包括如专利文献1中公开的芯片内建芯片(CoC)。但是因为使用具有专用接口的DRAM(动态随机存取存储器)、使用诸如使用微凸块的精细连接的技术，所以CoC技术会趋向于具有更高的成本。因而，一般方法可以使用具有标准DDR(双数据速率)接口的多个DRAM，并且通过增加图像处理器LSI和DRAM之间的连接通道的数量，确保存储器带宽。64位接口实际用于诸如智能手机的装置中，并且此类接口的使用预期在今后越来越多。
而且，半导体装置的小型化已经允许更大数量的晶体管集成在芯片上。这使得能够将甚至更多的功能集成在一个芯片上。例如，当前在智能手机或平板计算机中使用的应用处理器和内建在数字电视接收器中的LSI主要使用利用CPU(中央处理单元)、GPU(图形处理单元)和各种接口的作为一个芯片。
存储器接口的多通道和功能集成在一个芯片的此类进步已经引起将LSI连接到外面的端子的数量增加的趋势。在现有技术中，在将半导体芯片通过引线接合连接到封装基板中通常采用封装方法。然而，近年来，为了适应于连接端子数的增加，所谓的倒装芯片技术的采用已经增加。倒装芯片技术涉及通过使用焊料凸块将半导体芯片连接到封装基板。特别地，通常用于倒装芯片技术中的技术被称为在例如专利文献2中所公开的C4(可控塌陷芯片连接)。
在C4技术中，，阻焊剂可以提前于开口被设置在封装基板的一侧上。开口每个可以具有与用于连接的焊料凸块的尺寸大致上相同的尺寸。糊状焊料材料可以被印刷在开口中。然后，提前设置有焊料凸块的芯片可以借助于焊剂被安装在印刷的焊料材料上。通过批量回流方法，焊料可以熔化以形成连接。可以在芯片和封装基板之间填充底部填充树脂用于密封。基于以下原因，使用该技术，端子间间距的小型化会变得很困难。第一，为了确保芯片和封装基板之间的间隙填充底部填充树脂，期望增大形成于芯片的一侧上的焊料凸块的直径。第二，可以通过印刷方法形成焊膏，造成难以形成精细图案。于是，连接端子之间的间距可以变成约150μm到180μm(包括150μm和180μm)。这致使预期难以适应于未来信号数量的增加，或因器件小型化而芯片收缩。
鉴于如上所述的当前情况，为了进一步增加信号端子密度和减少基板成本，专利文献3公开了涉及直接对布线执行倒装芯片的技术。在现有的C4技术中，具有比凸块直径更大尺寸的焊盘可以形成于封装基板上。与此相比，在该技术中，凸块可以被按压在具有比凸块直径更小宽度的布线上，以通过迫使布线进入凸块中，将凸块和布线接合在一起。如此，甚至在使用具有较小直径的凸块的情况下，该技术在致力于获得高接合强度方面做出了改进。再者，一般可以在对金属柱或所谓的柱进行镀焊料中使用凸块结构。甚至在使用具有较小的直径的凸块的情况下，这使得能够确保注入底部填充树脂所期望的芯片和封装基板之间的间隙。
引用列表
专利文献
专利文献1：JP 2010-192886A
专利文献2：美国专利No.5900675的说明书
专利文献3：JP2012-119648A
发明内容
凸块(即，含焊料的电极)的小型化和更高的致密化可以导致含焊料的电极的更小的直径，致使存在含焊料的电极和布线之间的接合部的可靠性劣化的可能性。
因而，期望提供能够增强含焊料的电极和布线之间的接合部的可靠性的半导体装置和其制造方法。
根据本公开的实施例的半导体装置包括：半导体芯片；以及封装基板，半导体芯片安装在封装基板上。半导体芯片包括芯片主体和设置在芯片主体的元件形成面上的多个含焊料的电极。封装基板包括基板主体、一个或多个导电层以及阻焊层，其中一个或多个导电层和阻焊层设置在基板主体的前表面上。阻焊层作为连续层设置在基板主体的前表面和一个或多个导电层上，并且在一个或多个导电层中的每个导电层上具有一个或多个开口。多个含焊料的电极包括两个以上第一电极，两个以上第一电极具有除电源功能之外的相同的功能。一个或多个导电层包括连续的第一导电层。两个以上第一电极连接到连续的第一导电层。一个或多个开口面对相应的两个以上第一电极。
在根据本公开的实施例的半导体装置中，具有相同的功能的两个以上第一电极连接到连续的第一导电层。于是，即使故障应发生在两个以上第一电极中的任一个第一电极中，也保持了半导体装置的功能。而且，阻焊层的开口面对相应的两个以上第一电极。于是，即使两个以上第一电极中的任一个第一电极和第一导电层之间的接合部将受到机械应力从而引起发展到剥落或其它现象，约束对第一电极中的另一个第一电极和第一导电层之间的另一个接合部的影响。
根据本公开的实施例的制造半导体装置的第一方法包含：相对于封装基板定位半导体芯片，其中半导体芯片包括芯片主体和设置在芯片主体的元件形成面上的多个含焊料的电极，并且封装基板包括基板主体、一个或多个导电层和阻焊层，其中一个或多个导电层和阻焊层设置在基板主体的前表面上；将半导体芯片临时接合到封装基板；通过回流加热将多个含焊料的电极连接到一个或多个导电层；以及将底部填充树脂注入在半导体芯片和封装基板之间，并且使底部填充树脂固化。阻焊层作为连续层设置在基板主体的前表面和一个或多个导电层上，并且在一个或多个导电层中的每个导电层上具有一个或多个开口。多个含焊料的电极包括两个以上第一电极，两个以上第一电极具有除了电源的功能之外的相同的功能。一个或多个导电层包括连续的第一导电层。两个以上第一电极连接到连续的第一导电层。一个或多个开口面对相应的两个以上第一电极。
根据本公开的实施例的制造半导体装置的第二方法包含：相对于封装基板定位半导体芯片，其中半导体芯片包括芯片主体和设置在芯片主体的元件形成面上的多个含焊料的电极，并且封装基板包括基板主体、一个或多个导电层和阻焊层，其中一个或多个导电层和阻焊层设置在基板主体的前表面上；通过以等于或高于焊料的熔点的温度加热半导体芯片，并且通过将半导体芯片压力接合到封装基板，将多个含焊料的电极连接到一个或多个导电层；以及将底部填充树脂注入半导体芯片和封装基板之间，并且使底部填充树脂固化。阻焊层作为连续层设置在基板主体的前表面和一个或多个导电层上，并且在一个或多个导电层中的每个导电层上具有一个或多个开口。多个含焊料的电极包括两个以上第一电极，两个以上第一电极具有除了电源的功能之外的相同的功能。一个或多个导电层包括连续的第一导电层。两个以上第一电极连接到连续的第一导电层。一个或多个开口面对相应的两个以上第一电极。
根据本公开的实施例的制造半导体装置的第三方法包含：将底部填充树脂供应在封装基板上，其中封装基板包括基板主体、一个或多个导电层和阻焊层，其中一个或多个导电层和阻焊层设置在基板主体的前表面上；相对于封装基板定位半导体芯片，其中半导体芯片包括芯片主体和设置在芯片主体的元件形成面上的多个含焊料的电极；以及通过以等于或高于焊料的熔点的温度加热半导体芯片，并且通过将半导体芯片压力接合到封装基板，来将多个含焊料的电极连接到一个或多个导电层，同时使底部填充树脂固化。阻焊层作为连续层设置在基板主体的前表面和一个或多个导电层上，并且在一个或多个导电层中的每个导电层上具有一个或多个开口。多个含焊料的电极包括两个以上第一电极，两个以上第一电极具有除了电源的功能之外的相同的功能。一个或多个导电层包括连续的第一导电层。两个以上第一电极连接到连续的第一导电层。一个或多个开口面对相应的两个以上第一电极。
根据本公开的实施例的半导体装置，或制造本公开的实施例的半导体装置的第一方法到第三方法，具有除了电源的功能之外的相同功能的两个以上第一电极被连接到连续的第一导电层。阻焊层的开口面对相应的两个以上第一电极。由此，能够增强含焊料的电极和布线之间的接合部的可靠性。
应当注意，这里所描述的一些效果不必是限制性的，并且可以达到本文中所描述的其它效果中的任一个。
附图说明
[图1]图1是根据本公开的第一实施例的半导体装置的整体配置的示意性顶视图。
[图2]图2是图1中所示出的半导体装置的整体配置的示意性横截面视图。
[图3]图3是图1中所示出的半导体装置的一部分的放大顶视图。
[图4]图4是其中为两个第一电极设置公共开口的参考示例的顶视图。
[图5]图5是图3中所示出的两个第一电极的布置的示例的顶视图。
[图6]图6是图3中所示出的两个第一电极的布置的另一个示例的顶视图。
[图7]图7是沿着图3的线VII-VII截取的横截面视图。
[图8]图8是沿着图3的线VIII-VIII截取的横截面视图。
[图9]图9是根据第二实施例的半导体装置的一部分的放大顶视图。
[图10]图10是图9中所示出的两个第一电极的布置的示例的顶视图。
[图11]图11是图9中所示出的两个第一电极的布置的另一个示例的顶视图。
[图12]图12是沿着图9的线XII-XII截取的横截面视图。
[图13]图13是在其中两条布线并排布置的情况下，为了描述图3中所示出的两条布线的占有面积所提供的平面图。
[图14]图14是提供用于描述图9中所示出的两条布线的占有面积的平面图。
[图15]图15是沿着图9的线XV-XV截取的横截面视图。
[图16]图16是示出了开口和含焊料的电极之间的位置偏差的示例的横截面视图。
[图17]图17是根据修改示例1-1的半导体装置的一部分的放大顶视图。
[图18]图18是示出了具有矩形平面形状的开口的情况的顶视图。
[图19]图19是根据修改示例1-2的半导体装置的一部分的放大顶视图。
[图20]图20是根据修改示例1-3的半导体装置的一部分的放大顶视图。
[图21]图21是沿着图20的线XXI-XXI截取的横截面视图。
[图22]图22是根据修改示例1-4的半导体装置的一部分的放大顶视图。
[图23]图23是根据修改示例1-5的半导体装置的一部分的放大顶视图。
[图24]图24是根据本公开的第三实施例的半导体装置的一部分的放大横截面视图。
[图25]图25是根据本公开的第四实施例的半导体装置的整体配置的示意性顶视图。
[图26]图26是图25中所示出的半导体装置的整体配置的示意性横截面视图。
[图27]图27是根据本公开的第五实施例的半导体装置的整体配置的示意性横截面视图。
[图28]图28是根据修改示例5-1的半导体装置的整体配置的示意性横截面视图。
[图29]图29是根据修改示例5-2的半导体装置的整体配置的示意性横截面视图。
[图30]图30是以过程的顺序示出了根据本公开第六实施例的制造半导体装置的方法的横截面视图，并且是以过程的顺序示出了制造含焊料的电极的方法的横截面视图。
[图31]图31是在图30之后的过程的横截面视图。
[图32]图32是在图31之后的过程的横截面视图。
[图33]图33是在图32之后的过程的横截面视图。
[图34]图34是在图33之后的过程的横截面视图。
[图35]图35是在图34之后的过程的横截面视图。
[图36]图36是在图35之后的过程的横截面视图。
[图37]图37是在图36之后的过程的横截面视图。
[图38]图38是以过程的顺序示出根据本公开第六实施例的制造半导体装置的方法的横截面视图，并且是以过程的顺序示出将封装基板连接到半导体芯片的方法的横截面视图。
[图39]图39是在图38之后的过程的横截面视图。
[图40]图40是在图39之后的过程的横截面视图。
[图41]图41是在图40之后的过程的横截面视图。
[图42]图42是以过程的顺序示出根据本公开第十实施例的制造半导体装置的方法的横截面视图。
[图43]图43是在图42之后的过程的横截面视图。
[图44]图44是在图43之后的过程的横截面视图。
[图45]图45是根据本公开的第十一实施例的半导体装置的一部分的放大顶视图。
[图46]图46是第二连接关系的顶视图。
具体实施方式
在以下中，参考附图详细描述了本公开的一些实施例。注意以以下顺序进行描述。
1.第一实施例(半导体装置；其中阻焊层的开口具有圆形平面形状的示例。其中具有相同的功能的两个第一电极被连接到连续的第一导电层，而阻焊层的开口面对相应的两个第一电极的示例)
2.第二实施例(半导体装置；其中阻焊层的开口中的每个具有大致上矩形平面形状，根据封装基板的热膨胀系数调整每个开口的长度的示例)
3.修改示例2-1(其中开口具有椭圆的平面形状的示例)
4.修改示例2-2(其中在开口内部，布线包括加宽部分的示例)
5.修改示例2-3(其中在开口内部，布线具有断口的示例)
6.修改示例2-4(其中两个开口在它们的拐角处具有倾斜的凹口，且以倾斜的凹口彼此面对的方式相邻设置两个开口的示例)
7.修改示例2-5(其中两个开口在它们的侧面处具有倾斜的凹口且该以倾斜的凹口彼此面对的方式相邻设置两个开口的示例)
8.第三实施例(半导体装置；其中阻焊层在开口内部的厚度小于阻焊层在基板主体的前表面中除了开口之外的区域中的厚度的示例)
9.第四实施例(半导体装置；MCM(多芯片模块)的示例)
10.第五实施例(半导体装置；用模压树脂密封的示例)
11.第六实施例(制造半导体装置的方法；涉及借助于焊剂临时接合，且之后执行批量回流过程的示例)
12.第七实施例(制造半导体装置的方法；局部回流的示例)
13.第八实施例(制造半导体装置的方法；通过热压临时接合的示例)
14.第九实施例(制造半导体装置的方法；通过固定的工具侧的温度热压的示例)
15.第十实施例(制造半导体装置的方法；其中提前将底部填充树脂供应在封装基板上的示例)
16.第十一实施例(半导体装置；允许在倒装芯片半导体装置中的引线接合选择中进行转换连接的功能的示例)
(第一实施例)
图1示意性地示出根据本公开的第一实施例的半导体装置的整体配置。图2示意性地示出沿着线II-II截取的半导体装置的横截面配置。半导体装置1可以例如是倒装芯片半导体装置，在该倒装芯片半导体装置中，可以通过多个含焊料的电极30连接半导体芯片10和封装基板20。底部填充树脂40可以设置在半导体芯片10和封装基板20之间。
参考图2，半导体芯片10包括可以由例如硅(Si)制成的芯片主体11。元件(未描绘的)可以设置在芯片主体11的一个表面(元件形成面)上。半导体芯片10可以以其中芯片主体11的元件形成面11A可以取向为朝向封装基板20的面向下姿势，而安装在封装基板20的中心部分中的芯片安装区域20A上。应当注意，图1的顶视图以虚线描绘半导体芯片10的芯片轮廓10A，省略了半导体芯片10和底部填充树脂40。
多个含焊料的电极30设置在芯片主体11的元件形成面11A上，如图2中所示出的。例如，多个含焊料的电极30可以以预定的间隔和以预定的布置，设置在半导体芯片10的芯片主体11的元件形成面11A的***部分中。
参考图1和图2，例如，封装基板20包括基板主体21。如图1中所示出的，芯片安装区域20A和多条布线50可以设置在基板主体21的前表面(半导体芯片安装面)21A中。通孔22可以设置在多条布线50中的每条布线的一端(第一端)上。如图2中所示出的，焊料球23可以设置在基板主体21的后表面21B上。应当注意，在图2的横截面视图中省略多条布线50。
这里，多条布线50可以作为本公开中的“一个或多个导电层”的一个具体示例。
基板主体21可以具有叠层结构，包括例如树脂基板(未描绘的)、由例如铜(Co)制成的布线层和阻焊层(未描绘的)，但对其配置没有特别的限制。
例如，多条布线50可以从芯片安装区域20A的***部分延伸到基板主体21外部。多条布线50可以彼此并行设置在芯片安装区域20A的每边处，并且多条布线50可以在基板主体21的外部区域中以辐射状图案延伸。应当注意，多条布线50可以从芯片安装区域20A的***部分在基板主体21的内部延伸。
通孔22可以设置在多条布线50中的每条布线50的一端(第一端)和焊料球23之间，并且穿透封装基板20的基板主体21。通孔22可以将来自封装基板20的前表面(半导体芯片安装面)21A的每个端子转移到后表面21B(朝向焊料球23)。每个端子可以借助于多个含焊料的电极30和多条布线50，从半导体芯片10延伸。在该实施例中，形成于封装基板20上的通孔22的尺寸可以大于多个含焊料的电极30中的每个含焊料的电极30的尺寸。基于该原因，如图1中所示出的，每个端子可以借助于多个含焊料的电极30，从半导体芯片10延伸，并且可以借助于封装基板20上的多条布线50，引出到基板主体21的***部分。这允许加宽多条布线20的布线间间距。另外，每个端子可以借助于通孔22，引向封装基板20上的焊料球23。
焊料球23可以执行将信号输入到半导体芯片10中以及从半导体芯片10输出信号，并且执行向半导体芯片10供电。
底部填充树脂40可以保护多个含焊料的电极30和多条布线50之间的接合部分，并且被填充在半导体芯片10和封装基板20之间。在一个优选的示例中，填充物可以分散在底部填充树脂40中，以便调整热膨胀系数。作为填充物，例如，可以使用球形的二氧化硅。在一个期望的示例中，底部填充树脂40的热膨胀系数可以被调整为例如大约10ppm/℃到50ppm/℃(包括10ppm/℃和50ppm/℃)。
图3以放大的方式示出图1中所示出的半导体装置的一部分。具体地，图3示出在芯片安装区域20A的***部分附近的多条布线50的连续布线50A的平面配置。应当注意，为了更容易理解，在图3的顶视图中省略了半导体芯片10和底部填充树脂40，但是半导体芯片10可以被设置在由虚线代表的半导体芯片10的芯片轮廓10A的左侧区域。
封装基板20可以包括阻焊层24以及位于基板主体21的前表面21A上的多条布线50。阻焊层24可以由例如负性光敏永久抗蚀剂材料制成。
阻焊层24在基板主体21的前表面21A和多个布线50上设置为连续层，并且在多条布线50中的每条布线50上具有开口60。在一个具体示例中，多条布线50中的每条布线50可以具有例如在另一端(第二端)上的圆形焊盘57。开口60可以例如以圆形形状设置在焊盘57上。在开口60内部，多个含焊料的电极30和多条布线50可以接合在一起，以在半导体芯片10和封装基板20之间形成连接。应当注意，在图3中，由轻点区域表示其中设置有阻焊层24的区域。
如所描述的，阻焊层24设置为连续层，并且具有局部开口60。这使得能够确保多条相邻的布线50之间的绝缘。于是，甚至当以约40μm的较小的间距布置两条布线50时，能够减少连接到一条布线50的含焊料的电极30与相邻的一条布线50接触的可能性。这允许抑制短路的发生。
而且，因为阻焊层24具有局部开口60，所以阻焊层24在封装基板20上是连续的或未分割的。由此，能够防止多条布线50剥落，并且防止阻焊层24剥落。
开口60的宽度(直径)可以是例如80μm。含焊料的电极30的间距P30可以是例如180μm。焊盘57的直径可以是例如110μm。
多个含焊料的电极30包括两个第一电极30A1和第一电极30A2，第一电极30A1和第一电极30A2具有除了电源的功能之外的相同的功能。两个第一电极30A1和30A2连接到连续的布线50A。开口60(60A1和60A2)面对相应的两个第一电极30A1和30A2。由此，在半导体装置1中，能够增强含焊料的电极30和布线50之间的接合部分的可靠性。
这里，布线50A可以充当本公开中的“连续第一导电层”的一个具体示例。
下面详细给出这主题的描述。在倒装芯片半导体装置1(其中含焊料的电极30被小型化，并且以更高的密度布置含焊料的电极30)中，因为含焊料的电极30的直径的减少，以及相邻的布线50之间短路的发生，所以含焊料的电极30和布线50之间的接合部分的可靠性可值得关注。当不仅含焊料的电极30的尺寸还有(在其处进行连接的)阻焊层24的开口60的尺寸减少时，可能影响接合的缺陷的尺寸也可能减少，从而使得通过外观检查的检测困难性。而且，在倒装芯片连接的情况下，在进行接合之后，很难检查接合部分的外观。于是，值得注意的是，尽管在电试验中产品被确定为无缺陷的，而产品可以作为非缺陷产品被运输，但是因为裂纹、形状破坏、包含杂质或在操作期间接合部分可能变成断开的其它破坏，所以涉及难以实现产品的可靠性。应当注意，在运输之前可以进行筛选试验，以通过外部应力诸如温度的施加提供适当的加速作用。但是试验的成本可能引起对所有产品进行试验的困难性。
而且，含焊料的电极30和布线50之间的接合部分的尺寸减少可以引起接合部分的机械强度下降。因为通过外部环境或半导体装置1自身的操作而向半导体装置1施加了应力(诸如热应力)，所以这还可以产生可靠性降低的可能性。
因而，在该实施例中，具有除了电源的功能之外的相同功能的两个第一电极30A1和30A2被连接到连续的布线50A，而开口60(60A1和60A2)面对相应的两个第一电极30A1和第一电极30A2。
通过该配置，在倒装芯片半导体装置1中，能够提供将封装基板20连接到半导体装置10的含焊料的电极30的冗余布置。换句话说，两个第一电极30A1和30A2具有除了电源的功能(例如，电源端子或接地端子)之外的相同的功能(例如，信号端子)，并且被连接到相同的布线50A。于是，即使因一些故障而导致第一电极30A1和布线50A之间的接合部分或第一电极30A2和布线50A之间的接合部分将断开且变成电断开，但可以几乎不会丧失半导体装置1的功能。这致使增强的可靠性。
而且，阻焊层24的开口60A1和开口60A2被分别提供用于相应的第一电极30A1和第一电极30A2。与具有如图4中所示出的共同开口60的情况相比，这使得能够提供具有更加增强的冗余度和更加优化的可靠性的结构。一个原因可能如下；当用于第一电极30A1和第一电极30A2的开口60连接时，还可以使第一电极30A1和第一电极30A2与布线50之间的接合部分共用。如果机械应力将施加到接合部分，并且将发展到毁坏，则可能存在两个第一电极30A1和第一电极30A2两者立马剥落的可能性。另外，除了提供电气冗余度的功能之外，将半导体装置10连接到封装基板20的含焊料的电极30的数量的增加有助于接合部分的总的横截面积增加。这还使得能够增强机械强度。
图5示出图3中所示出的两个第一电极30A1和第一电极30A2的布置的示例。具体地，图5描绘了多条布线50之中的两条连续的布线50A和50B、连接到布线50A的两个第一电极30A1和30A2，以及连接到布线50B的两个第一电极30B1和30B2。
在一个优选的示例中，如图5中所示出的，两个第一电极30A1和30A2可以沿着连续的布线50A被设置在彼此相邻的位置处。连接到相同的布线50A的第一电极30A1和30A2的此类相邻的布置允许增强冗余度。而且，能够减少连接到布线50A的第一电极30A1和30A2与连接到布线50B的第一电极30B1和30B2相邻的地方的数量，布线50B与布线50A具有不同的电位(信号)。这允许进一步防止短路，并且进一步增强冗余端子的功能。
应当注意，布线50A上的第一电极30A1和第一电极30A2可以彼此远离地设置，布线50B上的第一电极30B1和第一电极30B2***两者之间，如图6所示出的。还通过该配置，能够产生本实施例的上述效果，即，电气冗余度的功能和接合部分的机械强度的增强。
图7示出沿着图3的线VII-VII截取的横截面配置。图8示出沿着图3的线VIII-VIII截取的横截面配置。
多个含焊料的电极30可以由例如焊料材料(诸如Sn-Ag)制成。
由铝(Al)制成的焊盘13可以设置在半导体芯片10的芯片主体11的元件形成面11A上。多个含焊料的电极30可以通过例如镍(Ni)膜17电连接到焊盘13。钝化膜14可以覆盖在半导体芯片10的芯片主体11的元件形成面11A上设置了焊盘13的区域除外的区域。应当注意，不仅焊盘13和钝化膜14还有层(诸如布线层和扩散层)可以形成于半导体芯片10中，但是在图7和图8中省略了诸如布线层和扩散层的层。
多条布线50可以被布线在封装基板20的最外层上。应当注意，图7和图8描绘被设置在多条布线50直接下面的绝缘层21C的单层结构，作为封装基板20的基板主体21。然而，基板主体21可以是包括一层或多层(除了绝缘层21C之外)的堆叠结构。
在一个优选的示例中，多条布线50中的每条布线可以包括金属布线层51和表面涂层52。金属布线层51可以由作为主要成分的铜(Cu)制成。表面涂层52可以覆盖在金属布线层51的表面上暴露于开口60中的区域。提供表面涂层52有助于增强的焊料润湿性，并且促进焊料在金属布线层51的表面上的润湿和散布。如之后在第二实施例中所描述的，当开口60具有在开口60内部的布线50的长度方向DL上延长的平面形状时，这使得焊料在开口60内部的布线50的整个暴露的区域上更容易润湿和散布。因而，能够更确定地激励增强接合强度的效果。
在一个优选的示例中，表面涂层52可以包括例如Ni-Au电镀层或Ni-Pd-Au电镀层。因为表面涂层52和焊料层32的镍可以形成合金层，所以可以防止布线50与焊料过度形成合金层、被焊料变薄，以及被消耗和断开。可以防止焊料侵入到布线50和封装基板20的绝缘层21C之间，引起布线50较低的粘附强度，并且引起布线50剥落和断开。而且，焊料层32可以与表面涂层52的金反应，以提高润湿性，并且允许防止未能接合到布线50。再者，焊料沿着暴露的布线50的润湿和散布使得能够稳定地增加含焊料的电极30与布线50之间的接合部分的面积。特别地，非电解电镀的采用使得能够抑制表面涂层52的厚度变化，并且提供具有更高可靠性的接合部分的结构。
在第六实施例到第十实施例中描述了制造半导体装置1的方法。
在半导体装置1中，具有相同功能的两个第一电极30A1和30A2连接到连续的布线50A。于是，如果在例如第一电极30A1中发生故障，则半导体装置1可以保持剩余的第一电极30A2的功能。而且，阻焊层24的开口60(60A1和60A2)面对相应的两个第一电极30A1和第一电极30A2。于是，如果在例如第一电极30A1和布线50A之间的接合部分受到机械应力从而引起发生剥落或其它现象，则可以限制对剩余的第一电极30A2和布线50A之间的接合部分的影响。
如所描述的，在该实施例中，具有除了电源的功能之外的相同的功能的两个第一电极30A1和第一电极30A2连接到连续布线50A。再者，阻焊层24的开口60(60A1和60A2)面对相应的两个第一电极30A1和第一电极30A2。由此，能够增强含焊料的电极30和布线50之间的接合部分的可靠性。特别地，该实施例可以适合于倒装芯片半导体装置1的情况，在倒装芯片半导体装置1中，含焊料的电极30的间距被小型化，且以更高的密度布置含焊料的电极30的间距。
应当注意，在上述实施例中，对其中两个第一电极30A1和30A2可以连接到连续的布线50A的情况给出描述。然而，第一电极30A1和第一电极30A2的数量可以是两个以上。
(第二实施例)
图9以放大的方式示出根据本公开的第二实施例的半导体装置2的一部分。具体地，图9示出在芯片安装区域20A的***部分的附近中的两条相邻布线50(50A和50B)的平面配置。应当注意，为了更容易理解，在图9的顶视图中省略了半导体芯片10和底部填充树脂40，但是半导体芯片10可以被设置在由虚线代表的半导体芯片10的芯片轮廓10A的左侧区域中。
在该实施例中，开口60可以具有在布线50的长度方向DL上延长的矩形或大致上矩形平面形状。可以根据封装基板20的热膨胀系数调整开口60的长度L。由此，在半导体装置2中，能够减轻开口60和含焊料的电极30之间的位置偏差的影响，并且抑制相邻的布线50之间的短路。在其它方面，该实施例的半导体装置2可以具有类似于上述第一实施例的这些的配置、工作和效果。因而，关于由相同的附图标记代表的对应的部件给出描述。
阻焊层24在基板主体21的前表面21A和多条布线50上设置为连续层，并且在多条布线50中的每条布线上具有开口60。在一个具体示例中，多条布线50中的每条布线可以具有例如恒定宽度W50。开口60可以设置为例如多条布线50中的每条布线上的矩形或大致矩形形状。在开口60的内部，多个含焊料的电极30和多条布线50可以接合在一起，以在半导体芯片10和封装基板20之间形成连接。应当注意，在图9中，其中由轻微点区域表示设置了阻焊层24的区域。
和第一实施例一样，多个含焊料的电极30可以包括四个第一电极30A1、30A2、30B1和30B2，具有除了电源的功能之外的相同功能。两个第一电极30A1、30A2可以连接到连续的布线50A。两个第一电极30B1和30B2可以连接到连续的布线50B。开口60(60A1、60A2、60B1和60B2)面对相应的四个第一电极30A1、第一电极30A2、第一电极30B1和第一电极30B2。由此，和第一实施例一样，在该半导体装置2中，能够增强含焊料的电极30和布线50之间的接合部分的可靠性。
在一个优选的示例中，如图9中所示出的，布线50A上的开口60A1和开口60A2与布线50B上的开口60B1和开口60B2可以相对于多条布线50的长度方向DL被布置在交替偏离位置处(所谓的交错布置)，以便减少多条布线50之间的布线间间距P50。
在一个优选的示例中，如图10中所示出的，两个第一电极30A1和30A2可以沿着连续的布线50A被设置在彼此相邻的位置处。连接到相同的布线50A的第一电极30A1和第一电极30A2的此类相邻布置允许冗余度增强。而且，能够减少连接到布线50A的第一电极30A1和第一电极30A2与连接到布线50B的第一电极30B1和第一电极30B2相邻的地方的数量，布线50B与布线50A具有不同的电位(信号)。这允许进一步防止短路，并且进一步增强作为冗余端子的功能。
在另一个可选择的方案中，如图11中所示出的，布线50A上的第一电极30A1和第一电极30A2可以彼此远离进行设置，其中布线50B上的第一电极30B1和第一电极30B2***两者之间。同样通过该配置，能够产生本实施例的上述效果，即，电气冗余度的功能和接合部分的机械强度的增强。
应当注意，图10和图11示出在芯片安装区域20A的***部分的附近中的四个相邻的布线50(50A、50B、50C和50D)的平面配置。为了更容易理解，在图10和图11中省略了半导体芯片10、多个含焊料的电极30和底部填充树脂40，但是半导体芯片10可以被设置在由虚线代表的半导体芯片10的芯片轮廓10A的左侧区域中。而且，由虚线表示多个含焊料的电极30安装所在的位置。
图12示出沿着图9的线XII-XII截取的开口60A2的横截面配置。应当注意，其它开口60A1、开口60B1和开口60B2也可以具有类似的配置。例如，开口60可以允许上表面53和开口60内部的布线50的侧表面54的高度方向上的全部被暴露。多个含焊料的电极30中的每个可以覆盖开口60内部的布线50的暴露部分(布线50的上表面53和侧表面54之上暴露于开口60中的部分)。换句话说，开口60可以提供为允许暴露在开口60内部的布线50的上表面53和侧表面54。开口60的开口端61可以定位在开口60内部的布线50的侧表面54的外部。含焊料的电极30的直径d可以大于布线50的宽度W50。含焊料的电极30可以连接到布线50，以便包封或围绕布线50。
以该方式，可以扩大含焊料的电极30和布线50之间的连接的面积，使得能够不是以二维形状而是以三维形状形成含焊料的电极30和布线50之间的接合部分。结果，甚至当因半导体芯片10和封装基板20的热膨胀系数中的差值而造成的热应力被施加到接合部分时，能够抑制在接合部分中生成的金属化合物损坏。可以通过半导体芯片10的安装中的加热、在生产线中安装的回流过程或在装置操作期间的热生成，引起热应力。由此，能够增强可靠性。
在一个优选的示例中，多个含焊料的电极30中的每个从设置有芯片主体11的一侧顺次可以包括例如圆柱金属层31和焊料层32。在一个优选的示例中，圆柱金属层31可以由金属制成，该金属的熔点比构成焊料层32的焊料的熔点更高。与如在第一实施例中的焊料凸块连接相比，这允许将焊料材料的使用限制于含焊料的电极30的尖端部分。于是，甚至当焊料因表面张力而熔化成球形时，含焊料的电极30的直径d可以大致上被限制于圆柱金属层31的直径。因而，能够减少多个含焊料的电极30的电极间间距。
而且，在该实施例中，包括圆柱金属层31和焊料层32的含焊料的电极30的可能的效果可以为如下。当含焊料的电极30的大部分由如在第一实施例中的焊料制成时，由于当焊料熔化时保持表面张力为最小值的力的作用，所以焊料可以趋向于保持自身处于球形。于是，为了提供用于在半导体芯片10和封装基板20之间注入底部填充树脂40的间隙G，期望含焊料的电极30具有较大的直径。相对很难减少含焊料的电极30之间的电极间间距。
在该实施例中，如所描述的，可以通过圆柱金属层31形成含焊料的电极30的一部分。圆柱金属层31在焊料的熔点处可以不熔化。这使得能够减少含焊料的电极30之间的电极间间距，同时在半导体芯片10和封装基板20之间提供足够的间隙G。由此，如在第一实施例中描述的，能够抑制因第一电极30A1、第一电极30A2、第一电极30B1和第一电极30B2的冗余布置而造成的占有面积的增加。
下面关于例如两条布线50A和布线50B，四个第一电极30A1、30A2、30B1和30B2，以及设置的四个开口60A1、开口60A2、开口60B1和开口60B2的占有面积，对该实施例与上述第一实施例进行比较。
在上述第一实施例，如图13中所示出的，假设含焊料的电极30的电极间间距P30是180μm，并且焊盘57的直径是110μm。然后，占有区域OA可以是每边290μm的正方形。占有面积可以是84100μm2。
同时，在该实施例中，如图14中所示出的，假设多条布线50的布线间间距P50是40μm，第一电极30A1、第一电极30A2、第一电极30B1和第一电极30B2中的每个的直径是40μm，电极间间距P30是80μm，并且阻焊层24的开口60的长度L是60μm，如之后所描述的。于是，占有区域OA可以是具有300μm的长边和80μm的短边的矩形。占有面积可以是24000μm2，与第一实施例相比，该占有面积显著减少。
再者，如图13和图14中所示出的，占有区域OA的短边从第一实施例的290μm被缩短为该实施例的80μm。由此，能够减少布线50占有半导体芯片10的轮廓10A的距离。这致使封装基板20的设计简化以及层的数量减少。
如所描述的，含焊料的电极30可以具有包括圆柱金属层31和焊料层32的配置。这使得能够减少含焊料的电极30的尺寸，并且甚至当含焊料的电极30的电极间间距减少时能维持接合强度。而且，能够提供如在第一实施例中所描述的冗余布置，而不增加占有面积A1。由此，能够增加第一电极30A1、第一电极30A2、第一电极30B1和第一电极30B2的数量，并且提供具有增强的冗余度的倒装芯片半导体装置2。
在一个优选的示例中，例如，圆柱金属层31可以由铜(Cu)制成，或包括铜(Cu)和镍(Ni)的堆叠膜。焊料层32可以由例如锡(Sn)或Sn-Ag制成。
由于铜具有优良的导热性，所以包括铜的圆柱金属层31使得能够甚至更多地增强半导体装置1的散热。而且，铜和焊料材料形成具有优化的强度的合金。这使得能够提供具有更加优化的连接强度的电极结构。
关于由锡或Sn-Ag制成的焊料层32，当圆柱金属层31包括铜时，铜可以分散在焊料层32的内部。当由锡制成焊料层32时，可以形成Sn-Cu合金，而当由Sn-Ag制成焊料层32时，可以形成Sn-Ag-Cu合金。作为焊料材料，已知这些具有稳定的和优良的机械特性，并且使得能够提供具有更加优良的强度和更加优良的可靠性的连接结构。
在一个优选的供选择的实施例中，例如，圆柱金属层31可以由铜(Cu)制成，或包括铜(Cu)和镍(Ni)的堆叠膜。焊料层32可以由例如铟(In)或In-Ag制成。在该情况下，上面给出的描述可以应用于圆柱金属层31。而且，由铟或In-Ag制成的焊料层32允许降低熔点。这使得能够减少在组装过程期间生成的热应力，并且提供具有更加优良的成品率和更加优良的可靠性的结构。
在一个优选的示例中，圆柱金属层31的高度H31可以大于焊料层32的高度H32。这使得能够增加半导体芯片10和封装基板20之间的间隙G，而不管由于圆柱金属层31的高度H31而使得焊料的量减少。因而能够形成处于更窄的间距的多个含焊料的电极30，同时允许更容易的注入底部填充树脂40。
在一个优选的示例中，可以用焊料层32填充开口60。如果未填充有焊料的微开口将保留在开口60内部，则很难在后处理中用底部填充树脂40填充微开口，致使微开口可能变成空隙的可能性。在该情况下，可能存在在空隙内部的空气会膨胀从而引起球形附接或次级安装中的回流过程中的接合失败的可能性，或熔融焊料可能沿着空隙流动从而引起相邻的布线50之间的短路的可能性。用焊料层32填充开口60使得能够抑制空隙的发生，或因空隙而造成的接合失败或短路，并且防止成品率或可靠性降低。
在一个优选的示例中，焊料层32的体积可以大于开口60的体积。这使得能够确定地用焊料层32填充开口60。而且，通过焊料层32的体积大于开口60的体积，能够提供足够量的焊料，并且允许含焊料的电极30和布线50之间的接合部分具有优化的形状。于是，可以阻止含焊料的电极30和布线50之间的接合部分具有扭曲形状，或可以阻止含焊料的电极30和布线50之间的接合部分具有部分狭窄的形状。由此，能够避免应力集中到焊料层32，从而致使接合部分具有更高的机械强度。
由铝(Al)制成的焊盘13可以设置在半导体芯片10的芯片主体11的元件形成面11A上。圆柱金属层31可以通过从设置有圆柱金属层31的一侧顺次的导电膜和阻挡膜，电连接到焊盘13，但是在图12中省略了导电膜和阻挡膜。例如，可以通过溅射，形成铜(Cu)导电膜和例如TiW阻挡膜。钝化膜14可以覆盖半导体芯片10的芯片主体11的元件形成面11A上除了设置有焊盘13的区域之外的区域。应当注意，不仅焊盘13和钝化膜14还有诸如布线层和扩散层的层可以形成于半导体芯片10中，但是在图12中省略了诸如布线层和扩散层的层。
在一个优选的示例中，与第一实施例一样，多条布线50中的每条布线可以包括金属布线层51和表面涂层52。金属布线层51可以由铜(Cu)作为主要成分制成。表面涂层52可以覆盖在金属布线层51的表面上暴露于开口60中的区域。在一个优选实施例中，表面涂层52的构成材料可以与第一实施例的这些相同。
图15示出沿着图9的线XV-XV截取的开口60A2的横截面配置。应当注意，其它开口60A1、开口60B1和开口60B2可以具有类似配置。如图9和图15中所示出的，开口60可以具有在开口60内部的布线50的长度方向DL上延长的平面形状。可以根据封装基板20的热膨胀系数调整开口60的长度L。由此，在半导体装置2中，能够减轻开口60和含焊料的电极30之间的位置偏差的影响，并且抑制相邻的布线50之间的短路。
通过在如所描述的开口60内部的布线50的长度方向DL上延长的开口60获得的可能效果可以为如下。为了将含焊料的电极30连接到布线50，可以进行加热以熔化焊料。在该场合下，因为在半导体芯片10和包括布线50和绝缘层21C的封装基板20的热膨胀系数之间的差值，阻焊层24的开口60和半导体芯片10上的含焊料的电极30可能偏离设定值，即，在室温下它们的相对的位置。因为封装基板20的热膨胀系数一般大于半导体芯片10的热膨胀系数，所以在焊料熔化的温度下，可以有如图16中所示出的位置偏差。
在该实施例中，开口60可以具有在开口60内部的布线50的长度方向DL上延长的平面形状。可以根据封装基板20的热膨胀系数调整开口60的长度L。这使得能够抑制焊料层32邻接如图16中所示出的阻焊层24，以引起与相邻的含焊料的电极30B1和含焊料的电极30B2的短路的发生。而且，如图1中所示出的，多条布线50可以被布置成从芯片安装区域20A的***部分延伸向基板主体21的外部，以便将多条布线50的布线间间距加宽为通孔22的间距。多条布线50的该布置可以与沿着开口60内部的布线50的长度方向DL延长的开口60组合，以产生如所描述的抑制短路的效果。
另外，选择性地沿着特定方向(即，选择性地沿着开口60内部的布线50的长度方向DL)扩大开口60，使得能够提供适应于加热中的位置偏差的结构，同时维持抑制短路的效果，而不用加宽多条布线50的间距。
此外，能够增加其中焊料层32和布线50形成合金层的区域的面积。这致使更高的接合强度，以及增大成品率和可靠性。
应当注意，在图12和图15中，布线50A和布线50B中的每条布线的宽度W50可以是例如15μm。布线50A和布线50B之间的布线间间距P50可以是例如40μm。布线50A和布线50B的高度H50可以是例如15μm。开口60的宽度W可以是例如40μm，而开口60的长度L可以是例如60μm。圆柱金属层31的高度H31可以是例如40μm。圆柱金属层31可以具有例如圆柱体形状，并且直径d可以是例如40μm。焊料层32的高度H32可以是例如18μm。半导体芯片10和封装基板20之间的间隙G(从半导体芯片10的钝化层13到封装基板20的阻焊层24的距离)可以是例如至少40μm或更多。第一电极30A1、第一电极30A2、第一电极30B1和第一电极30B2的电极间间距P30可以是例如80μm。
在一个优选的示例中，开口60的长度L可以满足例如以下表达式1。
L>(a-3.5)*D*(T-25)*10-6+d …表达式1
(在表达式1中，L代表开口60长度(mm)、a代表封装基板20的等效热膨胀系数(ppm/℃)、D代表从封装基板20的中心到开口60的中心的距离(mm)、T代表焊料的熔点(℃)，并且d代表含焊料的电极30的直径。)
在以下中，对表达式1的更多细节给出描述。
已知的是，可以由等效热膨胀系数a粗略代替封装基板20的热膨胀系数，等效热膨胀系数a可以由以下表达式2定义(参考：“热物理性质手册”，日本热物理性质学会，1990，pp.285-289("Thermophysical Properties Handbook",Japan Society ofThermophysical Properties,1990,pp.285-289))。
a＝Σ(厚度*弹性模量*CTE)/Σ(厚度*弹性模量) …表达式2
这里，“Σ”代表关于构成封装基板20的所有材料的值的求和。CTE是每种材料的热膨胀系数。当构成焊料层32的焊料是Sn-Ag时，熔点是221℃。不论使用哪一种接合过程，封装基板20至少被加热到接近焊料的熔点的温度。于是，可以通过以下表达式3定义封装基板20和焊料层32之间相对于室温状态的位置偏差量ΔL，假设室温为25℃。
ΔL＝(a-3.5)*(221-25)*10-6*D …表达式3
这里，“D”代表从封装基板20的中心到接合部分(开口60的中心)的距离。3.5是半导体芯片10的主要构成材料的硅(Si)的热膨胀系数。于是，开口60的长度L可以是至少等于或大于通过以下表达式4给出的值。这使得甚至当在焊料接合中加热焊料时，能够允许大部分焊料进入到开口60中。
L>(a-3.5)*(221-25)*D*10-6+d …表达式4
这里，“d”代表多个含焊料的电极30中的每个的直径，即，圆柱金属层31的直径。在期望的示例中，考虑到焊料层32的电镀体积、开口60的宽度W和布线50的宽度W50，可以调整开口60的长度L的最大值，以便允许开口60填充有焊料层32，如上所述。
例如，假设用在表1中所概括的配置制造封装基板20，计算开口60的长度。
[表1]
封装基板可以是内置四层基板，并且包括含玻璃布(日立化成化学股份有限公司：700GR(Hitachi Chemical Company,Ltd.:700GR))的环氧树脂材料作为核心材料、ABF膜材料(味之素精细化学有限公司，GX92(Ajinomoto Fine-Techno Co.,Inc.:GX92))作为内置材料的、阻焊层(太阳油墨制造股份有限公司：AUS703(Taiyo Ink Mfg.Co.Ltd.:AUS703))和由铜制成的布线层。核心材料的厚度可以是800μm。内置层的厚度可以是35μm。阻焊层厚度可以是20μm。作为表面层的布线层的厚度可以是15μm。作为核心层的布线层的厚度可以是25μm。每种材料的弹性模量和热膨胀系数(CTE)可以如表1中所概括的。关于设置圆柱金属层31的位置，假设例如焊盘13被布置在10mm2的区域中，当考虑热膨胀变成最大的角度(拐角)时，D可以等于大约7.06mm(D＝约7.06mm)。焊盘13可以充当半导体芯片10的I/O焊盘。
借助于这些参数，等效热膨胀系数a可以通过表达式2被给出为大约10.5ppm/℃。假设在借助于焊料层32将半导体芯片10连接到多条布线50的过程中施加的温度是221度，即，Sn-Ag类的焊料的熔点。因此，由表达式3给出的位置偏差量ΔL的最大值可以是9.75μm。这里，在一个期望的示例中，从表达式4，因为圆柱金属层31的直径d是40μm，所以开口60的长度L可以是至少49.75μm或更多。如此，可以将开口60的长度L设计为例如55μm。
开口60的体积可以被计算为31625μm3，这不包括由布线50占有的体积。于是，当含焊料的电极30被设计为允许焊料层32的体积大于该值时，焊料层32的电镀厚度可以是25.2μm或更多。因为电镀的实际厚度中有变化，所以可以考虑该变化进行含焊料的电极30的设计。
应当注意，可以通过在移除阻焊层24之前中途停止开发，以允许暴露封装基板20的绝缘层21C，减少焊料层32的电镀的厚度，如之后在第三实施例中所描述的。
在第六实施例到第十实施例中描述了制造半导体装置2的方法。
在半导体装置2中，阻焊层24的开口60可以具有在开口60的内部的布线50的长度方向DL上延长的平面形状。可以根据封装基板20的热膨胀系数调整开口60的长度L。于是，在组装过程中用于焊料接合的加热中，甚至在因半导体芯片10和封装基板20的热膨胀系数之间的差值而在开口60和含焊料的电极30之间具有位置偏差的情况下，几乎没有焊料层32可以移动在阻焊层24上的可能性。如此，减轻开口60和含焊料的电极30之间的位置偏差的影响，致使抑制相邻的布线50之间的短路。
如所描述的，在该实施例中，阻焊层24的开口60可以具有在开口60的内部的布线50的长度方向DL上延长的平面形状。可以根据封装基板20的热膨胀系数调整开口60的长度L。于是，能够减轻开口60和含焊料的电极30之间的位置偏差的影响，致使抑制相邻的布线50之间的短路。具体地，该实施例适合于其中多个功能被合成在芯片尺寸增加的单个半导体芯片10中的情况、或其中含焊料的电极30的直径d被减少且含焊料的电极30以精细间距连接到布线50的情况。
而且，开口60可以具有在开口60的内部的布线50的长度方向DL上延长的平面形状。这使得能够增加作为连接目标的布线50从阻焊层24暴露的部分的面积，而不允许暴露相邻的布线50的表面。因此，能够放大含焊料的电极30和布线50之间的接合面积，并且增加接合部分的机械强度。换句话说，能够抑制因在接合过程中的加热生成的热应力造成的毁坏，从而改善了应对在半导体芯片10的操作中施加的温度周期的机械强度，并且提供具有高成品率或高可靠性的倒装芯片半导体装置2。
另外，阻焊层24在基板主体21的前表面和多条布线50上设置为连续层，并且在多条布线50中的每条上具有局部开口60。由此，能够防止阻焊层24从多条布线50剥落，以便不会丧失抑制短路的功能或布线保护的功能。
此外，阻焊层24设置为连续层。这允许阻焊层24被***在含焊料的电极30和布线50的接合部分之间，以及相邻的布线50的接合部分之间。因而，甚至当减少布线间间距P50时，能够抑制短路。由此，能够减少布线间间距P50，并且提供半导体芯片10和封装基板20之间的更加高致密的连接结构。因此，能够以较低的成本提供适应于半导体芯片10的更高性能化或加宽接口的带宽的倒装芯片结构。
另外，阻焊层24设置作为连续层。这使得能够防止焊料沿着布线50过度润湿和散布，从而引起焊料的体积不足、引起含焊料的电极30和布线50的接合部分扭曲的形状，以及引起降低的机械强度。
此外，在该实施例中，与第一实施例一样，多条布线50可以从芯片安装区域20A的***部分延伸向基板主体21的外部，并且彼此并行设置在芯片安装区域20A的每侧处。由此，能够将多条布线50从含焊料的电极30和多条布线50的接合部分直接延伸到封装基板20的外面部分。再者，可以消除预焊料形成。也没有必要使布线50小型化，并且没有必要在焊盘之间形成布线50，或没有必要形成从焊盘通过通孔至低层的布线，如在现有的C4技术中的。这使得能够显著减少基板成本。
另外，开口60可以允许暴露上表面53和在开口60内部的布线50的侧表面54的高度方向上的部分或全部。这使得能够增加其中焊料层32和布线50形成合金层的区域的面积。此外，如此所生成的合金层可以不仅如在现有的焊盘-焊料连接中二维地延伸，还可以在包括布线50的厚度方向在三维上延伸。这使得能够提供具有更高的接合强度的结构。
此外，可以基于表达式1设定开口60的长度L。由此，在加热到接近含焊料的电极30和布线50的接合中焊料的熔点的温度中，能够防止焊料层32移动到阻焊层24上，并且防止引起相邻的布线50之间的短路。
对此，不仅在半导体芯片10和封装基板20的倒装芯片接合过程期间，还在用于BGA球附接的回流的后处理和在组装线上安装到母板上的加热过程期间，可以获得类似的效果。换句话说，当半导体装置1被加热到等于或高于焊料的熔点的温度时，半导体芯片10和封装基板20每个可以热膨胀。另外，底部填充树脂40可以被加热高于玻璃转化温度，并且被软化。再者，焊料层32可以熔化。于是，存在圆柱金属层31可以从开口60突出且随着焊料层32熔化被定位在阻焊层24上的可能性。焊料层32的一部分可以与圆柱金属层31一起移动，并且移动到阻焊层24上。这可以引起与相邻的布线50的短路的可能性。即使不引起短路，但在冷却过程中，因为含焊料的电极30和布线50的接合部分的扭曲形状，使得也可能发生因热应力造成的毁坏。
于是，基于表达式1设定开口60的长度使得能够避免如上面所提到的缺点，可以从由热膨胀系数引起的含焊料的电极30的位置偏差得到如上面所提到的缺点。由此，能够提供具有优化的成品率和可靠性的结构。
(修改示例2-1)
(其中开口具有椭圆的平面形状的示例)
图17以放大的方式示出根据修改示例2-1的半导体装置的一部分。具体地，图17示出在芯片安装区域20A的***部分的附近中的两条相邻的布线50(50A和50B)的平面配置。应当注意，为了更容易理解，在图17的顶视图中省略了半导体芯片10和底部填充树脂40，但是半导体芯片10可以被设置在由虚线代表的半导体芯片10的芯片轮廓10A的左侧区域中。
在该修改示例中，开口60(60A1和60B2)可以具有在开口60内部的布线50的长度方向DL上延长的椭圆的平面形状。这使得能够增加布线50的暴露区域的面积，并且为含焊料的电极30和开口60之间的位置偏差提供较大的容差。在其它方面，根据该修改示例的半导体装置1A可以具有类似于根据上述第一实施例的半导体装置1的这些的配置、工作和效果。因而，关于由相同的附图标记代表的对应的部件给出描述。
在一个优选的示例中，因为阻焊剂是负光敏材料，所以阻焊层24的开口60可以被定位在距相邻的开口60一定值以上的距离d60处。于是，在一个期望的示例中，当为了使用较大尺寸的半导体芯片10或具有较大线性膨胀系数的封装基板20(诸如无核基板)，将阻焊层24的开口60的长度L被设定为较大值时，通过如在上述第二实施例中所描述的形状像矩形的开口60，多个含焊料的电极30之间的间距可以被设定为较大的值。
在该修改示例中，开口60(60A1和60B2)可以具有在开口60内部的布线50的长度方向DL上延长的椭圆的平面形状。由此，能够增加在开口60内部的布线50的暴露的区域的面积，同时将距相邻的开口60的距离d60保持为一定值。因此，能够为由半导体芯片10和封装基板20的热膨胀系数的差值引起的含焊料的电极30和开口60之间的位置偏差，提供较大的容差，同时维持多个含焊料的电极30之间的间距。换句话说，甚至在使用较大尺寸的半导体芯片10或具有较大的热膨胀系数的封装基板20的情况下，或具有更高的处理温度的情况下，能够防止焊料层32移动在阻焊层24上，并且防止引起相邻的布线50之间的短路，或防止焊料层32和布线50之间接合失败。而且，还能够增加其中焊料层32和布线50形成合金层的区域的面积，从而提供更高的接合强度且增强成品率和可靠性。另外，与具有如图18中所示出的矩形形状的开口60的情况相比，可以抑制开口60的体积(不包含布线50的体积)增加。这使得能够用焊料层32填充开口60，而不增加焊料层32的体积，同时产生如上所述的效果。
如所描述的，在该修改示例中，开口60可以具有椭圆的平面形状。由此，能够增加布线50的暴露的区域的面积，而不减少开口60之间的距离d60，也就是说，不会增加阻焊剂的辨析度。这允许含焊料的电极30和开口60之间的位置偏差的较大的容差，以及增强的接合强度。
应当注意，开口60A2和开口60B1每个可以具有与开口60A1和开口60B2一样的椭圆的形状。供选择地，开口60A2和开口60B1每个可以具有如在第二实施例中描述的矩形或大致矩形形状，以减少占有区域OA。
(修改示例2-2)
(其中在开口内部，布线包括加宽部分的示例)
图19以放大的方式示出根据修改示例2-2的半导体装置的一部分。具体地，图19示出在芯片安装区域20A的***部分的附近中的两条相邻的布线50(50A和50B)的平面配置。应当注意，为了更容易理解，在图19的顶视图中省略了半导体芯片10、多个含焊料的电极30和底部填充树脂40，但是半导体芯片10可以被设置在由虚线代表的半导体芯片10的芯片轮廓10A的左侧区域中。再者，在图19中，由虚线代表其中安装了多个含焊料的电极30的位置。
在该修改示例中，在开口60内部，多条布线50中的每条可以包括加宽部分55。这使得能够增加其中含焊料的电极30和布线50形成合金层的区域的面积，致使接合部分具有甚至更高的强度。在其它方面，根据该修改示例的半导体装置1B可以具有类似于根据上述第二实施例的半导体装置2的这些的配置、工作和效果。因而，用由相同的附图标记代表的对应的部件给出描述。
通过暴露两个侧表面54，多条布线50各自可以被设置在开口60内部，并且每个可以包括其中宽度W50被部分增加的加宽部分55。这引起其中焊料层32和布线50形成合金层的区域的面积增加。由此，能够增强接合强度以应对由热应力生成的剪应力或由其它原因生成的且施加到焊料接合部分的应力。这致使增强成品率和可靠性。
(修改示例2-3)
(其中在开口内部，布线具有断口的示例)
图20以放大的方式示出根据修改示例2-3的半导体装置的一部分。具体地，图20示出在芯片安装区域20A的***部分的附近中的两条相邻的布线50(50A和50B)的平面配置。应当注意，为了更容易理解，在图20的顶视图中省略了半导体芯片10、多个含焊料的电极30和底部填充树脂40，但是半导体芯片10可以被设置在由虚线代表的半导体芯片10的芯片轮廓10A的左侧区域中。再者，在图20中，由虚线代表安装了多个含焊料的电极30的位置。
在该修改示例中，在开口60内部，多条布线50中的每条可以具有断口56。这使得能够增加其中含焊料的电极30和布线50形成合金层的区域的面积，致使接合部分具有甚至更高的强度。在其它方面，根据该修改示例的半导体装置1C可以具有类似于根据上述第二实施例的半导体装置2的这些的配置、工作和效果。因而，用由相同的参考标记代表的对应的部件给出描述。
图21示出沿着图20的线XXI-XXI的横截面配置。布线50中的每条在开口60内部可以断裂，并且具有断口56。断口56的距离d56可以是例如约10μm。布线50的高度H50可以是例如15μm。用该配置，能够增加含焊料的电极30和布线50的接触的面积，致使更高的接合强度。而且，如果发生布线50的表面涂层52和焊料层32形成的合金层的剥落，则由于布线50不连续，所以能够防止发生进一步剥落。
(修改示例2-4)
(其中两个开口在它们的拐角处具有倾斜的凹口，并且两个开口以倾斜的凹口面对彼此的方式相邻设置的示例)
图22是根据修改示例2-4的半导体装置的一部分的放大顶视图。具体地，图22示出在芯片安装区域20A的***部分的附近中的两条相邻的布线50(50A和50B)的平面配置。应当注意，在图22的顶视图中省略了半导体芯片10、多个含焊料的电极30和底部填充树脂40，但是半导体芯片10可以被设置在由虚线代表的半导体芯片的芯片轮廓10A的左侧区域中。
在该修改示例中，两个开口60A1和开口60B2可以在它们的角(拐角)处具有倾斜的凹口62。可以以倾斜的凹口62彼此面对的方式设置两个开口60A1和开口60B2。由此，在该修改示例中，能够甚至更多地减少含焊料的电极30之间的距离d30。在其它方面，根据该修改示例的半导体装置1D可以具有类似于根据上述第二实施例的半导体装置2的这些的配置、工作和效果。因而，用由相同的附图标记代表的对应的部件给出描述。
应当注意，图22描绘了其中开口60A2和开口60B1也可以具有倾斜的凹口62的情况。但是可以从开口60A2和开口60B1消除倾斜的凹口62。
在一个优选的示例中，因为阻焊剂是负光敏材料，所以开口60之间的距离d60可以是一定值或更多。在该修改示例中，通过留下未移除的阻焊层24，相邻的开口60可以在它们的拐角处具有倾斜的凹口62。以该方式，与具有矩形开口60的情况相比，能够减少含焊料的电极30之间的距离d30，同时将开口60之间的距离d60保持为一定值。而且，与具有形状像矩形的开口60的情况相比，在用于含焊料的电极30和开口60之间的位置偏差的容差中几乎没有改变。可以由半导体芯片10和封装基板20的热膨胀系数的差值引起该位置偏差。
在一个优选的示例中，可以布置倾斜的凹口62，以避免与布线50重叠，以便不会在布线50上延伸。这使得能够防止开口60内部的布线50的暴露的区域的面积受倾斜的凹口62影响。于是，能够提供其中含焊料的电极30和布线50形成合金层的区域的足够的面积，并且甚至当含焊料的电极30之间的距离d30减小时，维持接合强度。
(修改示例2-5)
(其中两个开口在它们的侧边处具有倾斜的凹口，并且两个开口以倾斜的凹口面对彼此的方式而相邻设置的示例)
图23是根据修改示例2-5的半导体装置的一部分的放大顶视图。具体地，图23示出在芯片安装区域20A的***部分的附近中的两条相邻的布线50(50A和50B)的平面配置。应当注意，为了更容易理解，在图13的顶视图中省略了半导体芯片10、多个含焊料的电极30和底部填充树脂40，但是半导体芯片10可以被设置在由虚线代表的半导体芯片的芯片轮廓10A的左侧区域中。
在该修改示例中，两个开口60A1和开口60B2中的每个沿着其整个一侧边可以具有倾斜的凹口62。两个开口60A1和开口60B2可以以倾斜的凹口62面对彼此的方式相邻设置。由此，在该修改示例中，能够甚至更多地减少含焊料的电极30之间的距离d30，并且甚至更多地增强接合强度。在其它方面，根据该修改示例的半导体装置2E可以具有类似于根据上述第二实施例的半导体装置2的这些的配置、工作和效果。因而，用由相同的附图标记代表的对应的部件给出描述。
在该修改示例中，两个开口60A1和开口60B2每个可以在一侧处边具有倾斜的凹口62，并且具有包括一个斜边的梯形的平面形状。如此，相对于在开口60内部的布线50的长度方向DL，相邻的开口60A1和60B2每个可以包括一个斜边。与具有矩形开口60的情况相比，这使得能够减少含焊料的电极30之间的距离d30，同时将相邻的开口60之间的距离d60维持为一定值。另外，还能够增加含焊料的电极30和布线50之间的接合面积。这使得甚至当含焊料的电极30之间的距离d30减少时，能够维持接合强度。
应当注意，在一个优选的示例中，开口60A2和开口60B1可以具有如在第二实施例中所描述的矩形或大致上矩形形状，以便减少占有区域OA。
在该修改示例中，两个开口60A1和60B2每个可以在一侧边处具有倾斜的凹口62，并且可以成形为梯形。由此，能够减少含焊料的电极30之间的距离d30，而不增加阻焊剂的辨析度，并且提供含焊料的电极30的甚至更加致密的布置。
(第三实施例)
(半导体装置；其中开口内部的阻焊层的厚度小于基板主体的前表面上开口除外的区域中的阻焊层的厚度的示例)
图24以放大的方式示出根据本公开的第三实施例的半导体装置的一部分。具体地，图24示出在芯片安装区域20A的***部分的附近中两条相邻的布线50(50A和50B)的横截面配置。
在半导体装置3中，在开口60内部的阻焊层24的厚度t1可以小于在基板主体21的前表面上开口60除外的区域中的阻焊层24的厚度t2。由此，在该实施例中，能够增强开口60的形状的可控性，并且增强封装基板20和布线50的粘附强度。在其它方面，根据该修改示例的半导体装置3可以具有类似于根据上述第二实施例的半导体装置2的这些的配置、工作和效果。因而，用由相同的附图标记代表的对应的部件给出描述。
在该实施例中，在开口60内部的阻焊层24可以允许暴露在布线50的侧表面54的高度方向上的部分，而不允许暴露封装基板20的基板主体21的绝缘层21C。布线50的表面涂层52可以设置在布线50的表面上从阻焊层24暴露的区域上。在一个具体示例中，布线50的厚度H50可以是例如15μm。阻焊层24的厚度t2可以是例如20μm。布线50的侧表面54的暴露量可以是例如约10μm。在开口60内部的阻焊层24的厚度t1可以是例如约5μm。因为阻焊层24一般可以由负性抗蚀剂制成，所以可以通过中途停止显影而不是进行显影直到最后，而容易地建立此类结构。与其中进行显影直到封装基板20的基板主体21的绝缘层21C曝光的情况相比，能够减少显影时间。这使得能够使开口60的尺寸小型化。
而且，在该实施例中，布线50可以具有部分埋入在阻焊层24中，而不是侧表面54的高度方向上的全部被暴露的形状。因而，能够抑制布线50从封装基板20的基板主体21的绝缘层21C剥落。
此外，可以降低开口60的深度方向上的纵横比，并且还可以减少填充在开口60中的焊料的量。因而，能够容易地用焊料层32填充开口60。因此，能够防止在开口60内部产生细微空隙，防止在后处理(诸如用于球附接的回流过程和用于次级安装的回流过程)中的空隙的胀大，并且防止成品率和可靠性衰退。
此外，如在第二实施例中所描述的，开口60可以在开口60内部的布线50的长度方向DL上延长，以增加布线50在长度方向DL上的暴露的区域的面积。这使得能够补偿因布线50在深度方向上的暴露的区域减少而造成的接合面积的减少量。
如所描述的，在该实施例中，阻焊层24可以允许暴露上表面53和开口60内部的布线50的侧表面54的高度方向上的部分。阻焊层24可以覆盖在开口60内部的布线50的侧表面54的高度方向上剩余的部分。而且，阻焊层24可以覆盖上表面53和在基板主体21的前表面上除了开口60之外的区域中的多条布线50中的每条布线50在侧表面54的高度方向上的全部。用该配置，对于在阻焊层24的厚度方向上的全部，没有必要进行在开口60内部的阻焊层24的显影。由此，能够增强阻焊级的辨析度，以形成精细开口60，并且甚至更多地增加多条布线50的密度。
而且，其中并不是在布线50的侧表面54的高度方向上的全部被暴露的配置，使得能够增强布线50和封装基板20的基板主体21的绝缘层21C之间的粘附强度。还能够防止焊料材料侵入布线50和封装基板20的基板主体21的绝缘层21C之间的界面中，并且引起降低的粘附强度。另外，能够减少填充在开口60中的焊料的体积。
(第四实施例)
(半导体装置；MCM(多芯片模块)的示例)
图25示意性地示出根据本公开的第四实施例的半导体装置的整体配置。图26示意性地示出沿着线XXVI-XXVI截取的半导体装置的横截面配置。虽然第二实施例描述了其中半导体装置2可以是包括作为单个主体半导体芯片10的LSI封装的情况，但是根据该实施例半导体装置3可以是例如MCM(多芯片模块)的应用示例。在其它方面，根据该实施例的半导体装置4可以具有类似于根据上述第二实施例的半导体装置2的这些的配置、工作和效果。因而，用由相同的附图标记代表的对应的部件给出描述。
半导体装置4可以包括例如半导体芯片10、封装基板20、通孔22、焊料球23、多个含焊料的电极30、底部填充树脂40和多条布线50。这些可以具有与在第二实施例中的这些类似地配置。
而且，与第一实施例一样，封装基板20可以包括阻焊层24，并且具有开口60。
与第二实施例一样，开口60可以具有在开口60内部的布线50的长度方向DL上延长的平面形状。可以根据封装基板20的热膨胀系数调整开口60的长度L。由此，在半导体装置4中，与第二实施例一样，能够减轻开口60和含焊料的电极30之间的位置偏差的影响，并且抑制相邻的布线50之间的短路。
例如，除半导体芯片10之外，两个半导体封装件70可以被进一步安装在封装基板20的基板主体21的前表面21A上。底部填充树脂40可以设置在封装基板20和半导体封装件70中的每个之间。
半导体封装件70可以具有这样一种配置，即，在该配置中，例如半导体芯片71可以通过导线73被线接合到封装基板72，并且用模压树脂74进行密封。半导体封装件70可以通过可以充当外部电极的焊料球75连接到封装基板20上的多条布线50。
例如，当DRAM被用于半导体封装件70时，期望增加将半导体芯片10连接到半导体封装件70的布线50的数量以便提供宽的带宽。于是，可以将上述第二实施例应用于根据该实施例的半导体装置4，并且可以根据封装基板20的热膨胀系数，调整开口60的长度L。这使得能够减少相邻的布线50之间的短路，并且享有涉及借助于以窄的间距布置的布线50进行的倒装芯片连接的上述第二实施例的优点。
应当注意，半导体封装件70可以不是封装的半导体部件，而可以是例如裸芯片。在一个示例中，可以被称为宽I/O(宽I/O)的宽带存储器可以被安装为裸芯片，并且连接可以借助于精细布线50形成于封装基板20上。以该方式，能够提供甚至更宽的带宽。
(第五实施例)
(半导体装置；用模压树脂密封的示例)
图27示意性地示出根据本公开的第五实施例的半导体装置的整体配置。半导体装置5可以具有这样一种配置，在该配置中，如在上述第二实施例所述的半导体装置2可以用模压树脂80进行密封。用模压树脂80密封半导体装置2使得能够保护半导体芯片10的后表面和封装基板20的基板主体21的前表面21A。这允许更容易的处理，并且使得能够提供抵抗来自外面的冲击的倒装芯片半导体装置4。
另一方面，因为模压树脂80使用环氧改性材料，所以模压树脂80可以伴随有固化收缩。而且，模压树脂80具有与半导体芯片10和封装基板20的热膨胀系数不同的热膨胀系数。这可以容易引起施加到多个含焊料的电极30和多条布线50之间的接合部分的应力的增加。
在根据本实施例的半导体装置5中，如在第二实施例中所描述的，在半导体装置2中，阻焊层24的开口60可以具有在开口60内部的布线50的长度方向DL上延长的平面形状。可以根据封装基板20的热膨胀系数调整开口60的长度L。由此，能够减轻开口60和含焊料的电极30之间的位置偏差的影响，并且减少相邻的布线50之间的短路。还能够增加含焊料的电极30和布线50之间的接合部分的面积，并且减轻从模压树脂80得到的应力增加的影响。于是，能够提供具有更加优化的连接可靠性的倒装芯片半导体装置5。
(修改示例5-1)
而且，如图28中所示出的，还可以在半导体装置5A中产生上述效果，在半导体装置5A中，半导体芯片90可以堆叠在模压树脂80内部。半导体芯片90可以与半导体芯片10不同。半导体芯片90可以包括例如芯片主体91。芯片主体91可以通过导线92连接到封装基板20。
(修改示例5-2)
另外，如图29中所示出的，还可以在PoP(堆叠式封装)半导体装置5B中获得类似于如上面所描述的这些的效果，在PoP(堆叠式封装)半导体装置5B中，另一个半导体封装件100可以被进一步堆叠在如在第一实施例中所描述的半导体装置1的半导体芯片10上。
半导体封装件100可以具有这样的配置，在该配置中，例如，半导体芯片101A和半导体芯片101B可以用导线103A和导线103B被线接合到封装基板102，并且半导体芯片101A和半导体芯片101B可以用模压树脂104进行密封。半导体封装100件可以通过可以充当外部电极的焊料球105，而连接到封装基板20上的多条布线50。
(第六实施例)
(制造半导体装置的方法；批量回流的示例)
图30到图37以及图38到图41以过程的顺序示出根据本公开的第六实施例的制造半导体装置的方法。
应当注意，主要对通过根据该实施例的制造方法制造如在上述第二实施例中所描述的半导体装置2的情况给出以下描述。然而，根据该实施例的制造方法不仅可以应用于制造根据第二实施例的半导体装置2的情况，还可以应用于制造根据其它实施例(包括第一实施例)和修改示例的半导体装置的情况。
首先参考图30到图37对制造多个含焊料的电极30的方法给出描述。图30示出在形成多个含焊料的电极30之前处于晶片状态的半导体芯片10。钝化膜14可以形成在由硅(Si)制成的芯片主体11的元件形成面11A上。绝缘膜(未描绘的)可以形成在芯片主体11的最外层表面上。绝缘膜可以由例如氮化硅膜或聚酰亚胺制成。钝化膜14可以具有允许暴露焊盘13的开口。焊盘13可以由例如铝制成。
在清洗晶片表面之后，可以通过氩反向溅射移除焊盘13的表面氧化膜。接下来，如图31中所示出的，可以通过溅射顺序地堆叠TiW/Cu堆叠膜15。TiW的厚度可以是例如100nm。铜(Cu)的厚度可以是例如200nm。为了抑制因焊盘23的合金层的形成和之后形成的圆柱金属层31的金属而造成的阻抗增加，可以提供TiW。
之后，如图32中所示出的，可以通过旋转涂覆在处于晶片状态的半导体芯片10的前表面上形成抗蚀膜16。抗蚀膜16的厚度可以是例如约70μm。
之后，如图33中所示出的，可以借助于曝光机(诸如步进曝光机或对准曝光机)，通过光刻法在形成有含焊料的电极13的位置处形成抗蚀剂开口16A。当使用负性抗蚀剂时，可以借助于允许对抗蚀剂开口16A除外的区域曝光的掩模进行曝光。之后，可以进行显影以形成抗蚀剂开口16A。
之后，可以通过例如除渣过程，清理余留在抗蚀剂开口16A的底部中的抗蚀剂残留物。如图34中所示出的，可以通过电镀形成圆柱金属层31。在处于晶片状态的半导体芯片10的***部分中，可以提前将抗蚀膜16的边缘裁切3mm。可以通过边缘裁切部分供应电力，以进行电镀。作为电镀膜，例如铜(Cu)层可以被形成为具有40μm的直径和40μm的高度。为了抑制通过之后的电镀形成的焊料和圆柱金属层31的合金层过度增长，在通过电镀以形成铜(Cu)层之后，将相继地进行镍(Ni)电镀，以形成堆叠结构。在该情况下，铜(Cu)镀膜的厚度可以是例如35μm，并且镍(Ni)镀膜的厚度可以是例如5μm。
之后，如图35中所示出的，可以通过电镀在圆柱金属层31上堆叠焊料层32。电镀的厚度可以是例如26μm。焊料的成分可以是例如Sn-Ag。可以通过类似的制造方法将焊料层32可以形成为具有可用于电镀的其它焊料材料。具有低熔点的焊料材料(例如，铟(In))的电镀使得能够降低组装过程期间的加热温度，并且减少组装期间的热应力。
之后，如图36中所示出的，可以移除抗蚀膜16。通过使用圆柱金属层31作为掩模，可以利用湿法蚀刻移除TiW/Cu堆叠膜15。氨水过氧化氢水可以被用于TiW蚀刻。柠檬酸和过氧化氢水溶液的混合液体可以被用于Cu蚀刻。
之后，如在图37中所示出的，可以进行回流过程，以移除焊料层32表面上的氧化膜，并且熔化焊料层32。示例可以包括用焊剂涂覆晶片表面且之后在回流熔炉中加热的方法，以及在甲酸氛围下在回流熔炉中加热的方法。例如，可以使用这样的方法，在该方法中，在甲酸的氛围下可将晶片加热到高于约250℃，以移除焊料层32的表面氧化膜，并且熔化焊料层32。之后，可以进行水清洗处理，以移除粘附到表面的残留物或杂质。之后，保护胶带可以被粘附到处于晶片状态的半导体芯片10的元件形成面11A。之后，可以进行背面研磨到预定的厚度，以将芯片主体11的厚度调整到适当值。之后，可以用切割胶带将芯片主体11固定到切割框。在移除保护胶带之后，可以进行切割。如此，可以完成包括多个含焊料的电极30的半导体芯片10。
在该场合下，由具有比构成焊料层32的焊料的熔点更高的熔点的金属制成的圆柱金属层31的可能优点可以为如下。如在现有的C4技术中，当电极的大部分由焊料制成时，由于焊料熔化时保持表面张力为最小值的力的作用，焊料电极会趋向于保持自身为球形。为了提供用于在半导体芯片10和封装基板20之间注入底部填充树脂40的间隙，优选的是，当电极的大部分由焊料制成时，准备具有较大直径的焊料电极。因而，很难减少电极之间的间距。在该实施例中，多个含焊料的电极30可以具有圆柱金属层31和焊料层32的堆叠配置。在焊料的熔点下，圆柱金属层31可以不熔化。这使得能够减小多个含焊料的电极之间的电极间间距，同时提供在半导体芯片10和封装基板20之间的足够的间隙G。
应当注意，制造多个含焊料的电极30的上述方法可应用于之后将描述的第七实施例到第十实施例。关于第一实施例，含焊料的电极30可以由焊料材料诸(如Sn-Ag)制成，并且以镍膜17介于之间形成于焊盘13上。
在以下中，参考图38到图41对通过批量回流使封装基板20和半导体芯片10连接的方法给出描述。
首先，如图38中所示出的，通过浸渍到含焊料的电极30的第一电极30A1的焊料层32的尖端，使用提前施加的焊剂(未描绘出)，含焊料的电极30的第一电极30A1可以与作为连接目标的布线50A上的开口60A1对准。
接下来，如在图39中所示出的，可以在适当的温度下施加适当的负荷以将焊料层32压力接合到布线50A。在该阶段，焊料层32和布线50A的表面涂层52不能完全铸成合金，但是可以通过焊剂材料的粘附而被固定。
之后，可以进行回流熔炉中的加热，以引起焊料层32和布线50A的表面涂层52的合金化处理，如图40中所示出的。在该场合下，焊剂材料可以具有移除焊料层32的表面氧化膜的功能。
而且，在该场合下，由于半导体芯片10和封装基板20的热膨胀系数的差异，在含焊料的电极30A1和开口60A1之间可能发生位置偏差。一般来说，封装基板20可以具有较大的热膨胀系数。于是，用如图1中所示出的封装基板20的平面配置，从图40的片材向深度或前向(即，在开口60内部的布线50的长度方向DL上)可能发生位置偏差。
这里，如在第二实施例中所描述的，阻焊层24的开口60可以具有在开口60内部的布线50的长度方向DL上延长的平面形状。可以根据封装基板20的热膨胀系数调整开口60的长度L。于是，如在图16中所示出的，可以抑制焊料层32移动到阻焊层24上，并且抑制与相邻的布线50B的短路。
应当注意，可以多次进行回流过程，以便促进合金化。
之后，可以进行清洗以移除焊剂材料。如在图41中所示出的，可以将底部填充树脂40注入到半导体芯片10和封装基板20之间的间隙中。之后，可以进行固化，以改性和固化底部填充树脂40。在注入底部填充树脂40中，可以将封装基板20加热到例如约80℃。在注入之后，可以在150℃下进行总共约1.5小时的后固化。
之后，焊剂可以被转移到封装基板20的基板主体21的后表面21B上安装有焊料球23的位置处。可以安装焊料球23。可以进行用于球形接合的回流过程。因此，焊料层32可以再次熔化。在该场合下，布线50的表面涂层52可以有助于抑制焊料层32和布线50的过度合金化以引起接合强度衰退。另外，关于在回流之后的冷却步骤中生成的热应力，布线50上的开口60的长度L可以被增加以使接合部分的区域膨胀。这使得能够增强材料强度。
在该实施例中，可以借助于焊剂临时接合半导体芯片10和封装基板20。之后，可以进行回流加热。这引起半导体芯片10和封装基板20被加热到相同高的温度。于是，因半导体芯片10和封装基板20的热膨胀系数的差异而造成的位置偏差的量可能趋向于很大。然而，如在第二实施例中所描述的，阻焊层24的开口60可以具有在开口60内部的布线50的长度方向DL上延长的平面形状。可以根据封装基板20的热膨胀系数调整开口60的长度L。由此，能够减轻开口60和含焊料的电极30之间的位置偏差的影响，并且抑制相邻的布线50之间的短路。
而且，在该实施例中，在未固定状态下，半导体装置10可以被加热到等于或高于焊料的熔点的温度。于是，可以通过焊料的自对准效果，校正半导体芯片10的位置偏差或倾斜。由此，甚至在其中以窄的间距布置多个含焊料的电极30和多条布线50的情况下，能够提供高的对准精度。这允许生产具有甚至更小的变化和具有含焊料的电极30和布线50之间的接合部分的形状的稳定性。这致使增强成品率和可靠性。
另外，批量回流的使用允许回流熔炉中的相继处理、优化的生产力和低成本。
(第七实施例)
(制造半导体装置的方法；局部回流的示例)
接下来，也参考图38、图40和图41，给出借助于称为热压缩(热压缩)的局部回流方法，进行封装基板20和半导体芯片10之间的连接的方法的描述。
首先，如图38所示出的，含焊料的电极30的第一电极30A1的焊料层32可以与作为连接目标的布线50A上的开口60A1对准。
接下来，如图40中所示出的，可以在适当的温度下施加适当的负荷，以执行热压缩。在一个示例中，可以提前将半导体芯片10和封装基板20加热到等于或低于焊料的熔点的约100℃。半导体芯片10可以被压到封装基板20上，直到装置侧上的测压元件检测到负荷。在该场合下，因为布线50成形为突起并且由硬质材料制成，能够将损坏焊料层32的表面氧化膜的功能赋予布线50。
在检测负荷之后，可以开始提升固定半导体芯片10的工具的温度。可以调整工具的温度，以允许焊接件的有效温度超过焊料的熔点。在该场合下，为了抵消工具侧的热膨胀，可以指示装置操作为上拉半导体芯片10，以便不会损坏接合部分。在执行调整以提供半导体芯片10和封装基板20之间的适当的间隙G之后，可以将工具冷却下来，以使焊料层32凝固，并且完成接合。还在该场合下，冷却可以伴随有工具侧的收缩。于是，为了抵消收缩，可以指示装置操作为下压半导体芯片10。在负荷检测之后的步骤中，期望将半导体芯片10和封装基板20之间的间隙G调整到尽可能恒定的值。
而且，为了执行优化的接合，借助于超声波振动或机械振动，或当焊料层32被加热到等于或高于焊料层32的熔点的温度时还原性气体氛围(诸如甲酸)，可以在移除焊料层32的表面氧化膜的方面有额外的改进。
之后，如图41中所示出的，可以将底部填充树脂40注入在半导体芯片10和封装基板20之间。之后，可以进行固化，以改性和固化底部填充树脂40。后处理可以与第五实施例中的这些相同。
使用如所描述的局部回流方法的一个优点在于，不同于在第六实施例中所描述的批量回流方法，没有必要允许半导体芯片10和封装基板20的温度是相同的。在该实施例中，能够允许具有较大的热膨胀系数的封装基板20的温度低于半导体芯片10的温度。这使得能够减少在焊料的凝固中的冷却过程中生成的热应力。于是，通过将局部回流方法与如在第二实施例中所描述的开口60组合，能够提供具有应对倒装芯片安装中的热应力甚至更高的强度的接合结构。
该实施例的效果可以为如下。在多个含焊料的电极30和多条布线50收缩以增加连接密度的情况下，由批量回流方法的热处理可以引起如此大的热应力的生成，可假设该热应力甚至使接合部分断裂。如此，在该实施例中，在一个优选的示例中，在对准之后，持有半导体芯片10的工具可以被加热，以执行热压缩。可以进行接合，而不直接将具有较大的热膨胀系数的封装基板20加热到等于或高于焊料的熔点的温度。于是，与在批量回流方法中的封装基板20的膨胀量相比，封装基板20的膨胀量可以相对很小。因而，能够抑制在组装过程中生成的热应力。在该情况下，在用于球接合的回流过程或用于次级安装的回流过程中，半导体芯片10和封装基板20可以被加热到相同的温度。然而，在注入底部填充树脂40之后，执行加热。因而，可以由底部填充树脂40共享所生成的热应力的一部分，使得能够减少施加到接合部分的应力。
(第八实施例)
应当注意，关于涉及借助于焊剂临时接合且之后在回流熔炉中加热的方法的描述已经在上述第六实施例中给出。然而，可以利用涉及通过如在第七实施例中所描述的热压方法进行临时接合且之后在回流熔炉中加热的其它技术，以便甚至促进更多地生长合金层，并且从而确保接合。
(第九实施例)
而且，在上述第七实施例中，已经对涉及提升或降低在接合过程中持有半导体芯片10的工具的温度的过程给出描述。然而，可以利用涉及以工具侧上的温度固定在等于或高于焊料的熔点的温度进行热压的技术。在该情况下，难以通过焊料层32和布线50的接触检测负荷。因而，可以检测圆柱金属层31接触阻焊层24时的负荷。供选择地，可以检测圆柱金属层31接触布线50时的负荷，并且之后，可以上拉持有半导体芯片10的工具，以便形成期望的间隙G。另一方面，因为保持焊料层32熔化，所以该技术可以允许生长表面氧化膜。于是，在氮氛围下采取措施(诸如接合)使得能够获得更加优化的接合状态。
通过使用此类技术，能够消除提升或降低工具侧上的温度的复杂的过程，或由工具的热膨胀引起的精细间隙调整，同时享有局部回流的优点，诸如如在第七实施例中所描述的热应力的减少。由此，能够甚至更多地减少装置成本或产品成本。
(第十实施例)
(制造半导体装置的方法；其中提前将底部填充树脂供应到封装基板上的示例)
图42到图44以过程的顺序示出根据本公开第十实施例的制造半导体装置的方法。根据该实施例的制造方法可以与根据上述第六实施例的制造半导体装置的方法不同之处在于，可以提前将底部填充树脂40供应在封装基板20上。
应当注意，主要对通过根据该实施例的制造方法制造如上述第二实施例中所描述的半导体装置2的情况给出以下描述。然而，根据该实施例的制造方法不仅可以应用于制造根据第二实施例的半导体装置2的情况，还可以应用于制造根据其它实施例(包括第一实施例)和修改示例的半导体装置的情况。
首先，如图42中所示出的，可以使用分配器将底部填充树脂40涂布在封装基板20的基板主体21的前表面21A上。底部填充树脂40可以由处于液态的预涂层底部填充材料(NCP)制成。对于NCP，例如，可以使用NCP 5208(德国汉高(Henkel))。
接下来，如在图43中所示出的，含焊料的电极30的第一电极30A1可以与作为连接目标的布线50A上的开口60A1对准。
之后，如图44中所示出的，可以进行焊料层32和布线50的接合，同时以类似于第六实施例的方式维持适当的温度和工具位置。在该场合下的加热可以引起底部填充树脂40被固化。
在一个示例中，可以在恒定的温度70℃下加热封装基板20。可以将半导体芯片10压到封装基板20上，直到在工具侧上检测到50N的负荷。温度可以被提升到240℃，并且之后，维持2.8秒以执行临时固化。之后，可以在150℃下进行约1.5小时的后固化。如此，可以完成固化。
根据该实施例的制造方法的可能的优点可以为如下。在具有以窄的间距布置的多个含焊料的电极30(圆柱金属层31)的结构中，与其中多个含焊料的电极30中的每个的大部分由如在第一实施例中的焊料制成的情况相比，很难提供半导体芯片10和封装基板20之间的宽的间隙G。一个原因在于，当通过电镀形成圆柱金属层31时，抗蚀剂开口16A的纵横比变得很大。这引起很难通过电镀填充抗蚀剂开口16A。于是，甚至当圆柱金属层31的高度很小时，如在该实施例中使用预涂层底部填充树脂40使得能够用底部填充树脂40填充半导体芯片10和封装基板20之间的间隙G。而且，因为底部填充树脂40的固化可以开始于接合过程的冷却阶段，所以不仅可以由焊料层32和布线50之间的接合部分，还可以由底部填充树脂40共享和接收热应力。这使得能够减少由含焊料的电极30和布线50之间的接合部分接收的热应力，并且甚至更多地增强半导体装置2的成品率和可靠性。
如所描述的，在该实施例中，底部填充树脂40可以被供应到封装基板20上，并且之后，可以进行接合。由此，与如在第六实施例或第七实施例中所描述的热压过程相比，能够减少施加到接合部分的应力。
在一个具体示例中，处于液态的底部填充树脂40可以被涂布到封装基板20。之后，半导体芯片10可以被加热和压力接合。在底部填充树脂40几乎固化之后，可以从工具释放半导体芯片10。用该制造方法，底部填充树脂40可以在生成热应力的冷却过程中开始固化。于是，可以由含焊料的电极3032和布线50之间的接合部分以及由底部填充树脂40共享和接收所生成的热应力。这使得能够减少施加到接合部分的应力。由此，能够进一步实现多个含焊料的电极30和多条布线50的小型化，并且提供具有高成品率和高可靠性的甚至更加高致密的倒装芯片半导体装置2。
(其它效果)
已经对如上面所提到的示例实施例和它们的效果作出描述。上述效果并不局限于倒装芯片半导体装置，在倒装芯片半导体装置中，如在第一实施例到第三实施例中安装作为单个主体的半导体芯片10。例如，可以由MCM(多芯片模块)结构产生相同的效果，在MCM(多芯片模块)结构中，多个存储器封装件和半导体芯片10被安装在封装基板20的一个片材上，如在第四实施例中的。
另外，如在第五实施例中的，在其中半导体芯片10是连接到封装基板20且由模压树脂80密封的倒装芯片的结构中，由于模压树脂80的固化收缩，所以在含焊料的电极30和布线50之间的接合部分中所生成的应力趋向于更大。这同样可应用于如在修改示例5-1中所描述的结构，在修改示例5-1中所描述的结构中，作为裸芯片的半导体芯片90可以被安装在半导体芯片10的后表面上、通过引线接合连接到封装基板20，并且用模压树脂80进行密封。在此类结构中，如在上述示例实施例中的，能够通过采用具有优化强度的接合结构，获得甚至更高的效果。
再者，在PoP(堆叠式封装)结构中产生的效果中没有区别，在PoP(堆叠式封装)结构中，额外的半导体封装件100可以被进一步安装在半导体装置2的半导体芯片10上，如在修改示例5-2中的。
(第十一实施例)
图45以放大的方式示出根据本公开的第十一实施例的半导体装置的一部分。具体地，图45示出在芯片安装区域20A的***部分的附近中的四条相邻的布线50(50A、50B、50C和50D)的平面配置。应当注意，在图45的顶视图中省略了半导体芯片10和底部填充树脂40，但是半导体芯片10可以被设置在由虚线代表的半导体芯片10的芯片轮廓10A的左侧区域中。
在该实施例中，多个含焊料的电极30可以包括第二电极30B。布线50C可以包括两条不连续的布线50B1和50B2。第二电极30B可以与两条不连续的布线50B1和50B2具有多个连接关系。半导体芯片10相对于封装基板20的相对位置偏移可以允许选择多个连接关系中的任一个连接关系。由此，在半导体装置11中，能够允许在倒装芯片半导体装置11中在引线接合选择中切换连接的功能。
引线接合选择意味着省略引线接合的半导体封装件中一些导线的接合，以便打开或断开赋予给半导体装置的功能中的一些功能。引线接合选择是这样一种技术，即，该技术使得当使用相同封装基板和封装过程时，能够灵活地制造具有不同功能的半导体产品，并且用途广泛，因为当使用相同的构件时，引线接合选择可以提供各种产品的组合。但是在倒装芯片封装的产品的情况下，由于可以通过电镀过程制作晶片上的电极，所以除了单独的任何一个凸块，很难制作多个凸块。这致使很难在引线接合选择中灵活地转换功能。于是，该实施例的半导体装置11可以允许如在倒装芯片半导体装置11中的引线接合选择中的转换连接的功能。
这里，两个不连续的布线50B1和50B2可以充当在本公开中的“两个以上不连续的第二导电层”的一个具体示例。
在其它方面，该实施例的半导体装置11可以具有类似于上述第一实施例或第二实施例的这些的配置、工作和效果。因而，用由相同的附图标记代表的对应的部件给出描述。
布线50可以包括例如连续的布线50A、50C和50D，以及两个不连续的布线50B1和50B2。例如，与第一实施例一样，连续的布线50A、50B和50C，以及两个不连续的布线50B1和50B2每个可以具有金属布线层51和表面涂层52的堆叠结构。
阻焊层24可以在布线50A上具有开口60A1和开口60A2。阻焊层24可以在布线50B1上具有开口60B1，并且在布线50B2上具有开口60B2。阻焊层24可以在布线50C上具有开口60C1和开口60C2。阻焊层24可以在布线50D上具有开口60D1和开口60D2。可以以类似于例如第二实施例的方式配置开口60A1、开口60A2、开口60B1、开口60B2、开口60C1、开口60C2、开口60D1和开口60D2。
除第二电极30B之外，多个含焊料的电极30还可以包括例如第三电极30A、第三电极30C和第三电极30D。与第二实施例一样，第三电极30A、第三电极30C和第三电极30D可以包括例如圆柱金属层31和焊料层32。和第一实施例不同，第二电极30B以及第三电极30A、第三电极30C和第三电极30D可以不在冗余布置中。在一个具体示例中，单个第二电极30B可以设置用于两个不连续的布线50B1和不连续的布线50B2。第三电极30A、第三电极30C和第三电极30D可以分别提供用于连续的布线50A、连续的布线50C和连续的布线50D。
第二电极30B可以与两个不连续的布线50B1和50B2具有多个连接关系。多个连接关系可以包括例如第一连接关系和第二连接关系。在第一关系中，如在图45中所示出的，第二电极30B可以被连接到布线50B1。在第二关系中，如在图46中所示出的，第二电极30B可以被连接到布线50B2。应当注意，在图45和图46中，由虚线代表第二电极30B以及第三电极30A、第三电极30C和第三电极30D安装所在的位置。
如此，当半导体芯片10安装为相对于封装基板20在X方向上偏移，即，在含焊料的电极30的X方向上偏移电极间间距(例如，80μm)时，第二电极30B可以连接两个不连续的布线50B1和50B2中的任一个。例如，当布线50B1被终止而在封装基板20中没有任何连接时，可以产生与在引线接合选择中省略引线接合的情况相同的效果。
应当注意，第三电极30A可以连接到开口60A1和开口60A2中的任一个中的相同的连续的布线50A，而不管第二电极30B的连接关系的切换。随着第三电极30A连接到布线50A的位置的改变，开口60A1和开口60A2的数量以及开口60A1和开口60A2的间隔可以变化。这同样可以应用于其它第三电极30C和第三电极30D。
如所描述的，在该实施例中，在封装基板20的配置中的微小改变使得能够灵活地提供如在引线接合选择中的转换连接的功能。而且，所安装的位置的足够的改变量可以是例如80μm。这相对于整个封装基板20的尺寸是如此小的改变，并且在外观方面几乎不需要改变。
应当注意，在上述第十一实施例中，对其中第二电极30B以及第三电极30A、第三电极30C和第三电极30D不在冗余布置中的示例给出描述。然而，例如，与第一实施例一样，可以提供两个第一电极30A1和30A2，而不是第三电极30A。在该情况下，三个开口60可以设置在布线50A上。这使得能够将第一电极30A1和第一电极30A2连接到相同的连续的布线50A，而不管第二电极30B的连接关系的切换。这同样可应用于其它第三电极30C和第三电极30D。
虽然通过给出如上面所提到的示例实施例，已经做出描述，但是本公开的内容并不限于上面所提到的示例实施例，并且可以以各种方式进行更改。
例如，形状、材料和厚度，或沉积方法或如在上述示例实施例中所描述的层的其它方法并不局限于如上面所例证的，而且可以采用其它形状、材料和厚度或其它沉积方法。
应当注意，仅例示本文中所描述的效果，并且本文中所描述的效果不是限制性的，并且本公开的效果可以是其它效果或者可以进一步包括其它效果。
技术的内容可以具有以下配置。
(1)一种半导体装置，包括：
半导体芯片；以及
封装基板，半导体芯片安装在封装基板上，
其中，半导体芯片包括芯片主体和设置在芯片主体的元件形成面上的多个含焊料的电极，
封装基板包括基板主体、一个或多个导电层和阻焊层，该一个或多个导电层和阻焊层设置在基板主体的前表面上，
阻焊层在基板主体的前表面和一个或多个导电层上设置作为连续层，并且在一个或多个导电层中的每个上具有一个或多个开口，
多个含焊料的电极包括具有除了电源的功能之外的相同功能的两个以上第一电极，
一个或多个导电层包括连续的第一导电层，
两个以上第一电极连接到连续的第一导电层，并且
一个或多个开口面对相应的两个以上第一电极。
(2)根据(1)的半导体装置，
其中，两个以上第一电极沿着连续的第一导电层被设置在彼此相邻的位置处。
(3)根据(1)或(2)的半导体装置，
其中，多个含焊料的电极包括第二电极，
一个或多个导电层包括两个以上不连续的第二导电层，
第二电极与两个以上不连续的第二导电层具有多个连接关系，并且
半导体芯片相对于封装基板的相对位置偏移允许选择多个连接关系中的任一个连接关系。
(4)根据(3)的半导体装置，
其中，多个连接关系包含：
第一连接关系，其中，第二电极连接到两个以上不连续的第二导电层中的一个不连续的第二导电层；以及
第二连接关系，其中，第二电极连接到两个以上不连续的第二导电层中的另一个不连续的第二导电层。
(5)根据(1)-(4)中任一项的半导体装置，
其中，多个含焊料的电极设置在半导体芯片的***部分中，
封装基板包括在基板主体的中心部分中的芯片安装区域，
一个或多个导电层包括多条布线，并且
多条布线从芯片安装区域的***部分向基板主体内延伸或向基板主体外延伸，并且彼此并行设置在芯片安装区域的每侧处。
(6)根据(5)的半导体装置，
其中，一个或多个开口允许暴露上表面和在一个或多个开口内部的布线的侧表面的高度方向上的部分或全部，并且
多个含焊料的电极中的每个覆盖一个或多个开口内部的布线的暴露部分。
(7)根据(5)或(6)的半导体装置，
其中，一个或多个开口中的一个开口具有在一个或多个开口中的相关开口内部的布线的长度方向上延长的平面形状，一个或多个开口中的相关开口的长度根据封装基板的热膨胀系数调整。
(8)根据(1)-(7)中任一项的半导体装置，
其中，多个含焊料的电极中的每个从在其上设置有芯片主体的一侧依次包括圆柱金属层和焊料层，并且
圆柱金属层由金属制成，该金属的熔点高于构成焊料层的焊料的熔点。
(9)根据(8)的半导体装置，
其中，圆柱金属层的高度比焊料层的高度大。
(10)根据(8)或(9)的半导体装置，
其中，焊料层的体积大于一个或多个开口中的每个开口的体积。
(11)根据(7)-(10)中任一项的半导体装置，
其中，一个或多个开口中的相关开口的长度满足表达式1。
L>(a-3.5)*D*(T-25)*10-6+d …表达式1
(在表达式1中，L代表一个或多个开口中的相关开口的长度(mm)、a代表封装基板的等效热膨胀系数(ppm/℃)、D代表从封装基板的中心到一个或多个开口中的相关开口的中心的距离(mm)、T代表焊料的熔点(℃)，并且d代表多个含焊料的电极中的每个的直径。)
(12)根据(4)-(11)中任一项的半导体装置，
其中，多条布线中的每条包括：
由铜(Cu)作为主要成分制成的金属布线层；以及
表面涂层，表面涂层覆盖在金属布线层的表面上暴露于一个或多个开口中的区域。
(13)根据(12)的半导体装置，
其中，表面涂层包括Ni-Au电镀层或Ni-Pd-Au电镀层。
(14)根据(8)-(10)中任一项的半导体装置，
其中，圆柱金属层由铜(Cu)制成，或包括铜(Cu)和镍(Ni)的堆叠膜，并且
焊料层由锡(Sn)或Sn-Ag制成。
(15)根据(8)-(10)中任一项的半导体装置，
其中，圆柱金属层由铜(Cu)制成，或包括铜(Cu)和镍(Ni)的堆叠膜，并且
焊料层由铟(In)或In-Ag制成。
(16)一种制造半导体装置的方法，该方法包括：
将半导体芯片与封装基板对准，半导体芯片包括芯片主体和设置在芯片主体的元件形成面上的多个含焊料的电极，并且封装基板包括基板主体、一个或多个导电层和阻焊层，一个或多个导电层和阻焊层设置在基板主体的前表面上；
将半导体芯片临时接合到封装基板；
通过回流加热，将多个含焊料的电极连接到一个或多个导电层；以及
将底部填充树脂注入半导体芯片和封装基板之间，并且使底部填充树脂固化，
其中，阻焊层在基板主体的前表面和一个或多个导电层上设置作为连续层，并且在一个或多个导电层中的每个上具有一个或多个开口，
多个含焊料的电极包括具有除了电源的功能之外的相同的功能的两个以上第一电极，
一个或多个导电层包括连续的第一导电层，
两个以上第一电极连接到连续的第一导电层，并且
一个或多个开口面对相应的两个以上第一电极。
(17)一种制造半导体装置的方法，该方法包括：
将半导体芯片与封装基板对准，半导体芯片包括芯片主体和设置在芯片主体的元件形成面上的多个含焊料的电极，并且封装基板包括基板主体、一个或多个导电层和阻焊层，一个或多个导电层和阻焊层设置在基板主体的前表面上；
通过以等于或高于焊料的熔点的温度加热半导体芯片，并且通过将半导体芯片压力接合到封装基板，将多个含焊料的电极连接到一个或多个导电层；以及
将底部填充树脂注入在半导体芯片和封装基板之间，并且使底部填充树脂固化，
其中，阻焊层在基板主体的前表面和一个或多个导电层上设置作为连续层，并且在一个或多个导电层中的每个导电层上具有一个或多个开口，
多个含焊料的电极包括具有除了电源的功能之外的相同的功能的两个以上第一电极，
一个或多个导电层包括连续的第一导电层，
两个以上第一电极连接到连续的第一导电层，并且
一个或多个开口面对相应的两个以上第一电极。
(18)一种制造半导体装置的方法，该方法包括：
将底部填充树脂供应在封装基板上，封装基板包括基板主体、一个或多个导电层和焊料层，一个或多个导电层和阻焊层设置在基板主体的前表面上；
将半导体芯片与封装基板对准，半导体芯片包括芯片主体和设置在芯片主体的元件形成面上的多个含焊料的电极；以及
通过以等于或高于焊料的熔点的温度加热半导体芯片，并且通过将半导体芯片压力接合到封装基板，将多个含焊料的电极连接到一个或多个导电层，同时使底部填充树脂固化，
其中，阻焊层在基板主体的前表面和一个或多个导电层上设置作为连续层，并且在一个或多个导电层中的每个导电层上具有一个或多个开口，
多个含焊料的电极包括具有除了电源的功能之外的相同的功能的两个以上第一电极，
一个或多个导电层包括连续的第一导电层，
两个以上第一电极连接到连续的第一导电层，并且
一个或多个开口面对相应的两个以上第一电极。
本申请要求于2014年6月27日提交的日本在先专利申请JP2014-132335的权益，其全部内容以引用方式并入本文。
本领域中的技术人员应当理解，根据设计要求和其它因素，可以发生各种更改、组合、子组合和变更，只要各种更改、组合、子组合和变更在随附权利要求书或其等价物的范围内。

Claims (18)

1.一种半导体装置，包括：
半导体芯片；以及
封装基板，所述半导体芯片安装在所述封装基板上，
其中，所述半导体芯片包括芯片主体和设置在所述芯片主体的元件形成面上的多个含焊料的电极，
所述封装基板包括基板主体、一个或多个导电层和阻焊层，所述一个或多个导电层和所述阻焊层被设置在所述基板主体的前表面上，
所述阻焊层在所述基板主体的所述表面和所述一个或多个导电层上被设置为连续层，并且所述阻焊层具有位于所述一个或多个导电层中的每个导电层上的一个或多个开口，
所述多个含焊料的电极包括具有除了电力供给功能之外的相同的功能的两个以上第一电极，
所述一个或多个导电层包括连续的第一导电层，
所述两个以上第一电极连接到所述连续的第一导电层，并且
所述一个或多个开口面向相应的两个以上第一电极设置。
2.根据权利要求1所述的半导体装置，
其中，所述两个以上第一电极沿着所述连续的第一导电层被设置在彼此相邻的位置处。
3.根据权利要求1所述的半导体装置，
其中，所述多个含焊料的电极包括第二电极，
所述一个或多个导电层包括至少两个不连续的第二导电层，
所述第二电极与所述至少两个不连续的第二导电层具有多个连接关系，并且所述半导体芯片相对于所述封装基板的相对位置移动允许选择所述多个连接关系中的任一个连接关系。
4.根据权利要求3所述的半导体装置，
其中，所述多个连接关系包含：
第一连接关系，在所述第一连接关系中，所述第二电极连接到所述至少两个不连续的第二导电层中的一个不连续的第二导电层；以及
第二连接关系，在所述第二连接关系中，所述第二电极连接到所述至少两个不连续的第二导电层中的另一个不连续的第二导电层。
5.根据权利要求1所述的半导体装置，
其中，所述多个含焊料的电极被设置在所述半导体芯片的***部分中，
所述封装基板包括位于所述基板主体的中心部分中的芯片安装区域，
所述一个或多个导电层包括多条布线，并且
所述多条布线从所述芯片安装区域的***部分向所述基板主体的外面或内里延伸，并且彼此并行设置在所述芯片安装区域的各边。
6.根据权利要求5所述的半导体装置，
其中，所述一个或多个开口允许暴露位于所述一个或多个开口内的所述布线的上表面和侧表面的高度方向上的部分或全部，并且
所述多个含焊料的电极中的每个覆盖所述一个或多个开口内的所述布线的暴露的部分。
7.根据权利要求5所述的半导体装置，
其中，所述一个或多个开口具有在所述一个或多个开口内的所述布线的长度方向上伸长的平面形状，根据所述封装基板的热膨胀系数调整所述一个或多个开口的长度。
8.根据权利要求1所述的半导体装置，
其中，所述多个含焊料的电极中的每个从设置有所述芯片主体的一侧顺次包括圆柱金属层和焊料层，并且
制成所述圆柱金属层的金属的熔点高于构成所述焊料层的焊料的熔点。
9.根据权利要求8所述的半导体装置，
其中，所述圆柱金属层的高度大于所述焊料层的高度。
10.根据权利要求8所述的半导体装置，
其中，所述焊料层的体积大于所述一个或多个开口的容积。
11.根据权利要求7所述的半导体装置，
其中，所述一个或多个开口的长度满足表达式1：
L>(a-3.5)*D*(T-25)*10-6+d…表达式1
(在表达式1中，L代表所述一个或多个开口的长度(mm)、a代表所述封装基板的等效热膨胀系数(ppm/℃)、D代表从所述封装基板的中心到所述一个或多个开口的中心的距离(mm)、T代表所述焊料的熔点(℃)，并且d代表所述多个含焊料的电极中的每个的直径)。
12.根据权利要求4所述的半导体装置，
其中，所述多条布线中的每条布线包括：
由铜(Cu)作为主要成分制成的金属布线层；以及
表面涂层，所述表面涂层覆盖在所述金属布线层的表面上暴露于所述一个或多个开口中的区域。
13.根据权利要求12所述的半导体装置，
其中，所述表面涂层包括Ni-Au镀层或Ni-Pd-Au镀层。
14.根据权利要求8所述的半导体装置，
其中，所述圆柱金属层由铜(Cu)制成或包括铜(Cu)和镍(Ni)的堆叠膜，并且
所述焊料层由锡(Sn)或Sn-Ag制成。
15.根据权利要求8所述的半导体装置，
其中，所述圆柱金属层由铜(Cu)制成或包括铜(Cu)和镍(Ni)的堆叠膜，并且
所述焊料层由铟(In)或In-Ag制成。
16.一种制造半导体装置的方法，所述方法包括：
相对于封装基板定位半导体芯片，所述半导体芯片包括设置在芯片主体的元件形成面上的多个含焊料的电极，并且所述封装基板包括一个或多个导电层和阻焊层，所述一个或多个导电层和所述阻焊层设置在基板主体的表面上；
将所述半导体芯片临时接合到所述封装基板；
通过回流加热，将所述多个含焊料的电极连接到所述一个或多个导电层；以及
将底部填充树脂注入所述半导体芯片和所述封装基板之间后，使所述底部填充树脂固化，
其中，所述阻焊层在所述基板主体的所述表面和所述一个或多个导电层上设置为连续层，并且具有位于所述一个或多个导电层中的每个导电层上的一个或多个开口，
所述多个含焊料的电极形成为包括具有除了电力供给功能之外的相同的功能的两个以上第一电极，
所述一个或多个导电层形成为包括连续的第一导电层，
将所述两个以上第一电极连接到所述连续的第一导电层，并且
所述一个或多个开口面向相应的两个以上第一电极而设置。
17.一种制造半导体装置的方法，所述方法包括：
相对于封装基板定位半导体芯片，所述半导体芯片包括设置在芯片主体的元件形成面上的多个含焊料的电极，并且所述封装基板包括一个或多个导电层和阻焊层，所述一个或多个导电层和所述阻焊层设置在基板主体的表面上；
通过以等于或高于所述焊料的熔点的温度加热所述半导体芯片，并且通过将所述半导体芯片压力接合到所述封装基板，将所述多个含焊料的电极连接到所述一个或多个导电层；以及
将底部填充树脂注入所述半导体芯片和所述封装基板之间后，使所述底部填充树脂固化，
其中，所述阻焊层在所述基板主体的所述表面和所述一个或多个导电层上被设置作为连续层，并且具有位于所述一个或多个导电层中的每个上的一个或多个开口，
所述多个含焊料的电极形成为包括具有除了电力供给功能之外的相同的功能的两个以上第一电极，
所述一个或多个导电层形成为包括连续的第一导电层，
所述两个以上第一电极连接到所述连续的第一导电层，并且
所述一个或多个开口面向相应的两个以上第一电极而设置。
18.一种制造半导体装置的方法，所述方法包括：
将底部填充树脂提供在封装基板上，所述封装基板包括一个或多个导电层和阻焊层，所述一个或多个导电层和所述阻焊层设置在基板主体的表面上；
相对于所述封装基板定位半导体芯片，所述半导体芯片包括设置在芯片主体的元件形成面上的多个含焊料的电极；以及
通过以等于或高于所述焊料的熔点的温度加热所述半导体芯片，并且通过将所述半导体芯片压力接合到所述封装基板，将所述多个含焊料的电极连接到所述一个或多个导电层，同时使所述底部填充树脂固化，
其中，所述阻焊层在所述基板主体的所述表面和所述一个或多个导电层上被设置作为连续层，并且具有位于所述一个或多个导电层中的每个上的一个或多个开口，
所述多个含焊料的电极形成为包括具有除了电力供给功能之外的相同的功能的两个以上第一电极，
所述一个或多个导电层形成为包括连续的第一导电层，
所述两个以上第一电极连接到所述连续的第一导电层，并且
所述一个或多个开口面向相应的两个以上第一电极而设置。
CN201580033434.4A 2014-06-27 2015-06-05 半导体装置及其制造方法 Active CN106463427B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-132335 2014-06-27
JP2014132335 2014-06-27
PCT/JP2015/066348 WO2015198837A1 (ja) 2014-06-27 2015-06-05 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN106463427A true CN106463427A (zh) 2017-02-22
CN106463427B CN106463427B (zh) 2020-03-13

Family

ID=54937933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580033434.4A Active CN106463427B (zh) 2014-06-27 2015-06-05 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US10720402B2 (zh)
JP (1) JP6586952B2 (zh)
CN (1) CN106463427B (zh)
WO (1) WO2015198837A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108573894A (zh) * 2017-03-14 2018-09-25 欧姆龙株式会社 管理装置及其控制方法、信息处理程序及记录媒体
CN111162013A (zh) * 2020-01-06 2020-05-15 张正 一种半导体封装结构及一种半导体封装的制造方法
CN113169154A (zh) * 2018-12-07 2021-07-23 Abb电网瑞士股份公司 用于功率半导体器件的混合短路故障模式预型件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017142817A1 (en) 2016-02-18 2017-08-24 Sxaymiq Technologies Llc Backplane structure and process for microdriver and micro led
DE102022102367A1 (de) * 2022-02-01 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Zielträger, halbleiteranordnung und verfahren zum transferieren eines halbleiterbauelements und haltestruktur

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200843067A (en) * 2007-04-30 2008-11-01 Phoenix Prec Technology Corp Surface structure of package substrate and method of manufacturing the same
CN101578696A (zh) * 2007-02-02 2009-11-11 飞思卡尔半导体公司 减少焊接疲劳的动态焊盘尺寸
CN102487021A (zh) * 2010-12-03 2012-06-06 新科金朋有限公司 形成用于倒装半导体管芯的焊盘布局的半导体器件和方法
CN102651356A (zh) * 2011-02-25 2012-08-29 台湾积体电路制造股份有限公司 在迹线上凸块结构中延伸的金属迹线
US20130077275A1 (en) * 2011-09-27 2013-03-28 Renesas Electronics Corporation Electronic device, wiring substrate, and method for manufacturing electronic device
CN103515329A (zh) * 2012-06-25 2014-01-15 矽品精密工业股份有限公司 基板结构与使用该基板结构的半导体封装件
CN103515345A (zh) * 2012-06-19 2014-01-15 矽品精密工业股份有限公司 基板结构与封装结构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2695893B2 (ja) 1989-01-27 1998-01-14 株式会社日立製作所 半導体装置及びその製造方法
JPH0927661A (ja) * 1995-07-11 1997-01-28 Sony Corp 配線基板
US6730541B2 (en) 1997-11-20 2004-05-04 Texas Instruments Incorporated Wafer-scale assembly of chip-size packages
KR100523330B1 (ko) 2003-07-29 2005-10-24 삼성전자주식회사 Ｓｍｄ 및 ｎｓｍｄ 복합형 솔더볼 랜드 구조를 가지는ｂｇａ 반도체 패키지
US8129841B2 (en) * 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US8841779B2 (en) * 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
JP2008535225A (ja) * 2005-03-25 2008-08-28 スタッツ チップパック リミテッド 基板上に狭い配線部分を有するフリップチップ配線
JP4971769B2 (ja) * 2005-12-22 2012-07-11 新光電気工業株式会社 フリップチップ実装構造及びフリップチップ実装構造の製造方法
JP5050583B2 (ja) * 2007-03-12 2012-10-17 富士通セミコンダクター株式会社 配線基板及び電子部品の実装構造
JP2008244180A (ja) * 2007-03-28 2008-10-09 Kyocera Corp 実装構造体およびその製造方法
US7993940B2 (en) * 2007-12-05 2011-08-09 Luminus Devices, Inc. Component attach methods and related device structures
US20110186989A1 (en) * 2010-02-04 2011-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Bump Formation Process
JP5809500B2 (ja) * 2011-09-16 2015-11-11 ルネサスエレクトロニクス株式会社 半導体装置
TWI562295B (en) * 2012-07-31 2016-12-11 Mediatek Inc Semiconductor package and method for fabricating base for semiconductor package
JP5960633B2 (ja) * 2013-03-22 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101578696A (zh) * 2007-02-02 2009-11-11 飞思卡尔半导体公司 减少焊接疲劳的动态焊盘尺寸
TW200843067A (en) * 2007-04-30 2008-11-01 Phoenix Prec Technology Corp Surface structure of package substrate and method of manufacturing the same
CN102487021A (zh) * 2010-12-03 2012-06-06 新科金朋有限公司 形成用于倒装半导体管芯的焊盘布局的半导体器件和方法
CN102651356A (zh) * 2011-02-25 2012-08-29 台湾积体电路制造股份有限公司 在迹线上凸块结构中延伸的金属迹线
US20130077275A1 (en) * 2011-09-27 2013-03-28 Renesas Electronics Corporation Electronic device, wiring substrate, and method for manufacturing electronic device
CN103515345A (zh) * 2012-06-19 2014-01-15 矽品精密工业股份有限公司 基板结构与封装结构
CN103515329A (zh) * 2012-06-25 2014-01-15 矽品精密工业股份有限公司 基板结构与使用该基板结构的半导体封装件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108573894A (zh) * 2017-03-14 2018-09-25 欧姆龙株式会社 管理装置及其控制方法、信息处理程序及记录媒体
CN113169154A (zh) * 2018-12-07 2021-07-23 Abb电网瑞士股份公司 用于功率半导体器件的混合短路故障模式预型件
CN113169154B (zh) * 2018-12-07 2024-03-22 日立能源有限公司 用于功率半导体器件的混合短路故障模式预型件
CN111162013A (zh) * 2020-01-06 2020-05-15 张正 一种半导体封装结构及一种半导体封装的制造方法
CN111162013B (zh) * 2020-01-06 2021-08-24 亿芯微半导体科技(深圳)有限公司 一种半导体封装结构及一种半导体封装的制造方法

Also Published As

Publication number Publication date
CN106463427B (zh) 2020-03-13
JP6586952B2 (ja) 2019-10-09
WO2015198837A1 (ja) 2015-12-30
US10720402B2 (en) 2020-07-21
JPWO2015198837A1 (ja) 2017-04-20
US20170148760A1 (en) 2017-05-25

Similar Documents

Publication Publication Date Title
CN106471612B (zh) 半导体器件及其制造方法
US7880310B2 (en) Direct device attachment on dual-mode wirebond die
CN103718289B (zh) 半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及制造方法
CN106463472B (zh) 半导体器件及制造其的方法
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
TWI343105B (en) Metal core foldover package structures, systems including same and methods of fabrication
US7816183B2 (en) Method of making a multi-layered semiconductor device
US6507114B2 (en) BOC semiconductor package including a semiconductor die and a substrate bonded circuit side down to the die
US20070111398A1 (en) Micro-electronic package structure and method for fabricating the same
CN106463427A (zh) 半导体装置及其制造方法
CN101582395B (zh) 布线基板
TW201044502A (en) Integrated circuit packaging system with post type interconnector and method of manufacture thereof
CN101154639A (zh) 管芯装置及用于制造管芯装置的方法
TW201250958A (en) Semiconductor device and method of forming pad layout for flipchip semiconductor die
TW200830525A (en) Electronic component contained substrate
US20090283900A1 (en) Semiconductor device and manufacturing method for semiconductor device
US20170325333A1 (en) Circuit module such as a high-density lead frame array power module, and method of making same
CN103681516B (zh) 制造半导体装置的方法
JP2014518455A (ja) 熱的に溶融されるパッケージ構成要素を伴うリードキャリア
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
KR101979024B1 (ko) 반도체 소자 및 그 제조 방법
CN106463426A (zh) 半导体器件及其制造方法
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
JP4986523B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant