CN105261557A - 半导体器件的制作方法及半导体器件 - Google Patents

半导体器件的制作方法及半导体器件 Download PDF

Info

Publication number
CN105261557A
CN105261557A CN201410299942.4A CN201410299942A CN105261557A CN 105261557 A CN105261557 A CN 105261557A CN 201410299942 A CN201410299942 A CN 201410299942A CN 105261557 A CN105261557 A CN 105261557A
Authority
CN
China
Prior art keywords
substrate
manufacture method
semiconductor device
doped region
halation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410299942.4A
Other languages
English (en)
Inventor
蒲月皎
宋化龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410299942.4A priority Critical patent/CN105261557A/zh
Publication of CN105261557A publication Critical patent/CN105261557A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请公开了一种半导体器件的制作方法及半导体器件。其中，该制作方法包括：提供衬底，衬底上形成有栅极结构；在衬底中位于栅极结构两侧的位置形成凹槽；在凹槽中外延生长同时掺杂形成光晕掺杂区。该制作方法通过在衬底中位于栅极的两侧的位置分别形成凹槽，并在凹槽中外延形成光晕掺杂区，从而减少了光晕掺杂区中的掺杂离子向导电沟道中的扩散，并减少了由于掺杂离子与载流子发生复合引起的载流子迁移率的下降，进而提高了半导体器件的性能。同时，该光晕掺杂区能够避免晕环注入的方式在衬底中产生的空位或间隙原子等缺陷，从而减少了由缺陷引起的瞬时增强扩散效应，进而提高了半导体器件的性能。

Description

半导体器件的制作方法及半导体器件
技术领域
本申请涉及半导体集成电路制作技术领域，具体而言，涉及一种半导体器件的制作方法及半导体器件。
背景技术
随着半导体器件的尺寸不断缩小，特别是进入到40纳米及以下节点，半导体器件的导电沟道越来越短，从而导致半导体器件的短沟道效应(SCE)越来越严重。SCE会影响半导体器件的电场分布、阈值电压控制以及漏电等特性，进而限制了半导体器件的特征尺寸的进一步缩小。
在现有半导体器件的制作过程中，通常会对半导体器件中源/漏极区进行晕环(Halo)注入形成光晕掺杂区，以提高源/漏极区附近的局部掺杂浓度，进而阻止源/漏耗尽区向沟道区扩展，从而降低延伸区的结深以及缩短沟道长度，抑制SCE效应。
然而，在晕环(Halo)注入的过程中部分掺杂离子会通过注入或扩散等方式进入到导电沟道，这些掺杂离子会成为导电沟道中载流子的复合中心，从而降低载流子的迁移率，进而降低半导体器件的性能。同时，这种晕环(Halo)注入的方式还会对衬底材料的晶格产生损伤，并在衬底中产生空位或间隙原子等缺陷，这些缺陷会捕获向衬底表面迁移的载流子，从而引发瞬时增强扩散效应(TED)，导致半导体器件中产生漏电流，进而降低半导体器件的性能。
发明内容
本申请旨在提供一种半导体器件的制作方法及半导体器件，以提高半导体器件的性能。
为了实现上述目的，本申请提供了一种半导体器件的制作方法，该制作方法包括：提供衬底，衬底上形成有栅极结构；在衬底中位于栅极结构两侧的位置形成凹槽；在凹槽中外延生长同时掺杂形成光晕掺杂区。
进一步地，形成光晕掺杂区的步骤包括：在凹槽中外延生长基体材料，并在外延生长的过程中同时对基体材料进行掺杂以形成光晕掺杂区。
进一步地，基体材料为与衬底相同的材料，或与衬底的晶向相同的异质材料。
进一步地，衬底为单晶硅，基体材料为单晶硅、锗化硅或碳化硅。
进一步地，衬底为P型单晶硅，对基体材料进行掺杂的掺杂离子为硼离子；衬底为N型单晶硅，对基体材料进行掺杂的掺杂离子为砷离子。
进一步地，掺杂离子的掺杂浓度为1E+13～1E+19atoms/cm3。
进一步地，在形成光晕掺杂区的步骤中，形成厚度为栅极的宽度的1/4～3/4的光晕掺杂区。
进一步地，该制作方法进一步包括：在栅极结构的两侧的衬底中形成源漏极，部分源漏极形成在光晕掺杂区中。
进一步地，在形成源漏极的步骤之前，去除掩膜层，并对第一侧壁层远离栅极的一侧的衬底进行离子注入，以形成轻掺杂区。
本申请还提供了一种半导体器件，该半导体器件由本申请上述的制作方法制作而成。
应用本申请提供的技术方案，通过在衬底中位于栅极的两侧的位置分别形成凹槽，并在凹槽中外延形成光晕掺杂区，从而减少了光晕掺杂区中的掺杂离子向导电沟道中的扩散，并减少了由于掺杂离子与载流子发生复合引起的载流子迁移率的下降，进而提高了半导体器件的性能。同时，该光晕掺杂区能够避免晕环注入的方式在衬底中产生的空位或间隙原子等缺陷，从而减少了由缺陷引起的瞬时增强扩散效应(TED)，进而提高了半导体器件的性能。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了根据本申请实施方式所提供的半导体器件的制作方法的流程示意图；
图2示出了根据在本申请实施方式所提供的半导体器件的制作方法中，提供衬底后的基体的剖面结构示意图；
图3示出了在图2所示的衬底上形成栅极结构后的基体的剖面结构示意图；
图4示出了在图3所示的衬底中位于栅极欲设置光晕掺杂区的两侧分别形成凹槽后的基体的剖面结构示意图；
图4-1示出了在图3所示的栅极对应于欲设置光晕掺杂区的两侧的侧壁上形成第一侧壁层，并在栅极的上表面上形成掩膜层后的基体的剖面结构示意图；
图5示出了在图4所示的凹槽中形成光晕掺杂区后的基体的剖面结构示意图；
图6示出了在图5所示的栅极的两侧衬底中形成源漏极后的基体的剖面结构示意图；以及
图6-1示出了去除图5所示的掩膜层，并对图6中第一侧壁层远离栅极的一侧的衬底进行离子注入形成轻掺杂区后的基体的剖面结构示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
在本申请中技术术语“光晕掺杂区”是指在对半导体器件中源/漏极区进行晕环(Halo)注入形成的局部掺杂区，以提高源/漏极区附近的局部掺杂浓度，进而阻止源/漏耗尽区向沟道区扩展，从而降低延伸区的结深以及缩短沟道长度，抑制SCE效应。
正如背景技术中所介绍的，采用晕环(Halo)注入的方法形成的光晕掺杂区会降低载流子的迁移率，进而降低半导体器件的性能。本申请的发明人针对上述问题进行研究，从而提供了一种半导体器件的制作方法。如图1所示，该制作方法包括：提供衬底，衬底上形成有栅极结构；在衬底中位于栅极结构两侧的位置形成凹槽；在凹槽中外延生长同时掺杂形成光晕掺杂区。
上述制作方法通过在衬底中位于栅极的两侧的位置分别形成凹槽，并在凹槽中外延形成光晕掺杂区，从而减少了光晕掺杂区中的掺杂离子向导电沟道中的扩散，并减少了由于掺杂离子与载流子发生复合引起的载流子迁移率的下降，进而提高了半导体器件的性能。同时，该光晕掺杂区能够避免晕环注入的方式在衬底中产生的空位或间隙原子等缺陷，从而减少了由缺陷引起的瞬时增强扩散效应(TED)，进而提高了半导体器件的性能。
下面将更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
图2至图6示出了本申请提供的半导体器件的制作方法中，经过各个步骤后得到的基体的剖面结构示意图。下面将结合图3至图6，进一步说明本申请所提供的半导体器件的制作方法。
首先，提供如图2所示的衬底10。上述衬底10可以为单晶硅(Si)或晶锗(Ge)，也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)。作为示例，本实施方式中以单晶硅作为衬底10。
在上述衬底10上形成栅极结构，进而形成如图3所示的基体结构。栅极结构包括栅极20和位于栅极30和衬底10之间的介质层20。栅极可以为本领域常见的栅极材料，例如多晶硅、Cu或Al等。介质层20可以为本领域常见的介质材料，例如SiO2或SiN。形成上述栅极30和介质层20的方法可以为本领域常见的制作方法。在一种可选的实施方式中，形成上述栅极30和介质层20的步骤包括：先在衬底10上形成介质预备层和栅极预备层，然后刻蚀所述栅极预备层和介质层20，形成栅极30和介质层20。
在衬底10上形成上述栅极结构的步骤之后，在衬底10中位于栅极结构的两侧分别形成凹槽60，其基体结构如图4所示。在一种优选实施方式中，形成上述凹槽60的步骤包括：在栅极结构对应于欲形成光晕掺杂区70的两侧的侧壁上形成第一侧壁层41，并在栅极结构的上表面上形成掩膜层50，进而形成如图4-1所示的基体结构；以及沿第一侧壁层41远离栅极30一侧的刻蚀衬底10，形成凹槽60，进而形成如图4所示的基体结构。
上述第一侧壁层41为偏移间隙壁，用于定义凹槽60的位置。上述第一侧壁层41可以为本领域常见的介质材料，例如SiO2或SiN。形成上述第一侧壁层41的工艺可以为化学气相沉积或溅射等，上述工艺为本领域现有技术，在此不再赘述。需要注意的是，在形成上述第一侧壁层41的过程中，同时在栅极30的上表面上形成掩膜层50，且该掩膜层50的材料与第一侧壁层41的材料相同。
上述凹槽60的形状可以为本领域常见的凹槽形状，例如U型，钻石型(或称为Σ型)。上述凹槽60的形状与刻蚀所采用的工艺相关。上述刻蚀可以为干法刻蚀或湿法刻蚀，或者采用干法刻蚀和湿法刻蚀相结合。在一种可选的实施方式中，采用干法刻蚀工艺刻蚀上述衬底10，形成U型凹槽60，其中干法刻蚀的工艺条件为：刻蚀气体为CF4和CHF3，溅射功率为400～1000瓦，刻蚀温度为25～60℃，刻蚀时间为30～360秒。同时，还可以对上述U型的凹槽60进行湿法刻蚀，形成钻石型的凹槽60，此时上述凹槽60可以延伸至栅极30的下方。其中，湿法蚀刻可以为本领域所公知具有晶向选择性的蚀刻。在一种优选实施方式中，以四甲基氢氧化铵溶液作为刻蚀液，其中四甲基氢氧化铵的体积含量为1％～5％，优选为2.38％，湿法刻蚀的温度为30～70℃，时间为30～120s。上述湿法刻蚀的刻蚀液还可以为其他试剂，比如氨水，本领域的技术人员可以根据实际工艺需求选择刻蚀液的种类及刻蚀的工艺条件。
完成在衬底10中栅极结构的两侧分别形成凹槽60的步骤之后，在凹槽60中外延生长同时掺杂形成光晕掺杂区70，进而形成如图5所示的基体结构。优选地，形成光晕掺杂区的步骤包括：在凹槽中外延生长基体材料，并在外延生长的过程中同时对基体材料进行掺杂以形成光晕掺杂区，即在外延生长上述的基材材料的过程中，同时通入掺杂元素的前驱体以对基材材料进行原位掺杂。其中，基体材料为与衬底相同的材料，或与衬底的晶向相同的异质材料。
上述光晕掺杂区70中的掺杂离子与衬底10的掺杂离子具有相同的类型。当上述衬底10为P型时，光晕掺杂区70中的掺杂离子为P型离子；当上述衬底10为N型时，光晕掺杂区70中的掺杂离子为N型离子。上述P型离子和N型离子的种类与衬底10的材料相关。当衬底10为单晶Si，P型离子为三族元素，N型离子为五族元素。在一种可选的实施方式中，P型离子为硼离子，N型离子为磷离子。上述掺杂离子的浓度可以根据实际工艺需求进行设定，在一种优选的实施方式中，掺杂离子的掺杂浓度为1E+13～1E+19atoms/cm3。
上述外延生长工艺可以为化学气相沉积或原子层沉积等。当光晕掺杂区70为P型单晶Si时，一种可选的实施方式中，形成上述光晕掺杂区70的工艺为：以SiH4或SiH2Cl2为前驱体，并通入BF2作为掺杂离子前驱体，BF2的流量为20～200sccm，沉积的温度为800～1100℃，沉积速率为0.0001～0.2μm/min。
上述半导体器件的制作方法还包括：在形成上述光晕掺杂区70之后，在栅极30的两侧衬底10中形成源漏极90，优选部分源漏极90形成在光晕掺杂区70中，其基体结构如图6所示。在一种可选实施方式中，形成源漏极90的步骤包括：在第一侧壁上形成第二侧壁层；以及对第二侧壁层远离栅极30的一侧的衬底10进行离子注入，形成源漏极90。
上述第二侧壁层为源漏间隙壁，用于定义源漏极90的位置。上述第二侧壁层可以为本领域常见的介质材料，例如SiO2或SiN。形成上述第二侧壁层42的工艺可以为化学气相沉积或溅射等，上述工艺为本领域现有技术，在此不再赘述。上述离子注入的工艺条件可以根据实际工艺需求进行设定。
在形成上述源漏极90的步骤之前，还可以去除所述掩膜层50，并对第一侧壁层41远离栅极30的一侧的衬底10进行离子注入，以形成轻掺杂区80，其基体结构如图6-1所示。上述离子注入的工艺条件可以根据实际工艺需求进行设定。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：通过在衬底中位于栅极的两侧分别设置凹槽，并在凹槽中外延设置光晕掺杂区，从而减少了光晕掺杂区中的掺杂离子向导电沟道中的扩散，并减少了由于掺杂离子与载流子发生复合引起的载流子迁移率的下降，进而提高了半导体器件的性能。同时，该光晕掺杂区能够避免晕环注入的方式在衬底中产生的空位或间隙原子等缺陷，从而减少了由缺陷引起的瞬时增强扩散效应(TED)，进而提高了半导体器件的性能。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种半导体器件的制作方法，其特征在于，所述制作方法包括：
提供衬底，所述衬底上形成有栅极结构；
在所述衬底中位于所述栅极结构两侧的位置形成凹槽；
在所述凹槽中外延生长同时掺杂形成光晕掺杂区。
2.根据权利要求1所述的制作方法，其特征在于，形成所述光晕掺杂区的步骤包括：在所述凹槽中外延生长基体材料，并在外延生长的过程中同时对所述基体材料进行掺杂以形成所述光晕掺杂区。
3.根据权利要求2所述的制作方法，其特征在于，所述基体材料为与所述衬底相同的材料，或与所述衬底的晶向相同的异质材料。
4.根据权利要求3所述的制作方法，所述衬底为单晶硅，所述基体材料为单晶硅、锗化硅或碳化硅。
5.根据权利要求2所述的制作方法，其特征在于，
所述衬底为P型单晶硅，对所述基体材料进行掺杂的掺杂离子为硼离子；
所述衬底为N型单晶硅，对所述基体材料进行掺杂的掺杂离子为砷离子。
6.根据权利要求5所述的制作方法，其特征在于，所述掺杂离子的掺杂浓度为1E+13～1E+19atoms/cm3。
7.根据权利要求2所述的制作方法，其特征在于，在形成所述光晕掺杂区的步骤中，形成厚度为所述栅极的宽度的1/4～3/4的所述光晕掺杂区。
8.根据权利要求1所述的制作方法，其特征在于，所述制作方法进一步包括：在所述栅极结构的两侧的衬底中形成源漏极，部分所述源漏极形成在所述光晕掺杂区中。
9.根据权利要求1所述的制作方法，其特征在于，在形成所述源漏极的步骤之前，去除所述掩膜层，并对所述第一侧壁层远离所述栅极的一侧的衬底进行离子注入，以形成轻掺杂区。
10.一种半导体器件，其特征在于，所述半导体器件由权利要求1至9中任一项所述的制作方法制作而成。
CN201410299942.4A 2014-06-26 2014-06-26 半导体器件的制作方法及半导体器件 Pending CN105261557A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410299942.4A CN105261557A (zh) 2014-06-26 2014-06-26 半导体器件的制作方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410299942.4A CN105261557A (zh) 2014-06-26 2014-06-26 半导体器件的制作方法及半导体器件

Publications (1)

Publication Number Publication Date
CN105261557A true CN105261557A (zh) 2016-01-20

Family

ID=55101188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410299942.4A Pending CN105261557A (zh) 2014-06-26 2014-06-26 半导体器件的制作方法及半导体器件

Country Status (1)

Country Link
CN (1) CN105261557A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471234A (zh) * 2021-06-30 2021-10-01 武汉新芯集成电路制造有限公司 半导体器件及其制备方法
CN113871451A (zh) * 2021-09-24 2021-12-31 华虹半导体(无锡)有限公司 Dmos器件及其形成方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050085055A1 (en) * 2003-10-17 2005-04-21 Chartered Semiconductor Manufacturing Ltd. End of range (EOR) secondary defect engineering using substitutional carbon doping
CN1773722A (zh) * 2004-10-12 2006-05-17 国际商业机器公司 场效应晶体管及其制作方法
US20080023752A1 (en) * 2006-07-28 2008-01-31 International Business Machines Corporation BORON DOPED SiGe HALO FOR NFET TO CONTROL SHORT CHANNEL EFFECT
US20080230805A1 (en) * 2007-03-20 2008-09-25 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing semiconductor device
US7829939B1 (en) * 2009-04-20 2010-11-09 International Business Machines Corporation MOSFET including epitaxial halo region
CN103187276A (zh) * 2011-12-27 2013-07-03 中芯国际集成电路制造(上海)有限公司 n型MOS场效应管及形成方法，半导体器件及形成方法
CN103426768A (zh) * 2012-05-25 2013-12-04 中国科学院微电子研究所 半导体器件制造方法
CN103545213A (zh) * 2012-07-16 2014-01-29 中国科学院微电子研究所 半导体器件及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050085055A1 (en) * 2003-10-17 2005-04-21 Chartered Semiconductor Manufacturing Ltd. End of range (EOR) secondary defect engineering using substitutional carbon doping
CN1773722A (zh) * 2004-10-12 2006-05-17 国际商业机器公司 场效应晶体管及其制作方法
US20080023752A1 (en) * 2006-07-28 2008-01-31 International Business Machines Corporation BORON DOPED SiGe HALO FOR NFET TO CONTROL SHORT CHANNEL EFFECT
US20080230805A1 (en) * 2007-03-20 2008-09-25 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing semiconductor device
US7829939B1 (en) * 2009-04-20 2010-11-09 International Business Machines Corporation MOSFET including epitaxial halo region
CN103187276A (zh) * 2011-12-27 2013-07-03 中芯国际集成电路制造(上海)有限公司 n型MOS场效应管及形成方法，半导体器件及形成方法
CN103426768A (zh) * 2012-05-25 2013-12-04 中国科学院微电子研究所 半导体器件制造方法
CN103545213A (zh) * 2012-07-16 2014-01-29 中国科学院微电子研究所 半导体器件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471234A (zh) * 2021-06-30 2021-10-01 武汉新芯集成电路制造有限公司 半导体器件及其制备方法
CN113471234B (zh) * 2021-06-30 2023-08-18 武汉新芯集成电路制造有限公司 半导体器件及其制备方法
CN113871451A (zh) * 2021-09-24 2021-12-31 华虹半导体(无锡)有限公司 Dmos器件及其形成方法

Similar Documents

Publication Publication Date Title
CN106920776B (zh) 鳍式晶体管的形成方法
US8853008B1 (en) Counter-doped low-power FinFET
CN103579324B (zh) 一种三面源隧穿场效应晶体管及其制备方法
CN104752211B (zh) 鳍式场效应晶体管及其形成方法
CN102983171B (zh) 垂直无结环栅mosfet器件的结构及其制造方法
CN103311305B (zh) 硅基横向纳米线多面栅晶体管及其制备方法
CN105849905A (zh) 高迁移率晶体管
CN103426768B (zh) 半导体器件制造方法
CN103426769A (zh) 半导体器件制造方法
CN104425591B (zh) 晶体管及其形成方法
CN104037083A (zh) 一种半导体器件的制造方法
CN103035610B (zh) Rfldmos中连接阱和基板的电连接结构及制造方法
CN108538911A (zh) 优化的l型隧穿场效应晶体管及其制备方法
CN104916539A (zh) 一种制作半导体器件的方法
CN103137445B (zh) 形成Finfet掺杂鳍状物的方法
CN104701177A (zh) 晶体管的形成方法
CN105261557A (zh) 半导体器件的制作方法及半导体器件
CN104637879A (zh) 一种半导体器件的制备方法
KR101682420B1 (ko) 선택적 게르마늄 응축과 측벽공정을 이용한 자기정렬된 이종접합 터널링 전계효과 트랜지스터의 제조방법
CN106298898B (zh) 垂直导电功率器件及其制作方法
CN104576723B (zh) 一种具有高开态电流的n型隧穿场效应晶体管
CN103123899B (zh) FinFET器件制造方法
CN105575810B (zh) 晶体管的形成方法
CN103779416B (zh) 一种低vf的功率mosfet器件及其制造方法
CN104465377B (zh) Pmos晶体管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160120

RJ01 Rejection of invention patent application after publication