CN105190862B - 用于对半导体晶圆进行等离子切片的方法和设备 - Google Patents

用于对半导体晶圆进行等离子切片的方法和设备 Download PDF

Info

Publication number
CN105190862B
CN105190862B CN201480012801.8A CN201480012801A CN105190862B CN 105190862 B CN105190862 B CN 105190862B CN 201480012801 A CN201480012801 A CN 201480012801A CN 105190862 B CN105190862 B CN 105190862B
Authority
CN
China
Prior art keywords
substrate
workpiece
plasma
process chamber
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480012801.8A
Other languages
English (en)
Other versions
CN105190862A (zh
Inventor
林内尔·马丁内斯
大卫·佩斯-沃拉德
克里斯·约翰逊
大卫·约翰逊
鲁塞尔·韦斯特曼
戈登·M·格里夫纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plasma Therm LLC
Original Assignee
Plasma Therm LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/787,032 external-priority patent/US9070760B2/en
Application filed by Plasma Therm LLC filed Critical Plasma Therm LLC
Publication of CN105190862A publication Critical patent/CN105190862A/zh
Application granted granted Critical
Publication of CN105190862B publication Critical patent/CN105190862B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供了一种用于对衬底进行等离子切片的方法。该方法包括：提供具有壁的处理室；邻近处理室的所述壁提供等离子体源；在处理室内提供工件支撑件；将衬底放置到框架上的支撑膜上以形成工件；将工件装载到工件支撑件上；提供夹持电极以用于将工件静电夹持到工件支撑件；提供在等离子体源和工件之间的机械隔板；通过等离子体源来产生等离子体；以及，通过所产生的等离子体来蚀刻工件。

Description

用于对半导体晶圆进行等离子切片的方法和设备
相关申请的交叉引用
本申请与2011年3月14日提交的、发明名称为“用于对半导体晶圆进行等离子切片的设备(Apparatus for Plasma Dicing a Semi-conductor Wafer)”的共同拥有的美国临时专利申请No.61/452,450有关并要求其优先权，该临时专利申请通过引用的方式并入本文。本申请是2012年3月5日提交的、发明名称为“用于对半导体晶圆进行等离子切片的方法和设备(Method and Apparatus for Plasma Dicing a Semi-conductor Wafer)”的共同待决专利申请No.13/412,119的部分继续申请，该共同待决专利申请的内容被并入本文。本申请也是2013年2月14日提交的、发明名称为“用于对半导体晶圆进行等离子切片的方法和设备(Method and Apparatus for Plasma Dicing a Semi-conductor Wafer)”的共同待决专利申请No.13/767,459的部分继续申请，该共同待决专利申请的内容也被并入本文。
技术领域
本发明涉及用于从半导体晶圆形成单独器件芯片的设备的使用方法，尤其涉及使用等离子体蚀刻将晶圆分离为单独裸片的设备。
背景技术
半导体器件被制造在薄晶圆形式的衬底上。硅通常用作衬底材料，但也使用其它材料，例如III-V族化合物(例如GaAs和InP)。在一些情形中(例如，LED的制造)，该衬底是蓝宝石或碳化硅晶圆，其上沉积有一层薄的半导体材料。这种衬底的直径在2英寸和3英寸到200mm、300mm和450mm的范围内变化，且存在许多标准(例如SEMI)来描述这种衬底的尺寸。
等离子体蚀刻设备广泛用于处理这些衬底以产生半导体器件。这种设备通常包括真空室，该真空室配备有诸如电感耦合等离子体(ICP)的高密度等离子体源，其用于确保高的蚀刻速率，这是成本有效的制造所需的。为了移除在处理期间产生的热量，衬底通常被夹持到温度控制的支撑件。加压流体(通常是诸如氦气的气体)被维持在衬底与支撑件之间，以提供用于热传递的导热路径。可使用将向下的力施加到衬底顶侧的机械夹持机构，但由于夹具和衬底之间的接触，这可能会导致污染。当使用机械夹具时，由于接触通常发生在工件的边缘处且加压流体向工件的背面施加力，也可能发生工件的拱形弯曲。更常见的是，使用静电吸盘(ESC)来提供夹持力。
已开发了适用于待蚀刻材料的许多气体化学制剂。这些气体化学制剂经常采用卤素(氟、氯、溴或碘)或添加了额外气体的含卤素气体，以提高蚀刻的质量(例如，蚀刻各向异性、掩膜选择性和蚀刻均匀性)。诸如SF6、F2或NF3的含氟气体用于在高的速率下蚀刻硅。特别地，使高速率硅蚀刻步骤和钝化步骤交替进行以控制蚀刻侧壁的工艺(Bosch或TDM)通常用于将深的特征蚀刻到硅中。含有氯和溴的气体通常用于蚀刻III-V族材料。
等离子体蚀刻不限于半导体衬底和器件。该技术可应用到其中用于蚀刻衬底的适当气体化学制剂可用的任何衬底类型。其它衬底类型可包括含碳衬底(包括聚合物衬底)、陶瓷衬底(例如，AlTiC和蓝宝石)、金属衬底、玻璃衬底和裸片贴附膜。
为了确保结果一致、破损率低且易于操作，通常在制造过程中使用机器人晶圆处理。处理装置被设计成以最小的接触支撑晶圆，以使可能的污染最小并减少颗粒的产生。通常仅采用边缘接触，或者采用仅在接近晶圆边缘的几个位置处(通常在晶圆边缘的3-6mm内)的底侧接触。处理方案被设计成处理如上所述的标准晶圆尺寸，该处理方案包括晶圆盒、机器人臂、和处于处理室内的固定装置(包括晶圆支撑件和ESC)。
在衬底上制造之后，各个器件(裸片或芯片)在封装或用于其它电子电路中之前被彼此分离。多年来，一直使用机械手段来使裸片彼此分离。这样的机械手段包括沿着与衬底晶体轴线对准的划割线(scribe line)来切断晶圆，或者使用高速金刚石锯在裸片之间的区域(格线)内锯入衬底中或锯穿衬底。最近，已使用激光来促进该划割工艺。
这种机械式晶圆切片技术的局限性会影响此方法的成本效益。沿着裸片边缘的碎屑和破裂会减少所制造的良好裸片的数目，且随着晶圆厚度的减小而变得更成问题。由锯条消耗掉的区域(切口)可能大于100微米，而这是不可用于裸片制造的有价值的区域。对于包含小裸片(例如，具有500微米×500微米的裸片尺寸的单独半导体器件)的晶圆来说，这可能代表着大于20％的损失。另外，对于具有许多小裸片且因此具有许多格线(street)的晶圆来说，由于每个格线被单独地切割，切片时间增加了，生产率也降低了。机械手段也局限于沿着直线的分离以及正方形或长方形芯片的制造。这可能不代表底层的器件布局结构(例如，高功率二极管是圆的)，因此，直线的裸片形式导致可用的衬底区域的显著损失。激光切片的局限性还在于：会在裸片表面上留下残余材料或将应力引入到裸片中。
重要的是，注意到锯切技术和激光切片技术本质上是串行的操作。因此，随着器件尺寸减小，对晶圆进行切片的时间与晶圆上的总切片格线长度成比例地增加。
近来，已提出了等离子体蚀刻技术，作为分离裸片并克服这些局限性中的一些局限性的手段。在器件制造之后，用适当的掩膜材料对衬底进行遮盖，从而在裸片之间留下开放的区域。然后，使用反应气体等离子体来处理被掩膜的衬底，该反应气体等离子体蚀刻在裸片之间暴露的衬底材料。对衬底的等离子体蚀刻可部分地或完全穿过衬底来进行。在部分等离子体蚀刻的情况下，通过随后的切割步骤来分离裸片，从而留下彼此分开的单独裸片。该技术相比于机械式切片具有多种益处：
1)减少了破裂和碎屑；
2)切口尺寸能够减小到远低于20微米；
3)处理时间不随着裸片的数目增加而显著增加；
4)对于更薄的晶圆来说减少了处理时间；和
5)裸片的布局结构不限于直线形式。
在器件制造之后但在裸片分离之前，可通过机械研磨或类似工艺使衬底减薄到几百微米、甚至小于一百微米的厚度。
在切片工艺之前，衬底通常被安装在切片固定装置上。该固定装置通常包括支撑粘性膜的刚性框架。待切片的衬底被粘附到该膜。该固定装置固持所述彼此分开的裸片以用于后续的下游操作。用于晶圆切片的大部分工具(基于锯或激光的工具)被设计成以这种构造处理衬底，并且已建立了许多种标准的固定装置；然而，这样的固定装置与它们所支撑的衬底截然不同。尽管这种固定装置被优化以用在当前的晶圆切片设备中，但它们不能在已设计成处理标准衬底的设备中被处理。因此，当前的自动化等离子体蚀刻设备不合处理为了切片而被固定的衬底，且难以实现等离子体蚀刻技术在裸片分离方面应有的益处。
一些团体已考虑使用等离子体从晶圆衬底形成单独的裸片(singulated)。美国专利6,642,127描述了一种等离子体切片技术，其中，在设计成处理硅晶圆的设备中进行等离子体处理之前，衬底晶圆首先经由粘附材料附接到载体晶圆。该技术提出了将待切片的衬底的形状尺寸参数(form factor)调适为与标准的晶圆处理设备相匹配。尽管该技术允许标准的等离子体设备对晶圆进行切片，但所提出的这种技术将不与该切片操作下游的标准设备相匹配。将需要额外的步骤，以适应下游设备或针对标准的下游设备而恢复衬底的形状尺寸参数。
美国专利申请2010/0048001考虑使用被粘附到薄膜并支撑在框架内的晶圆。然而，在2010/0048001申请中，掩膜处理是通过在等离子体处理之前将掩膜材料粘附到晶圆的背侧并使用激光形成蚀刻格线来实现的。与从正面对衬底进行单体化(singulate)的标准切片技术相比，该技术引入了额外的复杂且昂贵的步骤，这可能抵消等离子切片的某些优点。它还需要另外将背面的掩膜与正面的器件图案对准。
因此，需要一种等离子体蚀刻设备，它能够用于将半导体衬底切片为单独的裸片，它与所建立的对安装在带上并支撑在框架中的衬底进行处理的晶圆切片技术相匹配，并且也与标准的正面掩膜技术相匹配。
现有技术完全没有提供本发明所带来的益处。
因此，本发明的一个目的是提供一种改进，该改进克服了现有技术器件的不足，且对使用等离子体蚀刻设备进行半导体衬底切片的进步有重大贡献。
本发明的另一个目的是提供一种用于对衬底进行等离子切片的方法，该方法包括：提供具有壁的处理室；邻近处理室的所述壁提供等离子体源；在处理室内提供工件支撑件；在所述工件支撑件内提供静电吸盘，所述静电吸盘具有密封带和至少一个夹持电极；将工件放置到所述工件支撑件上，所述工件具有支撑膜、框架和衬底，其中，该衬底不与所述密封带重叠；使用所述静电夹具将所述工件静电夹持到所述工件支撑件；使用等离子体源来产生等离子体；以及，使用所产生的等离子体来蚀刻所述工件。
本发明的又一个目的是提供一种用于对衬底进行等离子切片的方法，该方法包括：提供具有壁的处理室；邻近处理室的所述壁提供等离子体源；在处理室内提供工件支撑件；在所述工件支撑件内提供静电吸盘，所述静电吸盘具有至少一个夹持电极；将工件放置到所述工件支撑件上，所述工件具有支撑膜、框架和衬底，其中，所述夹持电极与衬底的一部分重叠；使用所述静电夹具将所述工件静电夹持到所述工件支撑件；使用等离子体源来产生等离子体；以及，使用所产生的等离子体来蚀刻所述工件。
本发明的又一个目的是提供一种用于对衬底进行等离子切片的方法，该方法包括：提供具有壁的处理室；邻近处理室的所述壁提供等离子体源；在处理室内提供工件支撑件；在所述工件支撑件内提供静电吸盘，所述静电吸盘具有密封带、流体入口和至少一个夹持电极，所述流体入口位于所述密封带的内径内；将工件放置到所述工件支撑件上，所述工件具有支撑膜、框架和衬底；使用所述静电夹具将所述工件静电夹持到所述工件支撑件；使用等离子体源来产生等离子体；以及，使用所产生的等离子体来蚀刻所述工件。
本发明的另一个目的是提供一种用于对衬底进行等离子切片的方法，该方法包括：提供具有壁的处理室；邻近处理室的所述壁提供等离子体源；在处理室内提供工件支撑件；在所述工件支撑件内提供静电吸盘；在处理室内提供提升机构；使用所述提升机构将工件装载到所述工件支撑件上，所述工件具有支撑膜、框架和衬底，所述提升机构在所述工件的衬底的外径之外接合所述工件；使用所述静电夹具将所述工件静电夹持到所述工件支撑件；使用等离子体源来产生等离子体；以及，使用所产生的等离子体来蚀刻所述工件。
本发明的又一个目的是提供一种用于对衬底进行等离子切片的方法，该方法包括：提供具有壁的处理室；邻近处理室的所述壁提供等离子体源；在处理室内提供工件支撑件；在所述工件支撑件内提供静电吸盘；将工件放置到所述工件支撑件上，所述工件具有支撑膜、框架和衬底；将RF偏压施加到所述工件支撑件的第一区域，所述工件支撑件的所述第一区域的尺寸大于衬底的第二区域；使用所述静电夹具将所述工件静电夹持到所述工件支撑件；使用等离子体源来产生等离子体；以及，使用所产生的等离子体来蚀刻所述工件。
本发明的又一个目的是提供一种用于对衬底进行等离子切片的方法，该方法包括：提供具有壁的处理室；邻近处理室的所述壁提供等离子体源；在处理室内提供工件支撑件；将工件放置到所述工件支撑件上，所述工件具有支撑膜、框架和衬底；在处理室内提供机械隔板，所述机械隔板位于等离子体源和所述工件之间；使用等离子体源来产生等离子体；以及，使用所产生的等离子体来蚀刻工件。
本发明的另一个目的是提供一种用于对衬底进行等离子切片的方法，该方法包括：提供具有壁的处理室；邻近处理室的所述壁提供等离子体源；在处理室内提供衬底支撑件；将衬底放置在所述衬底支撑件上；在处理室内提供机械隔板，所述机械隔板位于等离子体源和衬底之间；将RF偏置功率施加到所述衬底支撑件，所述RF偏置功率具有比离子等离子体频率大的RF偏置频率；使用等离子体源来产生等离子体；使用所产生的等离子体来蚀刻衬底；以及，使用所述蚀刻步骤将绝缘层暴露。
本发明的又一个目的是提供一种用于对衬底进行等离子切片的方法，该方法包括：提供具有壁的处理室；邻近处理室的所述壁提供等离子体源；在处理室内提供工件支撑件；将工件放置到所述工件支撑件上，所述工件具有支撑膜、框架和衬底；在处理室内提供多个机械隔板，所述多个机械隔板位于等离子体源和所述工件之间；使用等离子体源来产生等离子体；以及，使用所产生的等离子体来蚀刻工件。
本发明的又一个目的是提供一种用于对衬底进行等离子切片的方法，该方法包括：提供具有壁的处理室；邻近处理室的所述壁提供等离子体源；在处理室内提供工件支撑件；将工件放置到所述工件支撑件上，所述工件具有支撑膜、框架和衬底；在处理室内提供机械隔板，所述机械隔板位于等离子体源和所述工件之间；使用等离子体源来产生等离子体；使用所产生的等离子体来蚀刻工件；测量属性均匀性；以及，基于所述测量步骤来调节所述机械隔板的所述定位。
上文已经概述了本发明的一些相关目的。这些目的应被解释为仅用于举例说明本发明的一些更突出的特征和应用。通过以不同的方式应用所公开的本发明或在本公开的范围内修改本发明，能够获得许多其它的有益结果。因此，除了通过权利要求结合附图限定的本发明的范围之外，通过参照本发明内容和优选实施例的详细描述，可获得对本发明的其它目的及其更完整的理解。
本发明内容
本发明描述了一种允许对半导体衬底进行等离子切片的等离子体处理设备。在器件制造和晶圆减薄之后，衬底的正面(电路侧)使用常规的掩膜技术被掩膜，这保护了电路元件并在裸片之间留下了未保护区域。衬底安装在被支撑于刚性框架内的薄带上。该衬底/带/框架组件被传送到真空处理室中并暴露于反应气体等离子体，裸片之间的未保护区域被蚀刻掉。在此过程期间，框架和所述带被保护免受由反应气体等离子体造成的损伤。该处理留下了完全分离的裸片。在蚀刻之后，衬底/带/框架组件被另外暴露于等离子体，这从衬底的表面上移除了潜在地造成损伤的残余物。在衬底/带/框架组件传送到处理室外部之后，使用众所周知的技术将裸片从所述带上移除，然后根据需要被进一步处理(例如，封装)。
本发明的另一个特征是提供一种用于对衬底进行等离子切片的方法。该衬底能够具有诸如硅的半导体层和/或衬底能够具有诸如GaAs的III-V族层。该衬底能够具有被图案化在衬底的电路侧的保护层，如光致抗蚀剂层。提供了具有壁的处理室，其中，等离子体源邻近处理室的所述壁。等离子体源能够是高密度等离子体源。可以提供与处理室流体连通的真空泵和与处理室流体连通的气体入口。提供了在处理室内的工件支撑件。静电吸盘被并入到工件支撑件中。静电吸盘具有密封带和至少一个夹持电极。通过将衬底放置到载体支撑件上来形成工件。能够通过将衬底粘附到支撑膜并然后将带有支撑膜的衬底安装到框架来形成该工件。该支撑膜能够具有聚合物层和/或导电层。该支撑膜能够是标准的切片带。该框架能够具有导电层和/或金属层。RF功率源能够联接到工件支撑件，以在工件周围产生等离子体。该工件然后被装载到工件支撑件上以进行等离子体处理，其中，衬底不与密封带重叠。夹持电极能够与衬底的一部分重叠或与衬底完全重叠。夹持电极能够与密封带的一部分重叠或与密封带完全重叠。密封带的内径能够大于衬底的外径。静电吸盘将工件夹持到工件支撑件。能够通过将诸如氦气的加压流体从工件支撑件供应到工件来提供工件和工件支撑件之间的热连通。能够通过真空泵减小处理室内的压力并能够通过气体入口将工艺气体引入到处理室中。通过等离子体源来产生等离子体，从而通过所产生的等离子体来蚀刻工件。能够提供真空兼容的传送模块，其与处理室连通。工件能够被装载到该真空兼容的传送模块中的传送臂上，从而在工件从该真空兼容的传送模块传送到处理室期间将处理室维持在真空下。
本发明的又一个特征是提供一种用于对衬底进行等离子切片的方法。衬底能够具有诸如硅的半导体层和/或衬底能够具有诸如GaAs的III-V族层。衬底能够具有被图案化在衬底的电路侧的保护层，如光致抗蚀剂层。提供了具有壁的处理室，其中，等离子体源邻近处理室的所述壁。等离子体源能够是高密度等离子体源。可以提供与处理室流体连通的真空泵和与处理室流体连通的气体入口。提供了在处理室内的工件支撑件。静电吸盘被并入到工件支撑件中。静电吸盘具有至少一个夹持电极。通过将衬底放置到载体支撑件上来形成工件。能够通过将衬底粘附到支撑膜并然后将带有支撑膜的衬底安装到框架来形成工件。该支撑膜能够具有聚合物层和/或导电层。该支撑膜可以是标准的切片带。框架能够具有导电层和/或金属层。RF功率源能够联接到工件支撑件，以在工件周围产生等离子体。工件然后被装载到工件支撑件上以进行等离子体处理，其中，夹持电极与衬底的一部分重叠。该夹持电极能够与衬底完全重叠。夹持电极的第一直径能够大于衬底的第二直径。夹持电极能够延伸超过衬底的周界约2mm。该夹持电极能够是RF偏置的。静电吸盘将工件夹持到工件支撑件。能够通过将诸如氦气的加压流体从工件支撑件供应到工件来提供工件和工件支撑件之间的热连通。能够通过真空泵减小处理室内的压力并能够通过气体入口将工艺气体引入到处理室中。通过等离子体源来产生等离子体，从而通过所产生的等离子体来蚀刻工件。能够提供真空兼容的传送模块，其与处理室连通。工件能够被装载到该真空兼容的传送模块中的传送臂上，从而在工件从该真空兼容的传送模块传送到处理室期间将处理室维持在真空下。
本发明的又一个特征是提供一种用于对衬底进行等离子切片的方法。衬底能够具有诸如硅的半导体层和/或衬底能够具有诸如GaAs的III-V族层。衬底能够具有被图案化在衬底的电路侧的保护层，如光致抗蚀剂层。提供了具有壁的处理室，其中，等离子体源邻近处理室的所述壁。等离子体源能够是高密度等离子体源。可以提供与处理室流体连通的真空泵和与处理室流体连通的气体入口。提供了在处理室内的工件支撑件。静电吸盘被并入到工件支撑件中。静电吸盘具有密封带、流体入口和至少一个夹持电极。流体入口位于密封带的内径内。通过将衬底放置到载体支撑件上来形成工件。能够通过将衬底粘附到支撑膜并然后将带有支撑膜的衬底安装到框架来形成工件。该支撑膜能够具有聚合物层和/或导电层。该支撑膜能够是标准的切片带。框架能够具有导电层和/或金属层。RF功率源能够联接到工件支撑件以在工件周围产生等离子体。工件然后被装载到工件支撑件上以进行等离子体处理，其中，衬底不与密封带重叠。夹持电极能够与衬底的一部分重叠或与衬底完全重叠。该夹持电极能够是RF偏置的。密封带能够完全环绕该衬底。流体入口能够位于衬底的周界外侧。静电吸盘将工件夹持到工件支撑件。能够通过将诸如氦气的加压流体从工件支撑件供应到工件来提供工件和工件支撑件之间的热连通。能够通过真空泵减小处理室内的压力并能够通过气体入口将工艺气体引入到处理室中。通过等离子体源来产生等离子体，从而通过所产生的等离子体来蚀刻工件。能够提供真空兼容的传送模块，其与处理室连通。工件能够被装载到该真空兼容的传送模块中的传送臂上，从而在工件从该真空兼容的传送模块传送到处理室期间将处理室维持在真空下。
本发明的另一个特征是提供一种用于对衬底进行等离子切片的方法。衬底能够具有诸如硅的半导体层和/或衬底能够具有诸如GaAs的III-V族层。衬底能够具有被图案化在衬底的电路侧的保护层，如光致抗蚀剂层。提供了具有壁的处理室，其中，等离子体源邻近处理室的所述壁。等离子体源能够是高密度等离子体源。可以提供与处理室流体连通的真空泵和与处理室流体连通的气体入口。提供了在处理室内的工件支撑件。静电吸盘被并入到工件支撑件中。通过将衬底放置到载体支撑件上来形成工件。能够通过将衬底粘附到支撑膜并然后将带有支撑膜的衬底安装到框架来形成工件。支撑膜能够具有聚合物层和/或导电层。该支撑膜能够是标准的切片带。框架能够具有导电层和/或金属层。RF功率源能够联接到工件支撑件以在工件周围产生等离子体。在处理室内提供了提升机构。提升机构将工件装载到工件支撑件上以进行等离子体处理。提升机构在工件的衬底的外径之外接合所述工件。提升机构能够接合工件的框架。该提升机构能够在工件的衬底的外径之外至少五毫米处接合所述工件。提升机构能够在工件的衬底的外径之外穿过静电吸盘。替代地，提升机构能够不穿过静电吸盘。提升机构能够在工件支撑件的外部。静电吸盘将工件夹持到工件支撑件。能够通过将诸如氦气的加压流体从工件支撑件供应到工件来提供工件和工件支撑件之间的热连通。能够通过真空泵减小处理室内的压力并能够通过气体入口将工艺气体引入到处理室中。通过等离子体源来产生等离子体，从而通过所产生的等离子体来蚀刻工件。能够提供真空兼容的传送模块，其与处理室连通。工件能够被装载到该真空兼容的传送模块中的传送臂上，从而在工件从该真空兼容的传送模块传送到处理室期间将处理室维持在真空下。
本发明的又一个特征是提供一种用于对衬底进行等离子切片的方法。衬底能够具有诸如硅的半导体层和/或衬底能够具有诸如GaAs的III-V族层。衬底能够具有被图案化在衬底的电路侧的保护层，如光致抗蚀剂层。提供了具有壁的处理室，其中，等离子体源邻近处理室的所述壁。等离子体源能够是高密度等离子体源。可以提供与处理室流体连通的真空泵和与处理室流体连通的气体入口。提供了在处理室内的工件支撑件。静电吸盘被并入到工件支撑件中。静电吸盘能够还包括至少一个RF供电的夹持电极。该夹持电极能够与衬底完全重叠。通过将衬底放置在载体支撑件上来形成工件。能够通过将衬底粘附到支撑膜并然后将带有支撑膜的衬底安装到框架来形成工件。该支撑膜能够具有聚合物层和/或导电层。支撑膜能够是标准的切片带。框架能够具有导电层和/或金属层。工件被装载到工件支撑件上以用于等离子体处理。RF功率源能够联接到工件支撑件。RF偏压被施加到工件支撑件的第一区域。工件支撑件的第一区域的尺寸大于衬底的第二区域。工件支撑件的第一区域的尺寸能够比衬底的第二区域大百分之五。替代地，工件支撑件的第一区域的尺寸能够比衬底的第二区域大百分之四十。所述RF偏压能够在与衬底重叠的区域中是连续的。静电吸盘将工件夹持到工件支撑件。能够通过将诸如氦气的加压流体从工件支撑件供应到工件来提供工件和工件支撑件之间的热连通。能够通过真空泵减小处理室内的压力并能够通过气体入口将工艺气体引入到处理室中。通过等离子体源来产生等离子体，从而通过所产生的等离子体来蚀刻工件。能够提供真空兼容的传送模块，其与处理室连通。工件能够被装载到该真空兼容的传送模块中的传送臂上，从而在工件从该真空兼容的传送模块传送到处理室期间将处理室维持在真空下。
本发明的又一个特征是提供一种用于对衬底进行等离子切片的方法。衬底能够具有诸如硅的半导体层和/或衬底能够具有诸如GaAs的III-V族层。衬底能够具有被图案化在衬底的电路侧的保护层，如光致抗蚀剂层。提供了具有壁的处理室，其中，等离子体源邻近处理室的所述壁。等离子体源能够是高密度等离子体源。可以提供与处理室流体连通的真空泵和与处理室流体连通的气体入口。提供了在处理室内的工件支撑件。通过将衬底放置到载体支撑件上来形成工件。能够通过将衬底粘附到支撑膜并然后将带有支撑膜的衬底安装到框架来形成工件。支撑膜能够具有聚合物层和/或导电层。支撑膜能够是标准的切片带。框架能够具有导电层和/或金属层。RF功率源能够被联接到工件支撑件以在工件周围生成等离子体。工件被装载到工件支撑件上以用于等离子体处理。RF功率源能够联接到工件支撑件。在处理室内提供了机械隔板。该机械隔板位于等离子体源和工件之间。该机械隔板能够将所述源从处理室隔离。该机械隔板能够定位成与工件具有第一距离，其中，第一距离能够大于等离子体鞘层的第二距离。该机械隔板能够定位成在衬底上方至少一毫米。机械隔板能够是导电的。机械隔板能够减少到达工件的离子密度。机械隔板能够与衬底的一部分重叠或者该机械隔板能够与衬底完全重叠。该机械隔板能够还包括多个孔口，所述多个孔口能够在整个机械隔板内均匀或非均匀地分布。能够通过真空泵减小处理室内的压力并能够通过气体入口将工艺气体引入到处理室中。通过等离子体源来产生等离子体，从而通过所产生的等离子体来蚀刻工件。能够通过RF偏置功率来维持工件和机械隔板之间的等离子体。机械隔板能够减小到达工件表面的等离子体发射强度。机械隔板的温度能够维持在0℃到350℃的范围内。能够提供真空兼容的传送模块，其与处理室连通。工件能够被装载到该真空兼容的传送模块中的传送臂上，从而在工件从该真空兼容的传送模块传送到处理室期间将处理室维持在真空下。
本发明的另一个特征是提供一种用于对衬底进行等离子切片的方法。衬底能够具有诸如硅的半导体层和/或衬底能够具有诸如GaAs的III-V族层。衬底能够具有被图案化在衬底的电路侧的保护层，如光致抗蚀剂层。提供了具有壁的处理室，其中，等离子体源邻近处理室的所述壁。等离子体源能够是高密度等离子体源。可以提供与处理室流体连通的真空泵和与处理室流体连通的气体入口。提供了在处理室内的衬底支撑件。通过将衬底放置到载体支撑件上来形成工件。能够通过将衬底粘附到支撑膜并然后将带有支撑膜的衬底安装到框架来形成工件。支撑膜能够具有聚合物层和/或导电层。支撑膜能够是标准的切片带。框架能够具有导电层和/或金属层。衬底被装载到衬底支撑件上以用于等离子体处理。在处理室内提供了机械隔板。该机械隔板位于等离子体源和衬底之间。RF功率源联接到工件支撑件。具有比离子等离子体频率大的RF偏置频率的RF偏置功率被施加到衬底。RF偏置功率能够是脉冲的。离子等离子体频率能够约为4MHz。RF偏置功率能够具有从4MHz到160MHz的范围。能够通过真空泵减小处理室内的压力并能够通过气体入口将工艺气体引入到处理室中。通过等离子体源来产生等离子体，从而通过所产生的等离子体来蚀刻衬底。通过等离子体蚀刻步骤使衬底上的绝缘层暴露。该绝缘层能够是衬底载体。绝缘层能够是衬底内的层。绝缘层能够是带。能够提供真空兼容的传送模块，其与处理室连通。衬底能够被装载到该真空兼容的传送模块中的传送臂上，从而在衬底从该真空兼容的传送模块传送到处理室期间将处理室维持在真空下。
本发明的又一个特征是提供一种用于对衬底进行等离子切片的方法。衬底能够具有诸如硅的半导体层和/或衬底能够具有诸如GaAs的III-V族层。衬底能够具有被图案化在衬底的电路侧的保护层，如光致抗蚀剂层。提供了具有壁的处理室，其中，等离子体源邻近处理室的所述壁。等离子体源能够是高密度等离子体源。可以提供与处理室流体连通的真空泵和与处理室流体连通的气体入口。提供了在处理室内的工件支撑件。通过将衬底放置到载体支撑件上来形成工件。能够通过将衬底粘附到支撑膜并然后将带有支撑膜的衬底安装到框架来形成工件。支撑膜能够具有聚合物层和/或导电层。支撑膜能够是标准的切片带。框架能够具有导电层和/或金属层。工件被装载到工件支撑件上以用于等离子体处理。RF功率源能够联接到工件支撑件。在处理室内提供了多个机械隔板。所述多个机械隔板位于等离子体源和工件之间。所述多个隔板能够将所述源与室隔离。多个机械隔板中的至少一个机械隔板能够与多个机械隔板中的另一个机械隔板的至少一部分重叠。多个机械隔板能够与衬底的一部分重叠或多个机械隔板能够与衬底完全重叠。多个机械隔板能够还包括多个孔口，所述多个孔口能够在所述多个机械隔板内均匀或非均匀地分布。能够通过真空泵减小处理室内的压力并能够通过气体入口将工艺气体引入到处理室中。通过等离子体源来产生等离子体，从而通过所产生的等离子体来蚀刻工件。所述多个机械隔板能够定位成与工件具有第一距离，其中，第一距离能够大于等离子体鞘层的第二距离。所述多个机械隔板能够是导电的。所述多个机械隔板能够减少到达工件的离子通量。通过RF偏置功率能够维持工件和多个机械隔板之间的等离子体。多个机械隔板能够减少到达工件的等离子体发射强度。机械隔板的温度能够维持在0℃到350℃的范围内。能够提供真空兼容的传送模块，其与处理室连通。工件能够被装载到该真空兼容的传送模块中的传送臂上，从而在工件从该真空兼容的传送模块传送到处理室期间将处理室维持在真空下。
本发明的又一个特征是提供一种用于对衬底进行等离子切片的方法。衬底能够具有诸如硅的半导体层和/或衬底能够具有诸如GaAs的III-V族层。衬底能够具有被图案化在衬底的电路侧的保护层，如光致抗蚀剂层。提供了具有壁的处理室，其中，等离子体源邻近处理室的所述壁。等离子体源能够是高密度等离子体源。可以提供与处理室流体连通的真空泵和与处理室流体连通的气体入口。提供了在处理室内的工件支撑件。通过将衬底放置到载体支撑件上来形成工件。能够通过将衬底粘附到支撑膜并然后将带有支撑膜的衬底安装到框架来形成工件。支撑膜能够具有聚合物层和/或导电层。支撑膜能够是标准的切片带。框架能够具有导电层和/或金属层。工件被装载到工件支撑件上以用于等离子体处理。RF功率源能够联接到工件支撑件。在处理室内提供了机械隔板。机械隔板位于等离子体源和工件之间。该机械隔板能够具有多个孔口，所述多个孔口能够具有孔口尺寸。机械隔板能够具有多个孔口，所述多个孔口能够具有孔口间隔。机械隔板能够具有多个孔口，所述多个孔口能够具有孔口形状。机械隔板能够具有多个孔口，所述多个孔口能够具有孔口长径比。能够通过真空泵减小处理室内的压力并能够通过气体入口将工艺气体引入到处理室中。通过等离子体源来产生等离子体，从而通过所产生的等离子体来蚀刻工件。测量了属性均匀性。该属性均匀性能够是蚀刻速率。该属性均匀性能够是特征轮廓。该属性均匀性能够是蚀刻选择性。该属性均匀性能够是关键尺寸。基于该测量步骤的关于属性均匀性的结果，机械隔板的定位被调节。机械隔板上的孔口尺寸能够被调节。机械隔板上的孔口间隔能够被调节。机械隔板上的孔口形状能够被调节。机械隔板上的孔口长径比能够被调节。能够提供真空兼容的传送模块，其与处理室连通。工件能够被装载到该真空兼容的传送模块中的传送臂上，从而在工件从该真空兼容的传送模块传送到处理室期间将处理室维持在真空下。
为了可以更好地了解本发明的下文详细描述以便更充分地理解本发明对本领域的贡献，上文已相当宽泛地概述了本发明的更多相关和重要的特征。下文将描述本发明的附加特征，本发明的附加特征形成本发明的权利要求的主题。本领域技术人员应当理解，所公开的构思和具体实施例可作为为了实现本发明的相同目的而修改或设计其它结构的基础而被容易地利用。本领域技术人员也应理解，这种等同的构造并不脱离如所附权利要求中阐明的本发明的精神和范围。
附图说明
图1是半导体衬底的俯视图，示出了由格线分隔开的多个单独器件；
图2是半导体衬底的横截面视图，示出了由格线分隔开的多个单独器件；
图3是安装到带和框架上的半导体衬底的横截面视图；
图4是正通过等离子体工艺蚀刻的、安装到带和框架上的半导体衬底的横截面视图；
图5安装到带和框架上的彼此分开的半导体器件的横截面视图；
图6是真空处理室的横截面视图；
图7是在处理位置的晶圆/框架的横截面图；
图8是真空处理室中含有框架和盖环的放大的横截面视图；
图9是所述室内部的一部分的横截面视图，其中，盖环被安装到室壁；
图10是所述室内部的一部分的横截面视图，其中，盖环被安装到内部散热件；
图11是由传送臂支撑的、安装到带和框架上的半导体衬底的俯视图；
图12是由传送臂支撑的、安装到带和框架上的半导体衬底的横截面视图；
图13是处于传送位置的晶圆/框架的横截面视图；
图14是遮蔽板(screen)的顶视图；
图15是根据现有技术的静电吸盘的顶视图；
图16是根据现有技术的多区域静电吸盘的顶视图；
图17是根据本发明一个实施例的静电吸盘的顶视图；
图18是根据现有技术的静电吸盘上的衬底的横截面视图；
图19是根据本发明一个实施例的静电吸盘上的工件的横截面视图；
图20是根据本发明一个实施例的静电吸盘的横截面视图；
图21是根据本发明一个实施例的静电吸盘的横截面视图；
图22是根据本发明一个实施例的具有多个衬底的工件的顶视图；
图23a-23c是根据本发明的机械隔板的变型例的横截面视图；
图24是根据本发明一个实施例的蚀刻出的特征的横截面视图；
图25是根据本发明的用于调节机械隔板的方法的流程图；
图26是根据本发明一个实施例的静电吸盘的横截面图；并且
图27是根据本发明一个实施例的静电吸盘的横截面图。
在所有这些附图中，相同的附图标记表示相同的部件。
具体实施方式
图1中示出了器件制造之后的典型半导体衬底。衬底(100)在其表面上具有多个包含器件结构(110)的区域，这些区域由格线区域(120)分隔开，这允许所述器件结构被分离到各个裸片中。尽管通常使用硅作为衬底材料，但也经常采用由于它们特定的特性而被选择的其它材料。这种衬底材料包括砷化镓和其它IH-V族材料或其上已沉积有半导体层的非半导体衬底。另外的衬底类型还可包括安装在载体上的绝缘体上硅(SOI)晶圆和半导体晶圆。尽管以上示例描述了由格线(street)分隔开的裸片，但本发明的各个方面也可有益地应用于衬底上的其它图案构造。
在本发明中，如图2中的横截面视图所示，器件结构(110)然后被保护材料(200)覆盖，而格线区域(120)保持不受保护。该保护材料(200)可以是通过众所周知的技术涂覆和图案化的光致抗蚀剂。作为最终的处理步骤，一些器件被涂布有横跨整个衬底涂覆的保护介电层，例如二氧化硅或PSG。如工业中所熟知的，可通过用光致抗蚀剂进行图案化而从格线区域(120)选择性地移除该保护介电层。这使得器件结构(110)被所述介电材料保护，而在格线区域(120)中，衬底(100)基本未受到保护。请注意，在一些情况下，用于检查晶圆质量的测试特征可位于格线区域(120)中。取决于具体的晶圆制造工艺流程，这些测试特征在晶圆切片工艺期间可能受到保护，也可能不受保护。尽管所图示的器件图案被示出为长方形裸片，但这不是必需的，且各个器件结构(110)可以是任何其它形状，例如六边形，只要最佳地适合于衬底(100)的最优利用。重要的是，请注意，尽管之前的示例把介电材料当作保护膜，但也可通过各种各样的保护膜(包括半导电保护膜和导电保护膜)来实施本发明。此外，该保护层可由多种材料组成。还重要的是，请注意，保护膜的某些部分可以是最终的器件结构的一体部分(例如，钝化电介质、金属焊盘等)。此外，也可与大块晶圆一起有益地使用本发明，而不需要具有多个器件或器件结构。一个这样的示例可以是半导体衬底(硅、III-V族化合物等)，其安装在载体上或未安装，被掩膜材料覆盖，从而形成待蚀刻的结构。该衬底也可包括至少一个具有不同的材料性能的附加层，例如绝缘层。
衬底(100)通常可通过研磨工艺来减薄，这将衬底厚度减小为几百微米，甚至薄到约30微米或更小。如图3所示，减薄的衬底(100)然后被粘附到带(300)，该带(300)又安装在刚性框架(310)中，从而形成工件(320)。尽管其它的框架材料也是可以的，但该框架通常是金属或塑料的。带(300)通常由含碳的聚合物材料制成，并且可另外具有涂布于其表面上的薄导电层。带(300)为该减薄的衬底(100)提供支撑，否则，减薄的衬底(100)太易碎而不能在无破裂的情况下处理。应注意，上述图案化、减薄和然后进行的安装的次序不是关键的，而是可调节这些步骤，以使特定的器件及衬底与所使用的处理设备最佳地适配。重要的是，请注意，尽管之前的示例提出了工件(320)是通过将衬底(100)安装在胶带(300)上并然后将胶带(300)附接到框架(310)而形成的，但本发明不限于晶圆和载体的这种构造。晶圆载体可包括各种各样的材料。在等离子切片工艺期间，该载体支撑所述衬底。此外，不需要使用粘合剂将晶圆附接到载体——将晶圆固持到载体并允许实现衬底与阴极的热连通手段的任何方法都是足够的(例如，静电夹持的载体、具有机械夹持机构的载体等)。
在将具有带(300)的衬底(100)安装到切片框架(310)中之后，工件(320)被传送到真空处理室中。理想地，传送模块也处于真空下，这允许处理室在传送期间保持在真空下，从而减少处理时间并防止处理室暴露于大气及可能的污染物。如图6所示，真空处理室(600)配备有：气体入口(610)；高密度等离子体源(620)，该高密度等离子体源(620)用于产生高密度等离子体，例如电感耦合等离子体(ICP)；工件支撑件(630)，该工件支撑件(630)用于支撑工件(320)；RF功率源(640)，该RF功率源(640)用于通过工件支撑件(640)将RF功率耦合到工件(320)；以及真空泵(650)，该真空泵(650)用于从处理室(600)泵送气体。在处理期间，如图4所示，使用反应等离子体蚀刻工艺(400)将衬底(100)的无保护区域(120)蚀刻掉。如图5所示，这留下了被分离到各个裸片(500)中的器件(110)。在本发明的另一个实施例中，使用反应等离子体蚀刻工艺(400)将衬底(100)的无保护区域(120)部分地蚀刻掉。在该情况下，可以使用诸如机械破裂操作的下游操作来完成裸片的分离。这些下游方法在本领域中是众所周知的。
尽管之前的示例结合高密度等离子体(例如，ECR、ICP、螺旋波和磁性增强等离子体源)、使用真空室来描述本发明，但也可使用广泛范围内的等离子体工艺来蚀刻衬底的无保护区域。例如，本领域技术人员能够想到在真空室中使用低密度等离子体源、甚至在大气压力下或接近大气压力下使用等离子体的本发明的变型例。
当工件(衬底/带/框架组件)(320)处在用于等离子体处理的位置时，框架(310)可以被保护而不暴露于等离子体(400)。暴露于等离子体(400)可导致框架(310)的加热，进而可导致所述安装带(300)的局部加热。在高于约100℃的温度下，带(300)的物理性质及其粘附能力可能恶化，并且它将不再粘附到框架(310)上。此外，框架(310)暴露于反应等离子体气体可能导致框架(310)的退化。由于框架(310)通常在晶圆切片之后被重新使用，这可能限制框架(310)的使用寿命。框架(310)暴露于等离子体(400)也可能不利地影响蚀刻工艺：例如，框架材料可能与处理气体反应，从而实际上减小其在等离子体中的浓度，这可能减小衬底材料的蚀刻速率，因而增加了处理时间。为了保护该框架(310)，如图6、7和8所示的保护盖环(660)被设置在框架(310)上方。在一个实施例中，盖环(660)不接触框架(310)，因为与框架(310)接触(这可能在传送到处理室(600)中期间发生)可能产生非期望的颗粒。
在图8中，尺寸(800)表示盖环(660)和框架(310)之间的距离。该尺寸能够在大于约0.1mm到小于约20mm的范围内变化，其最佳值为4mm。如果距离(800)太大，等离子体将接触框架(310)，且盖环(660)的益处将丧失。
在一个实施例中，盖环(660)是温度控制的。在无冷却的情况下，盖环(600)的温度可因为暴露于等离子体而升高，并进而通过热辐射而加热所述带(300)和框架(310)，从而引起上文所述的退化。对于盖环(660)被冷却的情况，通过使盖环(660)与冷却体直接接触来实现盖环(660)的冷却，该冷却体例如是图9所示的处理室(600)的壁或者是图10所示的位于处理室(600)内的散热件(1000)。为了确保将热量从盖环(660)充分移除到散热件(1000)，盖环(660)应当由具有良好导热性的材料制成。这样的材料包括许多金属，例如铝，但也可使用其它导热材料，例如氮化铝和其它陶瓷。该盖环材料的选择被选择为与所使用的等离子体工艺气体相匹配。虽然铝对于基于氟的工艺来说是令人满意的，但当使用基于氯的工艺时，可能需要诸如氮化铝的替代材料或添加诸如氧化铝的保护涂层。等离子体处理期间的盖环(660)的工作温度在约25℃到约350℃的范围内变化。优选地，盖环(660)的温度保持在50℃到90℃的范围内，这使得对所述带(300)和框架(310)的热辐射最小，并确保了所述带(300)维持其机械完整性。替代地，可通过使盖环(660)与温度控制的流体接触来对盖环(660)进行温度控制。该流体可以是液体或气体。在通过流体来控制盖环(660)的温度的情况下，盖环(660)可包含多个流体通道以便于热传递。这些流体通道可位于盖环(660)的内部，或是外部附接的、或者是这两种情况的某些组合。
在一个实施例中，盖环(660)能够从衬底的直径处连续地延伸到所述室的内径处。为了避免泵送传导性的损失(这可能不利地影响处理室(600)内的压力控制)，可将多个孔(1010)添加到盖环(660)，这在仍提供用于从盖环(660)移除热量的路径的同时、允许工艺气体的足够传导性。在图9和10中，示出了以特定几何结构布置的多个孔(1010)，但这些孔(1010)的形状、密度、尺寸、图案和对称性可以根据所需的处理室(600)的尺寸和泵送传导性而变化。优选的是，孔(1010)不与带(300)重叠。在另一个实施例中，孔(1010)不与工件(320)重叠。
如图11和12所示，该工件(衬底/带/框架组件)(320)由传送臂(1100)传送到处理室(600)中以及从处理室(600)中传送出去，该传送臂(1100)支撑所述框架(310)和衬底(100)，使得它们保持几乎共面。传送臂(1100)可既支撑所述带(300)又支撑框架(310)，或者仅支撑框架(310)，但重要的是，由于减薄的衬底(100)的易碎性质，不能仅在衬底(100)的区域下方支撑该组件(320)。传送臂(1100)具有与其附接的对准固定装置(1110)，它在框架(310)被传送到处理室(600)中之前将框架(310)对准在可重复的位置。也可通过半导体工艺中熟知的其它技术(例如，光学对准)来将框架(310)对准。也可通过这种熟知的技术对衬底(100)执行对准。重要的是，该工件(衬底/带/框架组件)(320)应在放置到处理室(600)中之前被对准，以避免下文所述的漏处理(miss-processing)。
在图8中，衬底到框架的尺寸(810)表示衬底(100)的外径与框架(310)的内径之间的距离。这可以为20mm到30mm(例如，迪斯科(Disco)公司的用于200mm衬底的切片框架具有约250mm的内径，使得衬底到框架的尺寸(810)名义上是25mm)。在将晶圆(100)在框架(310)内安装到带(300)上期间，晶圆(100)放置的偏差可多达2mm，使得盖环到衬底的距离(820)(它是衬底(100)的外径与盖环(660)的内径之间的距离)也可在组件间变化至多2mm。如果在某一点处该盖环到衬底的距离(820)小于零，盖环(660)将覆盖衬底(100)的边缘。衬底的该区域将被遮蔽并防止被蚀刻，这可能妨碍裸片分离并在后续处理步骤中导致问题。优选的是，盖环(660)不与衬底(100)重叠。需要在传送之前将衬底/带/框架组件(320)对准，以防止这种问题。进一步地，为了另外确保盖环到衬底的距离(820)不小于零，盖环的内径应大于衬底(100)的直径。优选的是，盖环的内径比衬底的直径大5mm(例如，对于200mm的盖板，盖环的内径为205mm)。图8中的盖环悬伸尺寸(830)表示从盖环(660)的内径到框架(310)的内径的距离。传送到处理室(600)中之前的框架(310)的对准确保盖环悬伸尺寸(830)对于围绕衬底(100)的整个周边基本保持恒定，并确保所述带(300)的不与静电吸盘(ESC)(670)接触的任何部分被基本上从等离子体遮蔽。在优选的实施例中，所述带(300)的不与ESC(670)导热接触的任何部分均与盖环(660)重叠。
当工件(例如，衬底/带/框架组件)(320)传送到处理室(600)中时，它被放置到提升机构(680)上并从传送臂(1100)移除。在将工件(例如，衬底/带/框架组件)(320)从处理室(600)中传送出去期间，发生与此相反的过程。提升机构(680)接触框架(310)的区域，并且不与衬底(100)进行点接触。由于带(300)的柔性可导致裸片彼此接触并造成损伤，与衬底(100)的点接触能够对衬底(100)造成损伤，特别是在裸片分离和工件(320)的卸载之后。图13示出了从下侧提升该框架(310)的提升机构(680)；然而，也可使用夹持装置、通过与顶表面、底表面、框架(310)的外径处或这些部位的任意组合进行接触来将框架(310)从传送臂(1100)移除。为了有足够的间隙来将工件(320)放置在工件支撑件(630)上以处理衬底(100)，框架(310)、工件支撑件(630)和盖环(660)能够相对于彼此移动。这可通过移动所述盖环(660)、工件支撑件(630)或提升机构(680)、或三者的任意组合来实现。
在等离子体处理期间，热量被传递到该等离子体所触及的所有表面，包括衬底(100)、带(300)和框架(310)。盖环(660)将使得到所述带(300)和框架(310)的区域的热传递最小化，但衬底(100)必须暴露于等离子体(400)以进行处理。
如图6所示，可在等离子体源(620)和工件支撑件(630)之间设置有孔口的机械隔板(690)。该机械隔板(690)可以是导电的(例如由金属制成或涂覆有金属)。该机械隔板(690)优选由铝制成。机械隔板(690)能够在允许高水平的中性物质到达工件的同时帮助减小到达工件的离子密度以及等离子体发射强度。本发明提供了对到达工件的离子密度和等离子体发射强度的控制。对于与本发明有关的应用，优选的是，通过该机械隔板将从等离子体源(620)到达工件的离子密度和等离子体发射强度减弱10％到50％。在一个优选实施例中，通过该机械隔板实现的减弱量可以是10％。在一个优选实施例中，通过该机械隔板实现的减弱量可以是30％。在又一个优选实施例中，通过该机械隔板实现的减弱量可以是50％。
在一个实施例中，通过应用ESC(670)和/或穿过工件支撑件(630)的RF偏置功率(640)来维持该机械隔板(690)下方的等离子体。在此情况下，通过ESC(670)和/或穿过工件支撑件(630)的该RF偏置功率来维持作用在衬底(100)上的等离子体。
本发明中，机械隔板(690)的温度能够在0℃和350℃之间的范围内变化。优选将机械隔板(690)维持在大于60℃的温度。该机械隔板能够将工件与等离子体源完全或部分地分开。优选的是，该隔板与待蚀刻的衬底重叠。在优选实施例中，衬底(100)与机械隔板(690)完全重叠。但又一个实施例中，机械隔板(690)的直径比衬底(100)的直径大至少10％。
机械隔板(690)应位于衬底(100)和等离子体源(620)之间。机械隔板(690)能够使等离子体源(620)中的区域与所述室(600)的其余部分完全隔离。为了防止机械隔板(690)中的孔口的图案印在衬底(100)上，优选的是，从衬底的顶部到与其重叠的机械隔板(690)的底表面的距离至少与衬底(100)的顶表面处的等离子体鞘层(plasma sheath)一样大。该等离子体鞘层的厚度尤其是压力、气体成分和等离子体密度的函数。通常，等离子鞘层的厚度在约100微米到约2厘米的范围内变化。在一个实施例中，机械隔板(690)离衬底(100)的顶表面至少为0.1mm。优选地，机械隔板(690)离衬底(100)的顶表面至少为1cm。
机械隔板(690)中的孔口(695)允许等离子体扩散穿过并作用在衬底上。孔口(695)可以具有任何形状和尺寸(例如，圆形、六边形、椭圆形、任何多边形形状等)。该机械隔板的厚度(2620)能够被设计成影响作用在衬底表面上的等离子体物质成分。如图23c所示，机械隔板(690)的厚度(2620)能够横跨整个隔板变化。该厚度变化可以是连续的、离散的、或者这两种情形的组合。优选地，该机械隔板的厚度(2620)小于约2.5cm。所述孔口的孔直径(2600)能够在约0.1mm到约1cm的范围内变化。孔口(695)的典型长径比能够在0.5:1到100:1之间，但优选在0.5:1到10:1之间。在一个实施例中，机械隔板(690)将等离子体的离子密度从等离子体源内的大于约1011cm-3减小到衬底表面附近的小于约1010cm-3。
机械隔板(690)中的孔口(695)能够以多种方式布置。图14示出了具有以直线图案均匀分布的孔口(695)图案的机械隔板(690)的顶视图。尽管图14示出了孔口(695)的直线图案，但也可使用其他替代的构形，包括六边形、蜂窝形或圆形孔口图案。这些孔口的尺寸(2600)可横跨整个机械隔板(690)变化(例如，图23b和23c)。
在替代实施例中，机械隔板(690)中的孔口图案可设计成使得这些孔口之间的间隔(2610)是可变的(例如，图23b和23c)。但在另一个实施例中，这些孔口的尺寸和/或形状可横跨整个机械隔板(690)变化。机械隔板(690)可具有这样的孔口图案：即，使得这些孔口的尺寸(2600)和间隔(2610)都横跨整个隔板变化。
尽管图6中的示意图示出了处理室(600)具有一个机械隔板(690)，但可能有益的是在等离子体源(620)和衬底(100)之间设置不止一个机械隔板(690)。机械隔板(690)可以是相同尺寸和形状的，或者可以是不同尺寸和/或形状的。多个机械隔板(690)可构造在同一平面内或不同的平面内(例如，相互重叠或堆叠的隔板)。多个机械隔板(690)可具有彼此相同或不同的孔口形状、尺寸和图案。
高密度等离子体源(620)能够产生高水平的紫外线辐射。该紫外线辐射可能导致不期望的副反应或损害所述衬底(100)。在一些应用中，希望遮蔽该衬底以免受来自等离子体源(620)的紫外线发射。减少这种发射的一种方式是限制从等离子体源到衬底的紫外线发射的直接路径(即，限制从等离子体到衬底的“视线”)。在多个隔板处于不同的平面内且彼此重叠的情况下，可能有益的是确保该隔板的重叠区域中的孔口(695)不重合(例如，这些隔板具有一些重叠的区域，在这些区域中，隔板的孔口彼此不重叠)。在多个隔板(695)彼此重叠的一个实施例中，隔板的重叠区域中的至少一个孔口(695)不与另一个隔板中的孔口重叠。但在隔板彼此重叠的另一个实施例中，隔板中的孔口(695)都彼此不重叠。在此构造中，不存在从等离子体源发射的光穿过隔板的重叠区域到达衬底的直接路径。
机械隔板(690)中的孔口(695)的图案可用于调节衬底(100)上的蚀刻均匀性。可通过改变所述隔板的厚度(2620)、孔口的尺寸(2600)、孔口的形状、孔口的间隔(2610)或这些因素的任意组合来实现这种调节。
为了确定用于机械隔板(690)的孔口(695)的正确构造，对于给定的隔板构造，可遵循以下步骤(参见图25)：对衬底进行处理，测量至少一个晶圆属性(例如，材料蚀刻速率、选择性比率、特征轮廓等)，基于至少一个测量到的属性来调节机械隔板(例如，隔板的间隔、隔板到衬底的距离、隔板的厚度和/或孔口的尺寸、间隔、形状和/或长径比等)。处理另一个晶圆，并且，如果必要，重复调节该机械隔板(690)，以实现所期望的一种或多种晶圆属性。
通常，在化学驱动式等离子体蚀刻工艺中，希望在维持所期望的特征轮廓的同时使衬底蚀刻速率与掩膜材料蚀刻速率的比值(蚀刻选择性)最大化。在使用时分多路复用处理(例如，博世(Bosch)工艺或DRIE)进行硅蚀刻的情况下，这通过将一些最小的RF偏置功率经由衬底支撑件施加到衬底来完成，以维持所期望的特征轮廓。通常，该RF偏置功率小于约50W。在更高的RF偏置功率下，蚀刻选择性(材料蚀刻速率/掩膜蚀刻速率)可能会非期望地减小。当在高密度等离子体源和衬底之间放置机械隔板时，可用于蚀刻衬底的离子的密度被显著降低。与现有技术相比，这允许将更高的RF偏置功率有益地施加到衬底。利用等离子体源和衬底之间的机械隔板，能够在将RF偏置功率在50W到150W的范围内施加到衬底时实现有益的时分多路复用(例如，博世(Bosch)、DRIE)工艺结果。在一个优选实施例中，施加到衬底的RF偏置功率大于约50W。在另一个优选实施例中，施加到衬底的RF偏置功率大于约100W。在又一个优选实施例中，施加到衬底的RF偏置功率大于约150W。
在等离子体处理期间，经常通过使用静电吸盘(ESC)(670)来提供衬底(100)的额外冷却。图15-17示出了ESC(670)的示例，ESC(670)通常用在半导体处理中，以在加压流体(通常是诸如氦气的气体)被维持在衬底(100)和ESC之间的间隙(2000)中的同时将吸力施加到衬底(100)。这确保了在衬底(100)和工件支撑件(630)之间能够发生足够的热传递，其可以是温度控制的。请注意，在图15和16中，为了图示的目的，虚线表示该ESC的与晶圆(100)重叠的区域。在处理期间，晶圆(100)位于ESC(670)的顶表面上。
图15示出了本领域中熟知的静电吸盘的顶视图。ESC(670)通常将具有一个或多个密封区域(1700)，以将加压流体限制在ESC和被夹持的衬底(100)之间。通常在靠近ESC的周界以及将导致加压流体泄漏并降低热传递的任何特征周围采用该密封区域(1700)。如图16所示，某些ESC使用多个同心的密封带(1700)，以产生离散的地带或区域(1800、1810)，这允许各个区域内的对流体压力的独立控制。这些ESC通常被描述为多压力区ESC。也可能的是，压力区域(1800、1810)不是离散的，并且加压流体的一部分在这些区域之间泄漏。宽的密封区域(1700)通常不是优选的。通常，横跨与所述宽的密封区域重叠的工件区域的热梯度可不利地影响一些蚀刻特性。相反，如果密封区域不够宽，加压流体可能泄漏且热传递可能降低。如图15所示，在现有技术中，上述密封区域或密封带(1700)未延伸超过衬底(100)，因为这样做将使密封带(1700)的密封表面暴露于可能减少ESC寿命的潜在腐蚀性等离子体气体。图18示出了本领域中熟知的静电吸盘上的刚性衬底(100)的横截面视图。注意，密封带(1700)与衬底(100)重叠。此外，在本领域中通常使衬底(100)延伸超过密封表面(1700)的边缘，以在将晶圆布置在ESC(670)上期间容许任何的放置误差。还重要的是，请注意，在现有技术中，用于将衬底提升离开ESC的提升销孔(1720)和提升销(2025)也位于衬底(100)下方——在最外侧的密封带(1700)内或内侧。最后，本领域中熟知的ESC具有被限制于衬底(100)下方区域的夹持电极(2010)。因此，该夹持电极(2010)位于由外侧密封带(1700)限定的区域内——二者都在晶圆周界的范围内。
图19示出了本发明一个实施例的横截面视图。如图19所描绘的，当夹持柔性工件(例如，包括带(300)的工件(320)等)时，优选使至少一个夹持电极(2010)与密封区域(1700)重叠。这在工件的柔性区域与密封区域(1700)重叠时特别重要。夹持电极(2010)与柔性工件(300)的重叠有助于使氦气的泄漏最小化。优选地，该重叠部分(2200)大于1mm宽。该重叠部分(2200)可以沿着密封带的内周、沿着密封带的外周、在密封带内、或者这三种情形的某些组合。
在本发明的一个实施例中，由于夹持电极(2010)与密封带(1700)的重叠而限定的区域形成与衬底(100)外切(circumscribe)的连续边界。在本发明的另一个实施例中，密封带(1700)能够与夹持电极(2010)完全重叠。
在本发明的又一个实施例中，夹持电极(2010)可与盖环(660)重叠。重叠部分(2240)通常在约1mm到小于约10mm的范围内变化。在一个优选实施例中，重叠部分(2240)小于约1mm。在另一个优选的实施例中，重叠部分(2240)小于约10mm。重叠部分(2240)可以是零。
在另一个实施例中，密封带(1700)的一些部分不与盖环(660)重叠——图19中示出了该未遮蔽的密封带区域(2250)。在此构造中，优选的是，夹持电极(2010)与未遮蔽的密封带区域(2250)的一些部分重叠(例如，密封带(1700)不被盖环(660)覆盖)。优选的是，夹持电极(2010)和未遮蔽的密封带区域(2250)的重叠部分大于约1mm宽。也优选的是，夹持电极(2010)和未遮蔽的密封带区域(2250)的重叠部分与衬底(100)外切。在一个实施例中，夹持电极(2010)与密封带(1700)的整个未遮蔽的密封带区域(2250)重叠，该未遮蔽的密封带区域(2250)不与盖环(660)重叠。
所述密封区域(1700)通常在1mm至15mm宽，但优选小于10mm。对于工件(衬底/带/框架组件)(320)，衬底(100)的直径外侧区域和框架(310)的内径内的区域是带(300)。
尽管之前的示例针对具有一个密封带的单区ESC的ESC进行了描述，但这些实施例也能有益地应用到具有多个压力区(和多个密封带)的静电吸盘。
使用典型的ESC，由于盖环(660)大于衬底(100)的直径，将存在所述带(300)的暴露于等离子体工艺的区域，该区域未通过ESC(670)夹持和温度控制，或者未通过盖环(660)针对等离子体(400)进行遮蔽。带(300)的这种区域将达到高温并可能失效。因此，图8示出了被有意制成大于衬底直径的ESC(670)的使用，使得在某一区域中(例如，由盖环到衬底的距离(820)限定的区域)暴露于等离子体的任何带(300)也被夹持和温度控制。ESC的直径能够向外延伸到框架(310)的外周，但ESC的直径优选比框架(310)的内径小至少0.2mm。对于其它的框架形状参数，ESC的直径优选小于框架中的最大开口。
如图15所示，本领域中所熟知且在半导体处理中使用的典型ESC在其表面上具有图案(1730)。该图案化的表面(1730)与衬底(100)完全重叠并处于密封带(1700)的内侧。氦气入口孔(1710)处于该图案化的区域(1730)中。该图案通常是专门定制的，以控制某些ESC特性，例如但不限于：热传递、温度均匀性、氦气扩散性、和夹持力。该图案也可以是专门定制的，以使颗粒的产生最少。如图18所示，该图案化发生在至少一个大部分平面的表面(2020)处，该表面(2020)在ESC的衬底接触表面(2030)下方，从而当衬底被夹持时形成至少一个间隙(2000)。该间隙(2000)通常填充有诸如氦气的加压流体，以促进热传递。
图19示出本发明的另一个实施例。对于类似等离子切片的应用，当工件包含柔性膜(300)时，优选的是选择该图案间隔(2210)，以使膜(300)的变形最小化。对于等离子切片，这在裸片(110)已经被分离(单体化)之后并且基本仅由柔性带(300)支撑时是特别重要的。当图案间隔(2210)大于各个裸片的至少一个尺寸(长度和/或宽度，但不是厚度)时，裸片可能在分离之后倾斜并彼此接触，从而潜在地导致裸片的损伤。在一个实施例中，ESC的表面上的图案具有小于最小裸片尺寸(长度和/或宽度)的图案间隔(2210)。图案深度具有小于约50μm到小于约100μm的优选范围。在一个优选实施例中，优选该图案深度(2230)小于100μm。在另一个优选实施例中，优选该图案深度(2230)小于50μm。图案深度(2230)可小于15μm。裸片的尺寸能够在约几十微米到几厘米的范围内变化。
在另一个实施例中，与密封表面平行的平面中的图案特征尺寸(2220)能够在0.1mm和30mm之间，但优选该图案特征尺寸(2220)在0.5mm至10mm之间。图案间隔(2210)通常至少是与密封表面平行的平面中的图案特征尺寸(2220)，但优选是所述图案特征尺寸(2220)的至少1.5倍。尽管使用了尺寸来描述这些图案特征的大小，但也可使用相似尺寸的不同形状。图案特征(2220)可在尺寸和形状方面变化。同样，图案特征(2220)之间的图案间隔(2210)也可在尺寸、形状和深度方面变化。
在另一个实施例中，为了防止裸片在它们分离后彼此接触，与衬底重叠的ESC区域能够被设计成具有图案特征尺寸(2220)和图案特征间隔(2210)，使得该图案特征尺寸(2220)和图案特征间隔(2210)都小于要单体化的裸片。衬底(100)能够与ESC的图案化的区域完全重叠。裸片的尺寸能够在约数十微米到几厘米的范围内变化。在一个实施例中，ESC(670)的与衬底(100)重叠的表面被粗糙化。该粗糙化能够通过物理手段(例如，喷丸、喷砂等)或化学手段或二者的组合来实现。该粗糙化的表面允许背侧的冷却空气(例如，氦气)填充ESC(670)和工件(320)之间的空隙。优选的是，位于工件(320)下方的ESC表面的粗糙度大于密封环(1700)的粗糙度。密封环区域通常具有小于约10微英寸(Ra)的表面粗糙度。进一步优选的是，与衬底重叠的ESC(670)表面的粗糙度大于约12微英寸(Ra)。与衬底重叠的ESC(670)表面的粗糙度能够大于约30微英寸(Ra)。也优选的是，该粗糙化的ESC表面延伸超过衬底(100)的周界，其超出的范围约为1mm到约10mm。进一步优选的是，该粗糙化的表面延伸超过衬底(100)的周界至少约1mm。在另一个优选实施例中，ESC的该粗糙化的表面能够从衬底的周界延伸超过约10mm。
如图22所示，在工件(320)包含不止一个衬底(100)的情况下，优选的是，ESC(670)延伸超过至少一个衬底(100)的边缘——优选延伸超过所有衬底(100)的边缘。为了限制衬底后面的冷却气体(通常是氦气)，所述带(300)必须在静电吸盘(670)和带(300)之间形成密封表面。该密封表面经常被称为密封带(1700)。在一个实施例中，密封表面(1700)是连续的并且形成与所有衬底(100)外切的区域。在另一个实施例中，密封带(1700)可以是不连续的并且与至少一个衬底外切。在又一个实施例中，每个衬底(100)与相应的密封带(1700)外切。在又一个实施例中，衬底(100)可覆盖所述密封带，或者替代地，所述密封带可位于衬底(100)的外侧。
在工件(320)包含多个衬底的情况下，ESC(670)可包含单个夹持电极(2010)(例如，单极)或多个夹持电极(2010)(例如，多极)。当工件(320)上存在多个衬底(100)时，优选的是，夹持电极(2010)延伸超过工件(320)上的至少一个衬底(100)的周界。优选地，夹持电极延伸超过工件(320)上的所有衬底(100)的周界，其超出的优选范围约为1mm到约10mm。优选的是，夹持电极(2010)延伸超过每个衬底(100)的周界至少1mm。在另一个实施例中，夹持电极(2010)能够延伸超过工件(320)上的每个衬底(100)的周界至少10mm。在另一个实施例中，夹持电极(2010)与所有衬底(100)重叠。在另一个实施例中，每个衬底(100)与夹持电极(2010)完全重叠。优选的是，夹持电极(2010)在它与衬底(100)重叠的位置处是连续的(例如，无切口)。也优选的是，氦气入口孔(1710)不与任何衬底(100)重叠。该氦气入口孔能够离任何衬底的周界至少1mm。
在图15和17所示的现有技术中，通过垫圈(700)覆盖并保护ESC(670)的未被晶圆(100)覆盖的区域，以使其免受等离子体。这与通过带(300)保护ESC(670)的顶表面免受等离子体暴露的本发明形成对比。垫圈(700)能够被构造成使得垫圈(700)不暴露于等离子体。在工件(320)上有多个衬底(100)的情况下，通过工件(320)中存在的柔性带(300)来保护该顶表面。这与在ESC上方提供保护盖以保护ESC的在衬底之间的表面免受等离子体暴露的现有技术构造形成对比。
对于ESC(670)包含不止一个夹持电极的所有情况(在工件(320)上有单个衬底或多个衬底)，优选的是，任何夹持电极的边缘都不与衬底(100)相交。进一步优选的是，夹持电极的边缘离开衬底(100)的周界至少1mm。
当夹持其中与ESC接触的表面是电绝缘体的工件时，优选的是，该电绝缘体的相对静态电容率(通常称为它的相对介电常数)大于2。也优选的是，覆盖该ESC的夹持电极的电绝缘层具有大于6的相对介电常数，但通常可以大于2。填充所述间隙(200)的加压流体的相对介电常数优选小于任何边界电绝缘体的最低相对介电常数。加压流体的相对介电常数理想地小于2。所述间隙内的强电场导致施加在工件的底表面上的强夹持力。所述间隙(2000)中的流体的压力通常在1托和100托之间，但优选在1托和40托之间。
如图18所示，本领域熟知的是加压流体可经由孔(1710)或经由贯穿ESC的特征件而引入到工件和ESC之间的间隙中。本领域熟知的是将夹持电极(2010)的位于该孔或贯穿所述电极的任何其它特征件附近的任何部分切除。通常，这些孔(1710)或贯穿特征件本质上是圆形的；因此，电极内的切口通常具有类似的形状。通常采用位于该孔(1710)或穿透特征件与夹持电极(2010)的切口之间的空隙(2015)来防止加压流体在操作期间的电弧放电或离子化。图15进一步示出了：对于本领域熟知的ESC，气体引入孔(1710)通常与衬底(100)重叠。此外，如图18所示，在现有技术的ESC中，夹持电极(2010)使切口以一定距离(2015)围绕孔(1710)或所述贯穿特征件。由于孔(1710)或贯穿特征件与衬底重叠，夹持电极中的切口也与衬底重叠。
对于离子驱动的蚀刻工艺(例如，RF功率被施加到工件支撑件和/或ESC的夹持电极)，电场中的由于夹持电极和/或工件支撑件中的不连续引起的局部畸变可能导致等离子体鞘层的非均匀性。等离子体鞘层中的非均匀性可导致离子以各种角度撞击到晶圆上。这些撞击离子将具有受几个参数(例如，工件支撑件的RF频率)影响的角分布，下文将对此进行讨论。由于上文讨论的不连续而引起的鞘层畸变能够使角分布偏斜、变窄或变宽。当蚀刻特征件时，这些影响可转化成可能被倾斜、偏斜、弯曲或具有侧壁退化的轮廓。
图17示出了本发明的另一个实施例。当与延伸超过衬底(100)的ESC(670)相结合地使用诸如图3中描绘的工件或者安装到超大载体上的衬底时，优选将所述孔(例如，氦气入口端口)(1710)放置于衬底(100)的周界外侧。类似地，优选的是，提升销孔(1720)位于晶圆(100)的周界外侧。在一个实施例(如图9所示)中，ESC不包含用于该提升机构(680)的孔口。提升机构(680)能够在工件支撑件(630)的外部。注意在图17中，为了图示的目的，虚线表示晶圆(100)的与ESC重叠的区域。在处理期间，工件(320)(因此其衬底(100))座放在ESC(670)的顶表面上。
如图19所示，通过将所述孔(例如，氦气入口端口)(1710)和提升销孔(1720)放置在晶圆的周界外侧，允许与衬底(100)重叠的夹持电极(2010)是连续无切口的(相比于图18所示的现有技术)。在一个优选实施例中，夹持电极(2010)与衬底完全重叠。在又一个实施例中，夹持电极(2010)与衬底完全重叠并且重叠大于或等于衬底(100)直径的1.02倍的区域。在又一个实施例中，夹持电极(2010)与整个衬底(100)重叠并延伸超过衬底(100)的边缘至少2mm。优选地，夹持电极(2010)比衬底(100)的直径大至少约40％。
尽管对于典型的ESC使孔(1710)和提升销孔(1720)位于衬底下方(参见图15和16的现有技术)是很常见的，但当至少一个夹持电极(2010)和/或工件支撑件(630)由RF供电时，优选不使它们位于衬底下方。当使用工件(320)和诸如图19中描绘的ESC时，优选的是，RF供电区域(例如，工件支撑件(630)或夹持电极(2010))的直径大于被蚀刻的衬底(100)。由RF供电区域的边缘引起的鞘层不均匀性能够如上所述地对蚀刻轮廓具有不利影响，因此，优选的是，一个或多个所述RF供电区域比衬底(100)的直径大至少5％。理想地，如果厚度和相对介电常数在所述一个或多个RF供电区域上方大部分保持不变，则所述RF供电区域的直径应当大约比衬底(100)大40％。该RF供电区域可以超出衬底(100)的周界10mm以上。
图26示出了本发明的另一个实施例。在本实施例中，ESC(670)与框架(310)重叠。在该构造中，存在在密封带(1700)和框架(310)之间重叠的区域。框架(310)能够与密封带(1700)完全重叠。图26示出了框架(310)的内径小于最外侧密封带(1700)的内径的情形，重要的是，请注意，最外侧的密封带(1700)的内径能够小于或等于框架(310)的内径。此外，图26示出了具有单个密封带(1700)的被构造用于单个氦气背面冷却区的ESC，本发明也能够有益地应用于具有多个氦气冷却区和/或密封带的ESC。
图26也示出了其中柔性带(3000(例如，切片带)不与框架(310)完全重叠的工件构造。为了保护该密封带表面免受由于反应物或副产品导致的退化，优选的是，密封带(1700)不延伸超过柔性带(300)的周界。为了向框架(310)提供夹持力，还优选的是，夹持电极(2010)的一些部分与框架(310)的一部分重叠。在这种构造中，框架(310)与温度控制的工件支撑件(630)热连通，因此，框架(310)可暴露于等离子体下。
图26所示的实施例也能够受益于上文的实施例中描述的特征——除了盖环(660)之外。对于需要RF偏置电压的处理，为了使衬底(100)表面处的等离子体鞘层中的可能导致蚀刻非均匀性的扰动最小化，优选的是，ESC(670)的与衬底(100)重叠的区域是均匀的，不具有贯穿ESC(670)的孔口(例如，氦气入口孔(1710)或提升销孔(1720))。优选的是，氦气入口(1710)不与衬底重叠(例如，氦气入口(1710)位于衬底(100)的周界外侧)。氦气入口(1710)必须位于最外侧密封带(1700)的内侧。优选的是，任何密封带(1700)均不与衬底(100)重叠。也优选的是，夹持电极(2010)在该夹持电极与衬底(100)重叠的区域中是连续的。优选的是，夹持电极(2010)与衬底(100)完全重叠。夹持电极(2010)能够延伸超过衬底(100)的周界。进一步优选的是，提升销(2025)和提升销孔(1720)位于衬底(100)的周界外侧。该提升销能够在带(300)与框架(310)重叠的位置处接触框架(310)和/或带(300)。在替代实施例中，该提升机构可位于工件支撑件(630)外侧。该提升机构能够从框架(310)的底部、顶部或侧面、或这三者的一些组合来接触框架(310)。
图27示出了本发明的又一个实施例。本实施例能够包含图26所述的特征，又增加了盖环(660)。在此构造中，该盖环能够与工件(320)的未夹持部分重叠并保护该未夹持部分免受等离子体。盖环(660)位于等离子体源(620)和工件(320)之间。盖环(660)的内径可大于框架(310)的内径。盖环(660)能够具有端口(1010)，以允许提高的泵送效率。优选的是，这些端口(1010)位于工件支撑件(630)的周界外侧。
也重要的是，请注意，图26和27示出了用于包含单个衬底(100)的工件(320)的、本发明的方面。本发明也能够有益地应用于包含多个衬底的工件(320)(例如，图22所示的工件)。
虽然图26和27示出了具有位于同一平面内(例如，在柔性膜(300)的同一侧)的框架(310)和衬底(100)的工件，但工件(320)能够构造成使得衬底(100)和框架(310)位于膜(300)的两个相反侧(例如，衬底的底部被粘附到所述带的顶表面，而框架的顶表面被粘附到所述带的底表面)。所述的本发明的构思能够有益地应用于这种工件构造。如图19所示，ESC(2330)包含被施加高电压的一个或多个电极(2340)。能够在至少一个夹持电极(2340)和与等离子体接触的导电表面(例如，室壁(600))之间、或简单地在两个或更多个夹持电极之间施加电位差。所施加的典型的夹持电位在1V和10kV之间的范围内变化，但所施加的夹持电位优选在1kV和5kV之间。对于暴露于低于2kV的等离子体诱导自偏置电压下的夹持材料(2320)，优选的是，所施加的夹持电位差大于夹持材料(2320)上的等离子体诱导自偏压。
对于上述的本发明的所有实施例，优选的是，衬底(100)的背面(例如，衬底的与包含器件(110)的表面相反的表面)面向柔性膜(300)(例如，衬底(100)的背面能够与柔性膜(300)接触)。在本发明的替代实施例中，衬底(100)能够安装在柔性膜(300)上，使得衬底(100)的包含器件(110)的表面面向柔性膜(300)(例如，衬底(100)的器件侧能够与柔性膜(300)接触)。
如图19所示，夹持电极(2340)通过电绝缘层(2300)而与工件支撑件(630)分离并通过上侧电绝缘层(2310)而与待夹持的材料(2320)分离。在ESC的夹持电极上方的上侧电绝缘层(2310)的厚度和相对介电常数优选被选择为使待夹持的绝缘材料(2320)对夹持性能(例如，夹持力)的影响最小化。在本发明中，电介质(2310)的厚度和所述层(2310)的介电常数被选择为均高于被夹持材料(2320)的厚度和介电常数。不必要的是，例如，ESC的上侧电介质(2310)的厚度和上侧电介质(2310)的相对介电常数均高于待夹持材料(2320)，任一参数能够***控以便ESC的上侧电介质层(2310)的厚度和相对介电常数的乘积大于待夹持材料(2320)的厚度和介电常数的乘积。上侧电介质绝缘体(2310)的相对介电常数和上侧电介质绝缘体(2310)的厚度的乘积与待夹持材料(2320)的该乘积的比值优选大于1：1，但理想地大于5：1。
图20示出了其中夹持电极(2340)不具有介于夹持电极(2340)和待夹持材料(2320)之间的电绝缘体的另一个实施例。在ESC的夹持电极(2340)被暴露(未被电绝缘体覆盖)并且该夹持电极(2340)与待夹持材料(2320)至少部分接触的情况下，待夹持材料(2320)的与ESC的电极(2340)接触的底表面必须是电绝缘的。
本领域中熟知的典型ESC主要包括双极或单极电极构造，但其它的多极构造也是可能的。可以根据具体应用来选择电极构造。在夹持绝缘体的情况下，多极夹持电极构造是典型的；然而，双极或多极电极构造可能导致工件的底表面上的电荷分离。该表面上的这种电荷分离可导致强的残余力，这能够使松开程序更长、更复杂。
在本发明中，ESC被优化以用于电绝缘材料的夹持和松开，其中，与ESC的顶表面接触的工件表面由电绝缘体构成。使用了单极型ESC以促进所述松开程序。在单极ESC的情况下，在底表面上没有发生横向电荷分离；而是，该底表面大部分是均匀带电的。由于工件的底表面具有大部分均匀的电荷分布，残余力也将是大部分均匀的。该大部分均匀的残余夹持力能够容易地被消除。通常，采用一个程序以消除残余夹持力并松开工件。在一个程序中，能够通过将所施加的夹持电压设定为等离子体诱导自偏压来操控所施加的夹持电压。在一些情况下，该夹持电压能够设定为0V或设定为用于夹持工件的夹持电压极性的相反极性的最优设定点。通常在工件已被处理之后执行该松开程序。
图8示出了从ESC(310)的外径延伸到提升机构(680)的垫圈(700)。该垫圈(700)用于防止任何暴露的带(300)的背面被等离子体接触。尽管示出了单独的垫圈(700)，但ESC(670)的延伸也将防止带(300)的背面暴露于等离子。垫圈(700)能够由诸如陶瓷(例如，氧化铝)或塑性材料(例如，聚四氟乙烯(PTFE、Teflon))的介电材料制成，因为其低导热性和低导电性而选择了上述材料。尽管优选使该未夹持的带不直接暴露于等离子体，但能够容忍一些间接的暴露。
通常，在等离子体处理期间，希望对离子能量和离子通量进行解耦，以实现某些蚀刻特性。通过采用被供电的工件支撑件和诸如ICP的高密度源，能够实现对离子能量和离子通量的大部分独立控制。工件支撑件能够由交流或直流电源供电(例如，被偏置)。交流偏置频率能够在几kHz到几百MHz的范围内变化。低频率通常是指处于离子等离子体频率或低于离子等离子体频率的那些偏置频率，而高的偏置频率是指高于离子等离子体频率的频率。离子等离子体频率被理解为取决于离子的原子数，因此，离子等离子体频率将受等离子体化学成分影响。这样的化学成分可以含有Cl、HBr、I或F。在含SF6的等离子体的情况下，离子等离子体频率约为4MHz。如图23所示，当将衬底向下蚀刻到由于具有不同相对介电常数(例如，绝缘体上硅、SOI结构)的两种材料(例如，图23中的2720和2370)的接触而限定的界面时，与该界面处的荷电相关的蚀刻问题是众所周知的。这样的问题可以是电的或物理的，并且通常作为开槽(notching)(例如，参见图23中的2700)、挖沟(trenching)、特征轮廓退化而被熟知。这些问题通常发生的界面的示例是绝缘体上硅(SOI)、安装在绝缘载体上的半导体衬底、安装在带上的半导体晶圆(例如，GaAs、Si)、和包含至少一个电绝缘层的衬底。这些问题对于器件产量和性能来说是非期望的。例如，当使用时分多路复用(例如，TDM、DRIE或Bosch)工艺蚀刻硅停止在绝缘体(例如，SiO2)上时，本领域熟知的是在该硅/绝缘体的界面处将发生底切(或开槽)。如本领域所熟知的，如美国专利6,187,685中所解释的，通过在低RF偏置频率(低于离子等离子体频率)下运行并附加地脉冲调节或调制RF偏置功率，能够减少这样的荷电问题。注意，'685专利没有教导使用大于离子等离子体频率(约4MHz)的RF偏置频率通过绝缘的蚀刻停止来蚀刻硅。
当高频率RF偏置与在高密度等离子体源(620)和衬底(100)之间的机械隔板(690)结合使用时，本发明允许使用大于离子等离子体频率的RF偏置频率(例如，大于约4MHz)来蚀刻这些结构(例如，SOI)。这种构造允许在仍然消除或减少在界面处发生的损伤(例如，在硅/暴露的绝缘体的界面处的最小化的开槽)的同时、进行衬底(100)的处理(例如，蚀刻)。优选地，RF偏置频率是13.56MHz(ISM波段)。
在本发明的一个实施例中，机械隔板(690)与在处理期间的一些时刻是脉冲的高频RF偏压结合使用。RF偏压可以在整个处理期间是脉冲的。脉冲的RF偏压在脉冲序列中能够具有至少两个功率水平——高值和低值。脉冲的RF偏压可具有不止两个RF偏置功率水平。低值可以是零(无RF偏置功率)。脉冲的RF偏置水平能够连续地、离散地、或这两种情形都有地变化。RF偏置频率也能够大于约6MHz，最高约160MHz。
设备制造商不得不创造他们的蚀刻***的独特构造，以支持某些应用，例如但不限于：低损伤等离子体蚀刻和SOI应用，在不增加多个电源和/或匹配网络(有时是静电吸盘)的费用的前提下，这通常不能用于其它工艺。在13.56MHz的频率下的电源由于其可用性和低成本而在工业中是常见的。本发明使得能够使用这样的电源来用于上述的应用，从而消除了增加硬件和/或精细硬件构造的需要。
由于在这种低频率下的RF耦合不能有效穿过厚的介电材料，与衬底(100)的RF耦合可以经由一个或多个ESC夹持电极(2010)，例如，经由耦合电容器而不是经由RF供电的工件支撑件(630)。为了维持与衬底(100)的均匀RF耦合，ESC的单个电极或多个电极也应均匀地布置在衬底(100)背后。如果使用多个电极，则难以实现这一点，因为电极之间的必需的间隙会造成RF耦合的局部变化，这不利地影响蚀刻的质量，特别是在衬底/带的界面处的底切。因此，ESC设计的优选实施例包括了所谓的单极设计，其中，单个电极被用于提供夹持力。
能够使用半导体工业中众所周知的技术来处理衬底。一般使用诸如SF6的基于氟的化学成分来处理硅衬底，SF6/O2化学成分因为其高速率和各向异向属性而通常被用于蚀刻硅。该化学成分的缺点是其对掩膜材料的相对低的选择性，例如对光致抗蚀剂是15-20：1。替代地，时分多路复用(TDM)工艺能够在沉积和蚀刻之间交替使用，以生产高度各向异性的深轮廓。例如，用于蚀刻硅的一种替代的工艺使用C4F8步骤以将聚合物沉积到硅衬底的所有暴露表面上(即，掩膜表面、蚀刻侧壁和蚀刻基底)，然后使用SF6步骤以选择性地从蚀刻基底上移除聚合物，然后各向同性地蚀刻少量的硅。重复上述步骤直到结束。这样的TDM工艺能够以大于200：1的对掩膜层的选择性来生产深入到硅中的各向异性特征。这则使TDM工艺成为用于硅衬底的等离子体分离的所期望的方法。注意，本发明不限于使用含氟化学成分或时分多路复用(TDM)工艺。例如，也可通过本领域所熟知的含Cl、HBr或I的化学成分来蚀刻硅衬底。
对于诸如GaAs的III-V族衬底，基于氯的化学成分广泛用在半导体工业中。在RF无线器件的制造中，减薄的GaAs衬底在器件朝下的情况下安装到载体上，然后它们被减薄并通过光致抗蚀剂图案化。GaAs被蚀刻掉，以将电触点暴露于正面的电路。该众所周知的工艺也能用于通过上述发明中描述的正面处理将器件分离。其它半导体衬底和合适的等离子体工艺也能够用于上述发明中的裸片的分离。
为了进一步减少与衬底/带的界面处的荷电相关的问题，能够在如下的时刻改变所述处理，在该时刻，所述界面被暴露于第二处理，该第二处理具有较小的底切倾向并且通常是低蚀刻速率处理。该变化发生的时间点取决于衬底的厚度，衬底的厚度可能是变化的。为了补偿这种可变性，使用端点技术检测到达衬底/带的界面处的时间。监测等离子体发射的光学技术通常用于检测端点，并且美国专利6,982,175和7,101,805描述了这样的适用于TDM工艺的端点技术。
在半导体衬底的单体化之后，可能有存在于器件上的不需要的残余物。铝通常用作用于半导体器件的电触点并且当暴露于基于氟的等离子体时，AlF3层被形成在其表面上。AlF3在正常的等离子体处理条件下是非易失性的并且不被泵离所述衬底并离开***，并在处理之后保持在表面上。铝上的AlF3是器件故障的通常原因，因为导线与电触点的结合强度被大大减小。因此，在等离子体处理之后从电触点的表面上移除AlF3是重要的。可以使用湿法；然而，这由于被分离的裸片的易碎性质而变得困难，而且，所述带的可能损伤会导致裸片的释放。因此，对于被设计成移除所形成的任何AlF3的处理，该处理能够在衬底仍处于真空室内的同时被改成第三处理。美国专利7,150,796描述了使用基于氢的等离子体来现场移除AlF3的方法。同样，当其它含卤素气体被用于蚀刻衬底时，该现场处理能够用于移除其它含卤素的残余物。
尽管以上的示例讨论了使用等离子体来分离裸片(切片)，但本发明的方面对于诸如通过等离子体蚀刻进行的衬底减薄的相关应用是有用的。在该应用中，衬底(100)能够在待蚀刻的表面上具有一些特征，或者替代地，待蚀刻的表面可以是无特征的(例如，减薄该大块衬底)。
本公开包括在所附权利要求中包含的以及上文描述的内容。尽管已经以其优选的形式通过一定程度的特殊性描述了本发明，但应理解，仅作为示例做出了该优选形式的本公开，而且，在不脱离本发明的精神和范围的情况下，可以进行构造的细节以及部件的组合和布置的许多变化。
现在，已经描述了本发明。

Claims (17)

1.一种用于对衬底进行等离子切片的方法，所述方法包括：
提供具有壁的处理室；
邻近所述处理室的所述壁提供等离子体源；
在所述处理室内提供工件支撑件；
在所述工件支撑件内提供静电吸盘，所述静电吸盘具有密封带和至少一个夹持电极；
将工件放置到所述工件支撑件上，所述工件具有支撑膜、框架和所述衬底；
使用所述静电吸盘将所述工件静电地夹持到所述工件支撑件；
使用所述等离子体源来产生等离子体；以及
在所述衬底不与所述密封带重叠且所述支撑膜的一部分与所述密封带的一部分重叠的同时，使用所产生的等离子体来蚀刻所述工件。
2.根据权利要求1所述的方法，还包括：使所述夹持电极与所述衬底的一部分重叠。
3.根据权利要求1所述的方法，还包括：使所述夹持电极与所述衬底完全重叠。
4.根据权利要求1所述的方法，还包括：使所述夹持电极与所述密封带的一部分重叠。
5.根据权利要求1所述的方法，还包括：使所述夹持电极与所述密封带完全重叠。
6.根据权利要求1所述的方法，还包括：使所述密封带的内径大于所述衬底的外径。
7.一种用于对衬底进行等离子切片的方法，所述方法包括：
提供具有壁的处理室；
邻近所述处理室的所述壁提供等离子体源；
在所述处理室内提供工件支撑件；
在所述工件支撑件内提供静电吸盘，所述静电吸盘具有至少一个夹持电极；
将工件放置到所述工件支撑件上，所述工件具有支撑膜、框架和所述衬底，其中，所述夹持电极的一部分与密封区域的一部分重叠；
使用所述静电吸盘将所述工件静电地夹持到所述工件支撑件；
使用所述等离子体源来产生等离子体；以及
在所述衬底不与所述密封区域重叠且所述支撑膜的一部分与所述密封区域的一部分重叠的同时，使用所产生的等离子体来蚀刻所述工件。
8.根据权利要求7所述的方法，还包括：使所述夹持电极与所述衬底完全重叠。
9.根据权利要求7所述的方法，还包括：使所述夹持电极的第一直径大于所述衬底的第二直径。
10.根据权利要求7所述的方法，还包括：使所述夹持电极延伸超过所述衬底的周界两毫米。
11.根据权利要求7所述的方法，还包括：使所述夹持电极是RF偏置的。
12.一种用于对衬底进行等离子切片的方法，所述方法包括：
提供具有壁的处理室；
邻近所述处理室的所述壁提供等离子体源；
在所述处理室内提供工件支撑件；
在所述工件支撑件内提供静电吸盘，所述静电吸盘具有密封带、流体入口和至少一个夹持电极，所述流体入口的至少一部分位于所述衬底的周界之外；
将工件放置到所述工件支撑件上，所述工件具有支撑膜、框架和所述衬底；
使用所述静电吸盘将所述工件静电地夹持到所述工件支撑件；
使用所述等离子体源来产生等离子体；以及
在所述流体入口的至少一部分与所述衬底重叠且所述支撑膜的一部分与所述流体入口的一部分重叠的同时，使用所产生的等离子体来蚀刻所述工件。
13.根据权利要求12所述的方法，还包括：使所述夹持电极与所述衬底的一部分重叠。
14.根据权利要求12所述的方法，还包括：使所述夹持电极与所述衬底完全重叠。
15.根据权利要求12所述的方法，还包括：使所述夹持电极是RF偏置的。
16.根据权利要求12所述的方法，还包括：使所述密封带完全环绕所述衬底。
17.根据权利要求12所述的方法，还包括：使所述流体入口位于所述衬底的周界之外。
CN201480012801.8A 2013-03-06 2014-03-03 用于对半导体晶圆进行等离子切片的方法和设备 Active CN105190862B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/787,032 2013-03-06
US13/787,032 US9070760B2 (en) 2011-03-14 2013-03-06 Method and apparatus for plasma dicing a semi-conductor wafer
PCT/US2014/019914 WO2014137905A2 (en) 2013-03-06 2014-03-03 Method and apparatus for plasma dicing a semi-conductor wafer

Publications (2)

Publication Number Publication Date
CN105190862A CN105190862A (zh) 2015-12-23
CN105190862B true CN105190862B (zh) 2018-09-11

Family

ID=50349895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480012801.8A Active CN105190862B (zh) 2013-03-06 2014-03-03 用于对半导体晶圆进行等离子切片的方法和设备

Country Status (5)

Country Link
EP (2) EP2965349A2 (zh)
JP (1) JP6388886B2 (zh)
CN (1) CN105190862B (zh)
TW (2) TWI579915B (zh)
WO (1) WO2014137905A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6555656B2 (ja) * 2015-02-17 2019-08-07 パナソニックＩｐマネジメント株式会社 プラズマ処理装置および電子部品の製造方法
JP6516125B2 (ja) * 2015-09-07 2019-05-22 パナソニックＩｐマネジメント株式会社 プラズマ処理方法および電子部品の製造方法
JP6473974B2 (ja) * 2016-09-30 2019-02-27 パナソニックＩｐマネジメント株式会社 プラズマ処理装置およびプラズマ処理方法
WO2018075262A1 (en) * 2016-10-18 2018-04-26 Mattson Technology, Inc. Systems and methods for workpiece processing
CN110100298B (zh) * 2016-12-27 2022-10-04 瑞士艾发科技 射频电容耦合双频率蚀刻反应器
JP6818351B2 (ja) * 2017-04-14 2021-01-20 サムコ株式会社 ウエハ処理装置
JP6861570B2 (ja) * 2017-04-27 2021-04-21 東京エレクトロン株式会社 基板処理装置
GB201708927D0 (en) * 2017-06-05 2017-07-19 Spts Technologies Ltd Methods of plasma etching and plasma dicing
US11239060B2 (en) 2018-05-29 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Ion beam etching chamber with etching by-product redistributor
US11069514B2 (en) * 2018-07-27 2021-07-20 Applied Materials, Inc. Remote capacitively coupled plasma source with improved ion blocker

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US48001A (en) 1865-05-30 Improvement in sawing-mach ines
US4158589A (en) * 1977-12-30 1979-06-19 International Business Machines Corporation Negative ion extractor for a plasma etching apparatus
KR0164618B1 (ko) * 1992-02-13 1999-02-01 이노우에 쥰이치 플라즈마 처리방법
KR100276736B1 (ko) * 1993-10-20 2001-03-02 히가시 데쓰로 플라즈마 처리장치
US5870271A (en) * 1997-02-19 1999-02-09 Applied Materials, Inc. Pressure actuated sealing diaphragm for chucks
CN1057855C (zh) * 1997-06-28 2000-10-25 丁开纪 计算机汉字笔画组合输入方法
US6187685B1 (en) 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
JP3475887B2 (ja) * 2000-01-11 2003-12-10 株式会社村田製作所 スイッチング電源装置
US20030062064A1 (en) 2001-09-28 2003-04-03 Infineon Technologies North America Corp. Method of removing PECVD residues of fluorinated plasma using in-situ H2 plasma
US6642127B2 (en) * 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
US6982175B2 (en) 2003-02-14 2006-01-03 Unaxis Usa Inc. End point detection in time division multiplexed etch processes
EP1623457B1 (en) 2003-05-09 2008-11-26 Unaxis USA Inc. Endpoint detection in time division multiplexed processes using an envelope follower algorithm
JP4227865B2 (ja) * 2003-08-12 2009-02-18 株式会社ディスコ プラズマエッチング方法及びプラズマエッチング装置
JP4515171B2 (ja) * 2004-06-30 2010-07-28 株式会社アルバック 真空処理方法
JP4288252B2 (ja) * 2005-04-19 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US8011317B2 (en) * 2006-12-29 2011-09-06 Intermolecular, Inc. Advanced mixing system for integrated tool having site-isolated reactors
JP2009065079A (ja) * 2007-09-10 2009-03-26 Toyota Motor Corp 半導体ウェハを保持する方法とそのために用いられる支持部材
JP4858395B2 (ja) * 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
JP5222442B2 (ja) * 2008-02-06 2013-06-26 東京エレクトロン株式会社 基板載置台、基板処理装置及び被処理基板の温度制御方法
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9105705B2 (en) * 2011-03-14 2015-08-11 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9343365B2 (en) * 2011-03-14 2016-05-17 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP5732941B2 (ja) * 2011-03-16 2015-06-10 東京エレクトロン株式会社 プラズマエッチング装置及びプラズマエッチング方法
JP5528394B2 (ja) * 2011-05-30 2014-06-25 パナソニック株式会社 プラズマ処理装置、搬送キャリア、及びプラズマ処理方法
US8912077B2 (en) * 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US8951819B2 (en) * 2011-07-11 2015-02-10 Applied Materials, Inc. Wafer dicing using hybrid split-beam laser scribing process with plasma etch

Also Published As

Publication number Publication date
TWI579915B (zh) 2017-04-21
EP2965349A2 (en) 2016-01-13
EP3594998A1 (en) 2020-01-15
WO2014137905A2 (en) 2014-09-12
TWI584371B (zh) 2017-05-21
TW201637094A (zh) 2016-10-16
JP2016517624A (ja) 2016-06-16
CN105190862A (zh) 2015-12-23
EP3594998B1 (en) 2022-01-05
WO2014137905A3 (en) 2015-02-26
JP6388886B2 (ja) 2018-09-12
TW201438104A (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
US11488865B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
CN105190862B (zh) 用于对半导体晶圆进行等离子切片的方法和设备
CN105144352B (zh) 用于对半导体晶圆进行等离子体切片的方法和设备
US9711406B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
EP2698813B1 (en) Method for plasma dicing a semi-conductor wafer
JP6450763B2 (ja) 半導体ウエハをプラズマ・ダイシングするための方法及び装置
US9082839B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
EP3114703B1 (en) Method for plasma dicing a semi-conductor wafer
US20230020438A1 (en) Method and apparatus for plasma dicing a semi-conductor wafer
US20230343647A1 (en) Method and apparatus for plasma dicing a semi-conductor wafer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant