CN105185828A - 鳍式场效晶体管与其制备方法 - Google Patents

鳍式场效晶体管与其制备方法 Download PDF

Info

Publication number
CN105185828A
CN105185828A CN201510323753.0A CN201510323753A CN105185828A CN 105185828 A CN105185828 A CN 105185828A CN 201510323753 A CN201510323753 A CN 201510323753A CN 105185828 A CN105185828 A CN 105185828A
Authority
CN
China
Prior art keywords
basic unit
fin
hard cover
cover screen
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510323753.0A
Other languages
English (en)
Inventor
吴孝哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd
Jiangsu Advanced Memory Technology Co Ltd
Jiangsu Advanced Memory Semiconductor Co Ltd
Original Assignee
British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd
Ningbo Epoch Quan Xin Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd, Ningbo Epoch Quan Xin Science And Technology Ltd filed Critical British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd
Priority to CN201510323753.0A priority Critical patent/CN105185828A/zh
Publication of CN105185828A publication Critical patent/CN105185828A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明揭露一种鳍式场效晶体管及其制备方法。鳍式场效晶体管包含一基层与一栅极结构。基层具有呈大致平行排列的两第一鳍状部分,而栅极结构位于这些第一鳍状部分上并垂直横跨这些第一鳍状部分,且栅极结构接触这些第一鳍状部分之间的基层。

Description

鳍式场效晶体管与其制备方法
技术领域
本发明是有关一种鳍式场效晶体管。
背景技术
半导体集成电路(IC)产业经历高速的成长。集成电路的材料及设计方面的技术进步已创造数个世代的集成电路,每一代的集成电路都具有比前一代更小且更复杂的电路。在集成电路演进的过程中,特征结构密度(亦即,每芯片面积中相互连接的元件的数目)通常随着几何尺寸(亦即,所使用的制造方法可产生的最小组件或线路)的缩小而增加。这种尺寸缩减的制程的优点在于提高生产效率以及降低相关成本。
尺寸的缩减同时也提升加工及制造集成电路的复杂性,为了实现这些进步,在集成电路加工及制造方面需要类似的发展。三维晶体管,例如鳍式场效晶体管(fin-likefield-effecttransistor,FinFET),已被导入用以取代平面晶体管(planartransistor)。虽然现有的鳍式场效晶体管元件及其制造方法已普遍足以达成预期的目标,然而却无法完全满足所有需求。举例来说,鳍式场效晶体管中鳍状结构间的关键尺寸(criticaldimension)非常小,已经超过目前的微影技术所能达到的极限。因此,业界亟需一种新颖且有效率的制程以制备鳍式场效晶体管。
发明内容
本发明的一方面是提供一种鳍式场效晶体管,包含一基层与一栅极结构。基层具有呈大致平行排列的两第一鳍状部分,而栅极结构位于这些第一鳍状部分上并垂直横跨这些第一鳍状部分,且栅极结构接触这些第一鳍状部分之间的基层。
根据本发明一或多个实施方式,栅极结构包含一栅极介电层与一栅极电极。栅极介电层覆盖这些第一鳍状部分的侧壁与这些第一鳍状部分之间的基层,而栅极电极位于栅极介电层上并垂直横跨这些第一鳍状部分。
根据本发明一或多个实施方式,基层还包含两第二鳍状部分连接这些第一鳍状部分,以形成一环形鳍状结构,且栅极电极无横跨这些第二鳍状部分。
本发明的另一方面是提供一种鳍式场效晶体管的制备方法,包含下列步骤。先形成一第一硬罩幕于一基层上,且基层具有一中央区与环绕中央区的一周边区,接着移除位于周边区的第一硬罩幕与部分的基层。再移除第一硬罩幕,以使绝缘结构与位于中央区的基层之间具有一高度差,更形成一第二硬罩幕共形地覆盖绝缘结构与基层。之后移除部分第二硬罩幕,以通过高度差形成一环形硬罩幕于基层上,最后以环形硬罩幕为遮罩,凹陷绝缘结构与基层,以使基层具有一环形鳍状结构。
根据本发明一或多个实施方式,还包含下列步骤。再形成一栅极介电层覆盖环形鳍状结构的侧壁,与位于环形鳍状结构中的基层,之后形成一栅极电极于栅极介电层上。最后图案化栅极电极以形成一栅极结构。
根据本发明一或多个实施方式,在形成绝缘结构至周边区的基层上后,更研磨绝缘结构与第一硬罩幕,以使绝缘结构的一上表面与第一硬罩幕的一上表面为共平面。
根据本发明一或多个实施方式,第一硬罩幕的厚度介于900至1100纳米之间。
根据本发明一或多个实施方式,是以一干蚀刻制程同时移除部分第二硬罩幕以及凹陷绝缘结构与基层,以使基层具有环状鳍状结构。
根据本发明一或多个实施方式,更形成一氧化层于基层与该第一硬罩幕之间。
根据本发明一或多个实施方式,是以物理气相沉积法(PVD)、化学气相沉积法(CVD)、原子层沉积法(ALD)方式形成第二硬罩幕共形地覆盖绝缘结构与基层。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂,所附附图的详细说明如下:
图1A绘示本发明部份实施方式中一种鳍式场效晶体管的上视图;
图1B绘示图1A的鳍式场效晶体管沿着AA剖线的剖面图;
图1C绘示图1A的鳍式场效晶体管沿着BB剖线的剖面图;
图2A绘示本发明部份实施方式中一种鳍式场效晶体管的上视图;
图2B绘示图2A的鳍式场效晶体管沿着AA剖线的剖面图;
图2C绘示图2A的鳍式场效晶体管沿着BB剖线的剖面图;
图3A、图4A、图5A、图6A、图7A、图8A及图9A分别绘示图1A的鳍式场效晶体管,在制程各个阶段的上视图;
图3B、图4B、图5B、图6B、图7B、图8B及图9B分别绘示图1A的鳍式场效晶体管,在制程各个阶段沿着AA剖线的剖面图;
图3C、图4C、图5C、图6C、图7C、图8C及图9C分别绘示图1A的鳍式场效晶体管,在制程各个阶段沿着CC剖线的剖面图。
具体实施方式
以下将以附图揭露本发明的多个实施方式,为明确说明起见,许多实务上的细节将在以下叙述中一并说明。然而,应了解到,这些实务上的细节不应用以限制本发明。也就是说,在本发明部分实施方式中,这些实务上的细节是非必要的。此外,为简化附图起见,一些已知惯用的结构与元件在附图中将以简单示意的方式绘示。
请先参阅图1A至图1C,图1A绘示本发明部份实施方式中一种鳍式场效晶体管的上视图、图1B绘示图1A的鳍式场效晶体管沿着AA剖线的剖面图、而图1C绘示图1A的鳍式场效晶体管沿着BB剖线的剖面图。如图1A至图1C所示,鳍式场效晶体管100具有一基层110、一绝缘结构120、一栅极结构130与一环形硬罩幕140。由图1A观之,环形硬罩幕140为一封闭结构,并将基层110区隔为一中央区110a与一周边区110b环绕中央区110a。绝缘结构120位于基板110的周边区110b并环绕此环形硬罩幕140,但中央区110a的基层110上不具有任何绝缘结构120。栅极结构130通过中央区110a与边缘区110b,并覆盖部分的环形硬罩幕140。在本发明的部分实施例中,环形硬罩幕140的材质包含氮化硅、氮氧化硅、碳化硅,或其他合适的材料。在本发明的其他部分实施例中,绝缘结构120的材质包含氮化硅、氮氧化硅、碳化硅、氟硅玻璃、或其他合适的材料。
继续参阅图1B与图1C,基层110具有突出的两第一鳍状部分112a以及两第二鳍状部分112b。这些第一鳍状部分112a呈大致平行排列,而这些第二鳍状部分112b则分别位于第一鳍状部分112a的相对两侧以连接第一鳍状部分112a。借此,可形成具有封闭结构的一环形鳍状结构,而环形硬罩幕140是覆盖此环形鳍状结构。环形鳍状结构使纳米级的鳍状结构不易倒塌,一般直立鳍状结构在纳米级时,因其尺寸过小,在制作过程中,容易倒塌。但通过第二鳍状部分112b与第一鳍状部分112a连接形成环形鳍状结构,使其结构更为稳固,进而提升鳍式场效晶体管100的良率与可靠性。在本发明的部分实施例中,基层110的材质包含硅或其他半导体元素,如锗或III-V族元素,但不以此为限。
如图1C所示,栅极结构130位于这些第一鳍状部分112a上,并垂直横跨这些第一鳍状部分112a。栅极结构130将第一鳍状部分112a分隔成一源极区域及一漏极区域,而第一鳍状部分112a与栅极结构130之间的接触区域即为鳍式场效晶体管100的有效通道(effectivechannel)区域。通过中央区110a与边缘区110b的栅极结构130垂直横跨这些第一鳍状部分112a,而部分的栅极结构130位于绝缘结构120上。值得注意的是,中央区110a的基层110上不具有绝缘结构120,因此栅极结构130会直接接触第一鳍状部分112a之间的基层110,并增加栅极结构130与第一鳍状部分112a间的接触面积。在本实施方式中,基层110上更具有一氧化层150,而栅极结构130是直接接触第一鳍状部分112a之间的氧化层150。
具体而言,栅极结构130接触第一鳍状部分112a的侧壁,使其作为通道传输电流。且因中央区110a的基层110上不具有绝缘结构120,栅极结构130与第一鳍状部分112a的侧壁间可具有更大的接触面积,以增加通道宽度并提升鳍式场效晶体管的100驱动电流。在本发明的其他部分实施例中,鳍式场效晶体管100不具有环形硬罩幕140,栅极结构130更接触第一鳍状部分112a的顶部,使其亦可作为通道传输电流。
请继续参阅图1B与图1C,此处所述的栅极结构130包含一栅极介电层132与一栅极电极134。栅极介电层132顺应的覆盖第一鳍状部分112a的侧壁,与这些第一鳍状部分112a之间的基层110。此外,栅极介电层132更延伸覆盖两第二鳍状部分112b的侧壁。栅极电极134位于栅极介电层132上,并垂直横跨这些第一鳍状部分112a。在本发明的部分实施例中,栅极介电层132的材质包含氧化硅、氧化铪、氧化硅铪、氮氧化硅铪、氧化钽铪、氧化钛铪、氧化钽铪,或其组合,而栅极电极134的材质包含多晶硅、钨、铝、钛、氮化钛、钽、氮化钽、钴、铜、镍、或其组合。
如图1B所示,第二鳍状部分112b上不具有栅极电极134,且栅极电极134亦不会横跨这些第二鳍状部分112b,因此其于鳍式场效晶体管100中不具有任何功能性(functionality)。在本发明的其他部分实施例中,鳍式场效晶体管100可不具有这些第二鳍状部分112b,请参阅图2A至图2C以理解鳍式场效晶体管100不具有第二鳍状部分112b的实施方式。图2A绘示本发明其他部份实施方式中一种鳍式场效晶体管的上视图、图2B绘示图2A的鳍式场效晶体管沿着AA剖线的剖面图、而图2C绘示图2A的鳍式场效晶体管沿着BB剖线的剖面图。图2A至图2C的鳍式场效晶体管200与图1A至图1C的鳍式场效晶体管100的差别在于,图2A至图2C的第一鳍状部分112a呈大致平行排列并彼此分离,并不存在任何第二鳍状部分连接这些第一鳍状部分112a。栅极介电层132则顺应的覆盖第一鳍状部分112a的侧壁,与两第一鳍状部分112a之间的基层110。栅极电极134则位于栅极介电层132上,并垂直横跨这些第一鳍状部分112a。
请继续参阅图3A、图4A、图5A、图6A、图7A、图8A及图9A,图3B、图4B、图5B、图6B、图7B、图8B及图9B,与图3C、图4C、图5C、图6C、图7C、图8C及图9C以理解图1A的鳍式场效晶体管100的制备方法。图3A、图4A、图5A、图6A、图7A、图8A及图9A分别绘示图1A的鳍式场效晶体管100,在制程各个阶段的上视图、图3B、图4B、图5B、图6B、图7B、图8B及图9B分别绘示图1A的鳍式场效晶体管100,在制程各个阶段沿着AA剖线的剖面图、而图3C、图4C、图5C、图6C、图7C、图8C及图9C分别绘示图1A的鳍式场效晶体管100,在制程各个阶段沿着CC剖线的剖面图。
如图3A至图3C所示,先形成一第一硬罩幕310于基层110上,且基层110具有中央区110a与环绕中央区110a的周边区110b,再形成一光阻层320至第一硬罩幕310上。形成第一硬罩幕310的方式可例如为物理气相沉积、化学气相沉积或原子层沉积,且此第一硬罩幕310的厚度T1介于900至1100纳米之间。接着可将光阻层320旋转涂布至第一硬罩幕310上,并利用曝光将一光罩(未绘示)的图案转移至光阻层320上,以暴露位于周边区110b的第一硬罩幕310。在本发明的部分实施例中,是先沉积氧化层150至基层110上,再沉积第一硬罩幕310于氧化层150上,以形成氧化层150于基层110与第一硬罩幕310之间。在本发明的其他部份实施例中,形成氧化层150的方式可例如为物理气相沉积、化学气相沉积或原子层沉积。最后使用干蚀刻或湿蚀刻制程,以通过光阻层320移除位于周边区110b的第一硬罩幕310、氧化层150与部分的基层110。
请接着参阅图4A至图4C,先移除光阻层320,接着形成绝缘结构120至周边区110b的基层110上。可利用物理气相沉积、化学气相沉积或原子层沉积方式沉积绝缘材料,例如:氧化硅、氮化硅、氮氧化硅或氟硅玻璃,以形成绝缘结构120,且绝缘结构120环绕位于中央区110a的基层110与第一硬罩幕310。但在沉积过程中,部分的绝缘材料会覆盖至第一硬罩幕310上,于此情况,则进一步更研磨绝缘结构120与第一硬罩幕310以移除这些残留的绝缘材料,使绝缘结构120的一上表面与第一硬罩幕310的一上表面为共平面。在本发明的部分实施例中,是以化学机械研磨法(chemicalmechanicalpolishing,CMP)研磨绝缘结构120与第一硬罩幕310。
继续参阅图5A至图5C,移除第一硬罩幕310,以使绝缘结构120与位于中央区110a的基层110之间具有一高度差H1。如前所述,研磨使绝缘结构120与第一硬罩幕310的上表面为共平面,因此在移除第一硬罩幕310后会形成高度差H1于绝缘结构120与中央区110a的基层110之间,且此高度差H1大致与第一硬罩幕310的厚度T1相同。
接着参阅图6A至图6C,形成一第二硬罩幕330共形地覆盖绝缘结构120与基层110。在此实施方式中,中央区110a的基层110上更具有氧化层150,移除第一硬罩幕310后会在绝缘结构120的上表面与氧化层150之间形成一高度差H1(请参阅图5B),而第二硬罩幕330是共形地覆盖绝缘结构120与氧化层150。具体而言,第二硬罩幕330是顺应地覆盖绝缘结构120的上表面与侧壁,以及中央区110a的基层110。且第二硬罩幕330在绝缘结构120的侧壁处的厚度T2大于其在绝缘结构120的上表面与基层110上的厚度T3。必须说明的是,此处所述的厚度T2与T3为与基层110呈垂直方向的厚度。在本发明的部分实施例中,第一硬罩幕310与第二硬罩幕330可选用相同或不同的材料。在此实施例中,若此高度差H1过小将不利于形成共形的第二硬罩幕330,因此第一硬罩幕310需具有够厚的厚度T1,以在移除第一硬罩幕310后形成足够的高度差H1于绝缘结构120与位于中央区110a的基层110之间。在本发明的部分实施例中,第一硬罩幕310的厚度T1介于900至1100纳米之间。再者,是以物理气相沉积法(PVD)、化学气相沉积法(CVD)、原子层沉积法(ALD)方式形成第二硬罩幕330以达成良好的阶梯覆盖性,借此使第二硬罩幕330均匀的覆盖绝缘结构120的侧壁。
接着参阅图7A至图7C,移除部分第二硬罩幕330,以通过此高度差形成环形硬罩幕140于基层110上。如前所述,因基层110与绝缘结构120之间具有高度差,使得共形形成的第二硬罩幕330具有不同的厚度T2与T3。在非等向性蚀刻制程中,会逐渐消减第二硬罩幕330与基层110呈垂直方向的厚度,以移除位于绝缘结构120的上表面与基层110上的第二硬罩幕330。然而,位于绝缘结构120的侧壁的第二硬罩幕330因具有较大的厚度T2而不会被完全移除,其仍留在基层110上并具有环形结构。如图7B与图7C所示,非等向性蚀刻制程削减第二硬罩幕330的厚度T2以暴露其下的绝缘结构120与部分的氧化层150,并余留环形硬罩幕140于绝缘结构120的侧壁处。此环形硬罩幕140与基层110呈垂直方向的厚度T4大致等于厚度T2减去厚度T3。
继续参阅图8A至图8C,以环形硬罩幕140为遮罩,进行蚀刻制程以凹陷绝缘结构120与基层110,以使基层110具有环形鳍状结构。环形硬罩幕140下的基层110与氧化层150在蚀刻制程中受保护而不会被移除,而绝缘结构120与部分的基层110与氧化层150因未被环形硬罩幕140覆盖,其将在蚀刻制程中逐渐凹陷,使得环形鳍状结构突出于基层110。在本发明的部分实施例中,凹陷绝缘结构120与基层110的同时亦会移除部分的环形硬罩幕140,使其厚度降低。在本发明的其他部分实施例中,可控制蚀刻制程的条件,以在凹陷绝缘结构120与基层110的同时完全移除环形硬罩幕140,只余留突出的环形鳍状结构。此环状鳍状结构具有呈大致平行排列的两第一鳍状部分112a,而第二鳍状部分112b则分别位于第一鳍状部分112a的两侧以连接第一鳍状部分112a。
综观而言,第一硬罩幕310的高度差H1使形成的第二硬罩幕330在垂直基层110方向具有不同的厚度T2与T3,因而可直接以非等向性蚀刻制程削减第二硬罩幕330的厚度以制备环形硬罩幕,并不需使用额外的光阻层图案化第二硬罩幕330。此外,形成的环形硬罩幕具有较小的关键尺寸,其可用于制备具有较小关键尺寸的环形鳍状结构。
在本发明的部分实施例中,是使用一干蚀刻制程,以在移除部分第二硬罩幕330的同时凹陷绝缘结构120与基层110,并形成环形鳍状结构于基层110中。在本发明的其他部分实施例中,干蚀刻制程使用的蚀刻气体可包含六氟化硫、氦气、四氟化碳、三氟甲烷、溴化氢、氯气、氧气、氮气、或其组合,但本发明不以此为限。
最后,形成一栅极结构130于环形鳍状结构上,并横跨部分的环形鳍状结构。参阅图9A至图9C,在此步骤中,是先沉积栅极介电层132覆盖环状鳍状结构的侧壁,与两第一鳍状部分112a之间的基层110,接着再沉积栅极电极134于栅极介电层132上,最后再图案化栅极电极134以形成栅极结构130,而完成如图1A~1C所示的鳍式场效晶体管100的制备。如前所述,环形鳍状结构可细分为第一鳍状部分112a与第二鳍状部分112b。在此实施例中,通过图案化制程形成的栅极电极134垂直横跨这些第一鳍状部分112a,并掺杂栅极电极134两侧的第一鳍状部分112a以形成源极区域及漏极区域。值得注意的是,第一鳍状部分112a之间不具有任何的绝缘结构120,因此形成的闸级结构会直接接触第一鳍状部分112a之间的基层110。此外,第二鳍状部分112b上与其侧壁旁的栅极电极134在图案化制程中被完全移除,使第二鳍状部分112b在鳍式场效晶体管100中不具有任何功能性(functionality)。在本发明的部分实施例中,形成栅极介电层132与栅极电极134可例如为物理气相沉积、化学气相沉积或原子层沉积。
值得注意的是,在图8A至图8C的步骤后,可移除无功能性的第二鳍状部分112b。例如,可使用一图案化光阻层覆盖环形鳍状结构的第一鳍状部分112a,并利用干蚀刻制程或湿蚀刻制程移除暴露的第二鳍状部分112b,之后再移除图案化光阻层,借此可使基层110具有分离的两个第一鳍状部分112a。然后,沉积栅极介电层132覆盖构第一鳍状部分112a的侧壁,与这些第一鳍状部分112a之间的基层110,接着再沉积栅极电极134于栅极介电层132上,最后再图案化栅极电极134以形成栅极结构130,而完成如图2A~2C所示的鳍式场效晶体管200的制备。
虽然本发明已以实施方式揭露如上,然其并非用以限定本发明,任何熟悉此技艺者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (10)

1.一种鳍式场效晶体管,其特征在于,包含:
一基层,具有两第一鳍状部分,且所述第一鳍状部分呈大致平行排列;以及
一栅极结构,位于所述第一鳍状部分上并垂直横跨所述第一鳍状部分,且该栅极结构接触所述第一鳍状部分之间的该基层。
2.根据权利要求1所述的鳍式场效晶体管,其特征在于,该栅极结构包含:
一栅极介电层,覆盖所述第一鳍状部分的侧壁与所述第一鳍状部分之间的该基层;以及
一栅极电极,位于该栅极介电层上并垂直横跨所述第一鳍状部分。
3.根据权利要求2所述的鳍式场效晶体管,其特征在于,该基层还包含两第二鳍状部分连接所述第一鳍状部分,以形成一环形鳍状结构,且该栅极电极无横跨所述第二鳍状部分。
4.一种鳍式场效晶体管的制备方法,其特征在于,包含:
形成一第一硬罩幕于一基层上,该基层具有一中央区与一周边区环绕该中央区;
移除位于该周边区的该第一硬罩幕与部分该基层;
形成一绝缘结构至该周边区的该基层上;
移除该第一硬罩幕,以使该绝缘结构与位于该中央区的该基层之间具有一高度差;
形成一第二硬罩幕共形地覆盖该绝缘结构与该基层;
移除部分该第二硬罩幕,以通过该高度差形成一环形硬罩幕于该基层上;以及
以该环形硬罩幕为遮罩,凹陷该绝缘结构与该基层,以使该基层具有一环形鳍状结构。
5.根据权利要求4所述的鳍式场效晶体管的制备方法,其特征在于,还包含:
形成一栅极介电层覆盖该环形鳍状结构的侧壁,与位于该环形鳍状结构中的该基层;
形成一栅极电极于该栅极介电层上;以及
图案化该栅极电极以形成一栅极结构。
6.根据权利要求4所述的鳍式场效晶体管的制备方法,其特征在于,在形成该绝缘结构至该周边区的该基层上后,还包含:
研磨该绝缘结构与该第一硬罩幕,以使该绝缘结构的一上表面与该第一硬罩幕的一上表面为共平面。
7.根据权利要求4所述的鳍式场效晶体管的制备方法,其特征在于,该第一硬罩幕的厚度介于900至1100纳米之间。
8.根据权利要求4所述的鳍式场效晶体管的制备方法,其特征在于,是以一干蚀刻制程同时移除部分该第二硬罩幕以及凹陷该绝缘结构与该基层,以使该基层具有该环状鳍状结构。
9.根据权利要求4所述的鳍式场效晶体管的制备方法,其特征在于,还包含:
形成一氧化层于该基层与该第一硬罩幕之间。
10.根据权利要求4所述的鳍式场效晶体管的制备方法,其特征在于,是以物理气相沉积法、化学气相沉积法、原子层沉积法方式形成该第二硬罩幕共形地覆盖该绝缘结构与该基层。
CN201510323753.0A 2015-06-12 2015-06-12 鳍式场效晶体管与其制备方法 Pending CN105185828A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510323753.0A CN105185828A (zh) 2015-06-12 2015-06-12 鳍式场效晶体管与其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510323753.0A CN105185828A (zh) 2015-06-12 2015-06-12 鳍式场效晶体管与其制备方法

Publications (1)

Publication Number Publication Date
CN105185828A true CN105185828A (zh) 2015-12-23

Family

ID=54907802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510323753.0A Pending CN105185828A (zh) 2015-06-12 2015-06-12 鳍式场效晶体管与其制备方法

Country Status (1)

Country Link
CN (1) CN105185828A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105788632A (zh) * 2016-02-26 2016-07-20 宁波时代全芯科技有限公司 记忆体结构与记忆体电路
CN107026175A (zh) * 2015-12-28 2017-08-08 瑞萨电子株式会社 半导体器件及其制造方法
CN107492571A (zh) * 2016-06-13 2017-12-19 格科微电子(上海)有限公司 Cmos图像传感器的双鳍形场效应晶体管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097952A (zh) * 2006-06-26 2008-01-02 茂德科技股份有限公司 多重鳍状场效应晶体管及其制作方法
US20130168819A1 (en) * 2011-12-28 2013-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like BJT
CN203277389U (zh) * 2013-05-29 2013-11-06 联华电子股份有限公司 半导体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097952A (zh) * 2006-06-26 2008-01-02 茂德科技股份有限公司 多重鳍状场效应晶体管及其制作方法
US20130168819A1 (en) * 2011-12-28 2013-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like BJT
CN203277389U (zh) * 2013-05-29 2013-11-06 联华电子股份有限公司 半导体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026175A (zh) * 2015-12-28 2017-08-08 瑞萨电子株式会社 半导体器件及其制造方法
CN107026175B (zh) * 2015-12-28 2022-02-18 瑞萨电子株式会社 半导体器件及其制造方法
CN105788632A (zh) * 2016-02-26 2016-07-20 宁波时代全芯科技有限公司 记忆体结构与记忆体电路
CN105788632B (zh) * 2016-02-26 2019-04-02 江苏时代全芯存储科技有限公司 记忆体电路
CN107492571A (zh) * 2016-06-13 2017-12-19 格科微电子(上海)有限公司 Cmos图像传感器的双鳍形场效应晶体管

Similar Documents

Publication Publication Date Title
US20210391420A1 (en) Fin recess last process for finfet fabrication
CN103177950B (zh) 制造鳍器件的结构和方法
CN106158658B (zh) 制造Fin-FET器件的装置和方法
TWI524464B (zh) FinFET元件與其形成方法
JP6325669B2 (ja) 半導体構造、集積回路構造、及びそれらの製造方法
TWI591827B (zh) 半導體元件及其形成方法
US9269815B2 (en) FinFET semiconductor device with a recessed liner that defines a fin height of the FinFet device
US9190497B2 (en) Method for fabricating semiconductor device with loop-shaped fin
KR102343209B1 (ko) 반도체 장치 및 그 제조 방법
TW201946226A (zh) 具襯墊間隙壁的閘極切割結構及相關方法
CN105745738B (zh) 自对准栅极触点结构
CN106711044A (zh) 切割金属栅极的方法
TW201727830A (zh) 半導體裝置
CN108538786B (zh) 半导体装置及其制造方法
US8883623B2 (en) Facilitating gate height uniformity and inter-layer dielectric protection
US20210351068A1 (en) Single diffusion cut for gate structures
CN105185828A (zh) 鳍式场效晶体管与其制备方法
CN109560046B (zh) 半导体结构及其形成方法
US20160086966A1 (en) Semiconductor memory array with air gaps between adjacent gate structures and method of manufacturing the same
TWI728966B (zh) 半導體元件及其製作方法
KR102541010B1 (ko) 반도체 장치
TW201903892A (zh) 用於形成自對準接觸物的擴大犧牲閘極覆蓋物
CN106558610B (zh) 一种半导体器件及其制备方法、电子装置
CN105097516A (zh) 一种FinFET器件及其制造方法、电子装置
JP2013045953A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170703

Address after: No. 188 East Huaihe Road, Huaiyin District, Jiangsu, Huaian

Applicant after: Jiangsu times all core storage technology Co., Ltd.

Applicant after: Jiangsu times core semiconductor Co., Ltd.

Applicant after: The British Vigin Islands manufacturer epoch Quan Xin Science and Technology Ltd.

Address before: 315195 Zhejiang city of Ningbo province Yinzhou Industrial Park (New Yinzhou District Jiang Shan Zhen Zhang Yu Cun)

Applicant before: Ningbo epoch Quan Xin Science and Technology Ltd.

Applicant before: The British Vigin Islands manufacturer epoch Quan Xin Science and Technology Ltd.

WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151223

WD01 Invention patent application deemed withdrawn after publication