CN111725134A - 一种阵列基板及其制造方法 - Google Patents
一种阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN111725134A CN111725134A CN202010434849.5A CN202010434849A CN111725134A CN 111725134 A CN111725134 A CN 111725134A CN 202010434849 A CN202010434849 A CN 202010434849A CN 111725134 A CN111725134 A CN 111725134A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- terminal
- electrode
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 239000010410 layer Substances 0.000 claims abstract description 217
- 229910052751 metal Inorganic materials 0.000 claims abstract description 122
- 239000002184 metal Substances 0.000 claims abstract description 122
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 84
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 84
- 239000011241 protective layer Substances 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 239000000463 material Substances 0.000 claims description 42
- 230000002093 peripheral effect Effects 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 16
- 238000001312 dry etching Methods 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 4
- 239000011787 zinc oxide Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000004380 ashing Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 9
- 238000002161 passivation Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910001257 Nb alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种阵列基板及其制造方法，本发明提供一种阵列基板的制造方法采用6道光罩步骤形成阵列基板，分别为形成第一金属层(第1道光罩)、形成半导体有源层和像素电极层(第2道光罩)、形成保护层(第3道光罩)、形成源极和漏极(第4道光罩)、形成绝缘保护层(第5道光罩)以及共用电极层(第6到光罩)。本发明精简了金属氧化物阵列基板的制造步骤，提供高迁移率金属氧化物半导体TFT器件，同时解决了金属氧化(尤其是源极和漏极的氧化问题)的问题，提升产品品质；本发明在金属氧化物半导体层分别直接与源极和漏极接触，较有沟道保护层的其它设计接触面积大，接触阻抗较低。
Description
技术领域
本发明属于面板显示的技术领域，尤其涉及一种阵列基板及其制造方法。
背景技术
近年来，显示器件不断在向着大尺寸、窄边框、低功耗、高分辨率、高刷新率、柔性化方向等发展，金属氧化物半导体层与采用铜形成栅极线和数据线的技术显示面板行业具有天然的优势。同时，随着TFT-LCD显示技术不断发展，降低显示面板生产成本逐渐成为每个企业生产的首选课题，液晶显示面板由阵列基板和彩膜基板通过成盒工艺组立而成，其中的阵列基板是采用多道光罩在不同层别上进行定义图形，每一层图形制备工艺都包括清洗、成膜、光阻涂覆、掩膜曝光、显影、刻蚀和剥离这些工序，通过多次循环这些工序，最终完成阵列基板的制备。为了降低面板生产成本和提升产品良品率，工程技术人员专注于减少使用光罩次数。
传统非晶硅的阵列基板采用FFS显示技术，其量产制造工艺使用5道光罩或者6道光罩技术，对于金属氧化物而言，由于其工艺稳定性较非晶硅复杂，现有主要量产工艺技术为9道光罩(沟道蚀刻阻挡型)，也有部分采用8道光罩工艺(背沟道蚀刻型)，也有工程技术在进行7道光罩工艺(背沟道蚀刻型)，但这些减光罩技术在金属氧化物TFT器件工艺的制备过程中依然相对繁杂。
以7道光罩作为例子，如图1和图2所示，制造步骤为：第一步：采用第1道光罩在基板10上形成栅极20；第二步：形成覆盖栅极20的栅极绝缘层30；第三步：采用第2道光罩形成位于栅极20上方的半导体有源层40；第四步：采用第3道光罩在***区域形成与栅极10接触的第一接触孔；第五步：采用第4道光罩在像素区域形成分别与半导体有源层40接触的源极51和漏极52，在***区域形成位于第一接触孔内且与栅极10接触的源漏连接电极53；第六步：整面铺设第一绝缘层60；第七步：采用第5道光罩形成公共电极70；第七步：整面铺设第二绝缘层80；第八步，采用第6道光罩形成位于漏极52上的第二接触孔；第九步：采用第7道光罩形成像素电极90且像素电极90通过第二接触孔与漏极52接触。
发明内容
本发明的目的在于提供一种高迁移了金属氧化物半导体TFT器件且解决源漏极氧化问题的阵列基板及其制造方法。
本发明提供一种阵列基板的制造方法，包括如下步骤：
S1：首先在玻璃基板上沉积第一金属层；其次对第一金属层进行刻蚀形成位于像素区域的栅极和位于***区域的第一金属端子；最后在栅极和第一金属端子上沉积栅极绝缘层；
S2：在栅极绝缘层上沉积金属氧化物材料层，对金属氧化物材料层曝光和蚀刻工艺保留位于像素区域的金属氧化物材料层和去除位于周边区域的金属氧化物材料层；
S3：在步骤S2的基础上沉积第一保护层，然后采用干刻在半导体沟道区域上形成沟道保护层，同时在第一金属端子上形成第二端子接触孔；
S4：在步骤S3的基础上沉积第二金属层，对第二金属层进行刻蚀形成分别位于沟道保护层两侧的源极和漏极，然后利用离子体对像素电极所在区域的金属氧化物材料层进行导体化处理并形成像素电极，金属氧化物材料层在像素区域剩余部分为金属氧化物半导体层；
S5：在步骤S4的基础上沉积第二保护层，对第二保护层进行一次干刻在第二金属端子上第三端子接触孔，第三端子接触孔位于第一金属端子的上方；
S6：在步骤S5的基础上沉积透明电极层，对透明电极层进行曝光刻蚀在像素区域形成独立的公共电极和在***区域形成通过第三端子接触孔与第二金属端子接触的透明电极走线。
本发明由提供一种阵列基板的制造方法，包括如下步骤：
S1：首先在玻璃基板上沉积第一金属层；其次对第一金属层进行刻蚀形成位于像素区域的栅极和位于***区域的第一金属端子；最后在栅极和第一金属端子上沉积栅极绝缘层；
S2：在栅极绝缘层上依次沉积金属氧化物材料层和第二保护层，经过涂第一光阻和采用半透半反技术，在像素区域内刻蚀掉除了位于沟道半导体层所在区域上的第二保护层上的部分第一光阻，在***区域的栅极绝缘层上形成第一端子接触孔；
S3：首先进行一次干刻，灰化第一光阻并形成位于沟道半导体层所在区域上的沟道保护层；然后对裸露的沟道保护层进行刻蚀，同时在***区域的第一端子接触孔下方的栅极绝缘层刻蚀掉并形成第二端子接触孔，第二端子接触孔位于第一金属端子上；最后剥离掉第一光阻；
S4：首先在步骤S3的基础上沉积第二金属层，涂上第二光阻，把位于沟道保护层上方的第二金属层上的第二光阻和位于像素电极所在区域的金属氧化物材料层上的第二金属层上的第二光阻去除，同时去除第二端子接触孔所在区域***的第二光阻；然后刻蚀掉位于像素电极所在区域上的第二金属层，第二金属层在***区域为第二金属端子，第二金属端子通过第二端子接触孔与第一端子金属接触；最后利用离子体对像素电极所在区域的金属氧化物材料层进行导体化处理并形成像素电极，金属氧化物材料层在像素区域剩余部分为金属氧化物半导体层；
S5：在步骤S4的基础上沉积第二保护层，将***区域的第二金属端子上的第二保护层通过干法蚀刻掉并形成第三端子接触孔，在第三端子接触孔内漏出第二金属端子；
S6：在步骤S5的基础上沉积透明电极层，对透明电极层进行曝光刻蚀在像素区域形成独立的公共电极和在***区域形成通过第三端子接触孔与第二金属端子接触的透明电极走线。
本发明又提供一种阵列基板，其包括纵横交错的栅极线和数据线、由栅极线和数据线交叉限定的像素区域、位于像素区域内的像素电极、位于栅极线和数据线交叉处的TFT开关、覆盖栅极线的栅极绝缘层、沟道保护层、位于沟道保护层上的第二保护层以及位于第二保护层上的公共电极，其中TFT开关包括与栅极线连接的栅极、与数据线连接的源极、漏极、均与源极和漏极接触且位于栅极上方的金属氧化物半导体层，像素电极与金属氧化物半导体层位于同层且由金属氧化物半导体材料经过离子注入形成的，沟道保护层位于金属氧化物半导体层的上方，源极和漏极分别位于沟道保护层的两侧。
本发明精简了金属氧化物阵列基板的制造步骤，提供高迁移率金属氧化物半导体TFT器件，同时解决了金属氧化(尤其是源极和漏极的氧化问题)的问题，提升产品品质；本发明在金属氧化物半导体层分别直接与源极和漏极接触，较有沟道保护层的其它设计接触面积大，接触阻抗较低。
附图说明
图1为现有阵列基板的像素区域的示意图；
图2为图1所示阵列基板的***区域的示意图；
图3为本发明阵列基板制造方法的第一实施例的步骤之一的结构示意图；
图4和图5为本发明阵列基板制造方法的第一实施例的步骤之二的结构示意图；
图6和图7为本发明阵列基板制造方法的第一实施例的步骤之三的结构示意图；
图8和图9为本发明阵列基板制造方法的第一实施例的步骤之四的结构示意图；
图10和图11为本发明阵列基板制造方法的第一实施例的步骤之五的结构示意图；
图12和图13为本发明阵列基板制造方法的第一实施例的步骤之六的结构示意图；
图14为本发明阵列基板制造方法的第二实施例的步骤之一的结构示意图；
图15和图16为本发明阵列基板制造方法的第二实施例的步骤之二的结构示意图；
图17和图18为本发明阵列基板制造方法的第二实施例的步骤之三的结构示意图；
图19和图20为本发明阵列基板制造方法的第二实施例的步骤之四的结构示意图；
图21为本发明阵列基板制造方法的第二实施例的步骤之五的结构示意图；
图22为本发明阵列基板制造方法的第二实施例的步骤之六的结构示意图。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
本发明揭示一种阵列基板的制造方法，阵列基板的制造方法采用6道光罩的制造方法，分别为：形成第一金属层(第1道光罩)、形成半导体沟道和像素电极层(第2道光罩)、形成第一保护层(第3道光罩)、形成源极和漏极(第4道光罩)、形成第二保护层(第5道光罩)以及透明电极层(第6到光罩)。阵列基板的制造方法以金属氧化物薄膜晶体管制备工艺为基础通过将位于底部的栅极和金属氧化物导体工艺相结合，实现制造工艺精简化，降低生产成本同时提升产品品质。
采用本发明阵列基板的制造方法形成的阵列基板，其最大特点：将金属氧化物用作像素电极，实现工艺简化；并在沉积第二金属层之前完成第一保护层的制作，有效规避金属氧化物上层第二层金属铜被氧化或者受损的问题，实现一种高迁移率金属氧化物半导体薄膜晶体管精简制备工艺。
图3至图13为本发明第一实施例的结构示意图。
本发明阵列基板的制造方法，包括如下步骤：
S1：如图3所示，首先在玻璃基板1上沉积第一金属层；其次采用第1道光罩(图未示)对第一金属层进行刻蚀形成位于像素区域的栅极M11和位于***区域的第一金属端子M12；最后在栅极M11和第一金属端子M12上沉积栅极绝缘层2。
其中，如图3所示，首先在玻璃基板1上采用物理气相沉积方式形成第一金属层，其膜厚为
其膜层结构可以为单层金属铜或铝，也可以是双层结构，其底层是钛、钼或者钼铌合金，上层为金属铜或金属铝。然后在第一金属层上涂覆光阻、采用第1道光罩(图未示)进行曝光显影和刻蚀形成图形化且位于像素区域的栅极M11和位于***区域的第一金属端子M12。最后在栅极M11和第一金属端子M12上沉积栅极绝缘层2，栅极绝缘层2包括位于第一金属层上的下层绝缘层和位于下层绝缘层上的上层绝缘层的叠层结构。
S2：如图4所示，在栅极绝缘层2上沉积金属氧化物材料层3，如图5所示，采用第2道光罩(图未示)对金属氧化物材料层3曝光和蚀刻工艺保留位于像素区域的金属氧化物材料层和去除位于周边区域的金属氧化物材料层，其中位于像素区域的金属氧化物材料层位于半导体沟道所在区域和像素电极所在区域。
如图4所示，首先通过物理气相依序沉积形成金属氧化物材料层3，其膜厚为
金属氧化物材料为铟镓锌氧化物(IGZO)或铟锌氧化物(IZO)或掺杂Sn等元素的铟镓锌氧化物(IGZO)亦或是其混合物构成，通过各材料成分采取合适配比及其制作工艺形成一层具有高迁移率特性的金属氧化物半导体层。如图5所示，经过涂胶、采用第2道光罩(图未示)曝光、显影及对金属氧化物材料层3的蚀刻工艺，将位于像素区域的半导体沟道和像素电极的金属氧化物材料层保留、同时位于***区域的金属氧化物材料层。
S3：如图6所示，在步骤S2的基础上沉积第一保护层4，如图7所示，然后采用第3道光罩(图未示)并采用干刻在半导体沟道区域上形成沟道保护层41，同时在第一金属端子M12上形成第二端子接触孔42。
如图6所示，通过化学气相沉积形成第一保护层4，其膜厚为
其膜层结构可为单层氧化硅，亦可为底层为氧化硅上层为氮化硅的叠层结构。在形成第一保护层4之前可进行氧化处理将半导体沟道区域的特性稳定在设定范围。如图7所示，采用第3道光罩对第一保护层4进行干刻蚀刻后，第一保护层4在半导体沟道区域形成沟道保护层41，去除位于像素电极所在区域上方的第一保护层，同时在***区域的第一金属端子M12上形成第二端子接触孔42。
S4：如图8所示，在步骤S3的基础上沉积第二金属层5，如图9所示，采用第4道光罩(图未示)对第二金属层5进行刻蚀形成分别位于沟道保护层41两侧的源极51和漏极52，然后利用氢等离子体(H+Plasma)对像素电极所在区域的金属氧化物材料层3进行导体化处理并形成像素电极6，金属氧化物材料层3在像素区域剩余部分为金属氧化物半导体层31，金属氧化物半导体层31直接与源极51和漏极52接触。
如图8所示，采用物理气相沉积方式形成第二层金属层5，其膜厚为
其膜层结构为双层金属结构，其底层是钼或者钼铌合金，上层为金属铜。然后在第二金属层7上涂覆光阻、采用第4道光罩(图未示)进行曝光显影和刻蚀形成图形如图9所示，在沟道保护层41两侧分别形成源极51和漏极52，在***区域留下的第二金属端子M22，第二金属端子M22通过接触孔42与第一金属端子M12接触。最后采用H+Plasma等方式对像素电极所在区域的金属氧化物材料层3进行低电阻化处理形成像素电极6，金属氧化物材料层3在像素区域剩余部分为金属氧化物半导体层31。
S5：如图10所示，在步骤S4的基础上沉积第二保护层7，如图11所示，采用第5道光罩(图未示)对第二保护层7进行一次干刻在第二金属端子M22上形成第三端子接触孔71，第三端子接触孔71位于第一金属端子M11上。
如图10所示，采用化学气相沉积形成第二保护层7，第二保护层7将像素区域和***区域全部覆盖保护起来，第二保护层7采用单层氮化硅，膜厚为
如图11所示，第二保护层7经过一次干法刻蚀后，在第二金属端子M22上并位于第一金属端子M11上形成第三端子接触孔71。
S6：如图12所示，在步骤S5的基础上沉积透明电极层8，如图13所示，涂覆光阻和采用第6道光罩(图未示)对透明电极层8进行曝光刻蚀在像素区域形成独立的公共电极81和在***区域形成通过第三端子接触孔71与第二金属端子M22接触的透明电极走线82。
如图12所示，利用物理气相沉积透明电极层8，透明电极层8将像素区域和***区域全部覆盖保护起来，其膜厚为
如图13所示，经过涂胶、第6道光罩(图未示)曝光、显影及湿法蚀刻工艺，在像素区域形成狭缝状的公共电极81和在***区域形成通过第三端子接触孔71与第二金属端子M22接触的透明电极走线82。
图14至图22为本发明第二实施例的结构示意图，其与上述第一实施例的区别是减少1道光罩：金属氧化物材料层3和第二保护层4是依序层叠沉积在栅极绝缘层2，然后通过半透半反技术对第二保护层4进行刻蚀形成刻蚀保护层41。
本发明第二实施例的采用5道光罩的制造方法，分别为：形成第一金属层(第1道光罩)、形成半导体沟道和像素电极层和形成第一保护层(第2道光罩)、形成源极和漏极(第3道光罩)、形成第二保护层(第3道光罩)以及透明电极层(第5到光罩)。
本发明阵列基板的制造方法，包括如下步骤：
S1：如图14所示，首先在玻璃基板1上沉积第一金属层；其次采用第1道光罩(图未示)对第一金属层进行刻蚀形成位于像素区域的栅极M11和位于***区域的第一金属端子M12；最后在栅极M11和第一金属端子M12上沉积栅极绝缘层2。
S2：如图15所示，在栅极绝缘层2上依次沉积金属氧化物材料层3和第二保护层4，如图16所示，经过涂第一光阻100和第2道光罩(图未示)采用半透半反技术，在像素区域内刻蚀掉除了位于沟道半导体层所在区域上的第二保护层上的部分第一光阻100，在***区域的栅极绝缘层2上形成第一端子接触孔41。
S3：如图17所示，首先进行一次干刻，灰化第一光阻100并形成位于沟道半导体层所在区域上的沟道保护层41；然后对裸露的沟道保护层41进行刻蚀，同时在***区域的第一端子接触孔41下方的栅极绝缘层3刻蚀掉并形成第二端子接触孔42，第二端子接触孔42位于第一金属端子M12上；如图18所示，最后剥离掉第一光阻100。
S4：如图19所示，首先在步骤S3的基础上沉积第二金属层5，涂上第二光阻10和采用第3道光罩(图未示)进行刻蚀掉，位于沟道保护层41上的第二金属层5上的第二光阻100和位于像素电极所在区域的金属氧化物材料层上的第二金属层上的第二光阻去除，同时去除第二端子接触孔所在区域***的第二光阻；如图20所示，然后刻蚀掉位于像素电极所在区域上的第二金属层5，第二金属层5在***区域为第二金属端子M22，第二金属端子M22通过第二端子接触孔42与第一端子金属M12接触；最后利用氢等离子体(H+Plasma)对像素电极所在区域的金属氧化物材料层3进行导体化处理并形成像素电极6，金属氧化物材料层3在像素区域剩余部分为金属氧化物半导体层31，金属氧化物半导体层31直接与源极51和漏极52接触。
S5：如图21所示，在步骤S4的基础上沉积第二保护层7，采用第4道光罩(图未示)将***区域的第二金属端子M22上的第二保护层7通过干法蚀刻掉并形成第三端子接触孔71，第三端子接触孔71内漏出第二金属端子M22，在像素区域内部不进行刻蚀。
S6：如图22，在步骤S5的基础上沉积透明电极层，涂覆光阻和采用第5道光罩(图未示)曝光刻蚀在像素区域形成独立的公共电极81和在***区域形成通过第三端子接触孔71与第二金属端子接触的透明电极走线82。
通过上述6个步骤形成阵列基板。
本发明还提供一种阵列基板，其包括纵横交错的栅极线和数据线、由栅极线和数据线交叉限定的像素区域、位于像素区域内的像素电极6、位于栅极线和数据线交叉处的TFT开关、覆盖栅极线的栅极绝缘层2、沟道保护层41、位于沟道保护层4上的第一保护层上的第二保护层7以及位于第二保护层7上的公共电极81，其中TFT开关包括与栅极线连接的栅极M11、与数据线连接的源极51、漏极52、均与源极51和漏极52接触且位于栅极51上方的金属氧化物半导体层31，像素电极6与金属氧化物半导体层31位于同层且由金属氧化物半导体材料经过离子注入形成的，沟道保护层41位于金属氧化物半导体层31的上方，源极51和漏极52分别位于沟道保护层41的两侧，第二保护层7还覆盖在源极51、漏极52和第二金属端子M22上。
阵列基板还包括位于***区域且与栅极M11同时形成的第一金属端子M11、与源极51同时形成且与第一金属端子M11接触的第二金属端子M22以及与公共电极81同时形成且与第二金属端子M22接触的透明电极走线82。
像素电极6和公共电极81之间形成边缘电场，液晶通过边缘电场进行驱动，使得本发明阵列基板为FFS阵列基板。
本发明精简了金属氧化物阵列基板的制造步骤，提供高迁移率金属氧化物半导体TFT器件，同时解决了金属铜氧化的问题，提升产品品质；本发明在金属氧化物半导体层分别直接与源极和漏极接触，较有沟道保护层的其它设计接触面积大，接触阻抗较低。
应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种阵列基板的制造方法，其特征在于，包括如下步骤：
S1：首先在玻璃基板上沉积第一金属层；其次对第一金属层进行刻蚀形成位于像素区域的栅极和位于***区域的第一金属端子；最后在栅极和第一金属端子上沉积栅极绝缘层；
S2：在栅极绝缘层上沉积金属氧化物材料层，对金属氧化物材料层曝光和蚀刻工艺保留位于像素区域的金属氧化物材料层和去除位于周边区域的金属氧化物材料层；
S3：在步骤S2的基础上沉积第一保护层，然后采用干刻在半导体沟道区域上形成沟道保护层，同时在第一金属端子上形成第二端子接触孔；
S4：在步骤S3的基础上沉积第二金属层，对第二金属层进行刻蚀形成分别位于沟道保护层两侧的源极和漏极，然后利用离子体对像素电极所在区域的金属氧化物材料层进行导体化处理并形成像素电极，金属氧化物材料层在像素区域剩余部分为金属氧化物半导体层；
S5：在步骤S4的基础上沉积第二保护层，对第二保护层进行一次干刻在第二金属端子上第三端子接触孔，第三端子接触孔位于第一金属端子的上方；
S6：在步骤S5的基础上沉积透明电极层，对透明电极层进行曝光刻蚀在像素区域形成独立的公共电极和在***区域形成通过第三端子接触孔与第二金属端子接触的透明电极走线。
2.一种阵列基板的制造方法，其特征在于，包括如下步骤：
S1：首先在玻璃基板上沉积第一金属层；其次对第一金属层进行刻蚀形成位于像素区域的栅极和位于***区域的第一金属端子；最后在栅极和第一金属端子上沉积栅极绝缘层；
S2：在栅极绝缘层上依次沉积金属氧化物材料层和第二保护层，经过涂第一光阻和采用半透半反技术，在像素区域内刻蚀掉除了位于沟道半导体层所在区域上的第二保护层上的部分第一光阻，在***区域的栅极绝缘层上形成第一端子接触孔；
S3：首先进行一次干刻，灰化第一光阻并形成位于沟道半导体层所在区域上的沟道保护层；然后对裸露的沟道保护层进行刻蚀，同时在***区域的第一端子接触孔下方的栅极绝缘层刻蚀掉并形成第二端子接触孔，第二端子接触孔位于第一金属端子上；最后剥离掉第一光阻；
S4：首先在步骤S3的基础上沉积第二金属层，涂上第二光阻，把位于沟道保护层上方的第二金属层上的第二光阻和位于像素电极所在区域的金属氧化物材料层上的第二金属层上的第二光阻去除，同时去除第二端子接触孔所在区域***的第二光阻；然后刻蚀掉位于像素电极所在区域上的第二金属层，第二金属层在***区域为第二金属端子，第二金属端子通过第二端子接触孔与第一端子金属接触；最后利用离子体对像素电极所在区域的金属氧化物材料层进行导体化处理并形成像素电极，金属氧化物材料层在像素区域剩余部分为金属氧化物半导体层；
S5：在步骤S4的基础上沉积第二保护层，将***区域的第二金属端子上的第二保护层通过干法蚀刻掉并形成第三端子接触孔，在第三端子接触孔内漏出第二金属端子；
S6：在步骤S5的基础上沉积透明电极层，对透明电极层进行曝光刻蚀在像素区域形成独立的公共电极和在***区域形成通过第三端子接触孔与第二金属端子接触的透明电极走线。
3.根据权利要求1或2所述的阵列基板的制造方法，其特征在于，步骤S1中，第一金属层的膜厚为
其膜层结构为单层金属铜或铝或双层结构。
4.根据权利要求1或2所述的阵列基板的制造方法，其特征在于，步骤S2中，第二金属层的膜厚为
其膜层结构为双层金属结构。
5.根据权利要求1或2所述的阵列基板的制造方法，其特征在于，金属氧化物材料层的膜厚为
6.根据权利要求1所述的阵列基板的制造方法，其特征在于，金属氧化物材料层的材料为铟镓锌氧化物或铟锌氧化物或掺杂Sn元素的铟镓锌氧化物。
7.根据权利要求1所述的阵列基板的制造方法，其特征在于，步骤S4中，采用离子体对裸露的金属氧化物材料层进行低电阻化处理形成像素电极。
8.一种阵列基板，其包括纵横交错的栅极线和数据线、由栅极线和数据线交叉限定的像素区域、位于像素区域内的像素电极、位于栅极线和数据线交叉处的TFT开关、覆盖栅极线的栅极绝缘层、沟道保护层、位于沟道保护层上的第二保护层以及位于第二保护层上的公共电极，其中TFT开关包括与栅极线连接的栅极、与数据线连接的源极、漏极、均与源极和漏极接触且位于栅极上方的金属氧化物半导体层，像素电极与金属氧化物半导体层位于同层且由金属氧化物半导体材料经过离子注入形成的，沟道保护层位于金属氧化物半导体层的上方，源极和漏极分别位于沟道保护层的两侧。
9.根据权利要求8所述的阵列基板，其特征在于：阵列基板还包括位于***区域且与栅极同时形成的第一金属端子、与源极同时形成且与第一金属端子接触的第二金属端子以及与公共电极同时形成且与第二金属端子接触的透明电极走线。
10.根据权利要求8所述的阵列基板，其特征在于：所述第二保护层还覆盖在源极、漏极和第二金属端子上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010434849.5A CN111725134A (zh) | 2020-05-21 | 2020-05-21 | 一种阵列基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010434849.5A CN111725134A (zh) | 2020-05-21 | 2020-05-21 | 一种阵列基板及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111725134A true CN111725134A (zh) | 2020-09-29 |
Family
ID=72564863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010434849.5A Pending CN111725134A (zh) | 2020-05-21 | 2020-05-21 | 一种阵列基板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111725134A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114171457A (zh) * | 2021-12-07 | 2022-03-11 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104269413A (zh) * | 2014-09-22 | 2015-01-07 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、液晶显示装置 |
| CN104505372A (zh) * | 2014-12-16 | 2015-04-08 | 昆山龙腾光电有限公司 | 金属氧化物薄膜晶体管阵列基板的制作方法 |
| WO2015074439A1 (zh) * | 2013-11-22 | 2015-05-28 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| WO2017185838A1 (zh) * | 2016-04-28 | 2017-11-02 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制备方法、显示装置 |
| CN111128877A (zh) * | 2019-12-25 | 2020-05-08 | 深圳市华星光电半导体显示技术有限公司 | 刻蚀阻挡型阵列基板的制备方法 |
-
2020
- 2020-05-21 CN CN202010434849.5A patent/CN111725134A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015074439A1 (zh) * | 2013-11-22 | 2015-05-28 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| CN104269413A (zh) * | 2014-09-22 | 2015-01-07 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、液晶显示装置 |
| CN104505372A (zh) * | 2014-12-16 | 2015-04-08 | 昆山龙腾光电有限公司 | 金属氧化物薄膜晶体管阵列基板的制作方法 |
| WO2017185838A1 (zh) * | 2016-04-28 | 2017-11-02 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制备方法、显示装置 |
| CN111128877A (zh) * | 2019-12-25 | 2020-05-08 | 深圳市华星光电半导体显示技术有限公司 | 刻蚀阻挡型阵列基板的制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114171457A (zh) * | 2021-12-07 | 2022-03-11 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| CN114171457B (zh) * | 2021-12-07 | 2023-07-04 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4740203B2 (ja) | 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法 | |
| US6337284B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| WO2014127587A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| US8895334B2 (en) | Thin film transistor array substrate and method for manufacturing the same and electronic device | |
| CN111180471A (zh) | 阵列基板及其制造方法 | |
| JP2014529099A (ja) | 有機薄膜トランジスタのアレイ基板及び、その製造方法、並びに表示装置 | |
| CN107611139B (zh) | 薄膜晶体管阵列基板及制作方法 | |
| CN109494257B (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| WO2013181909A1 (zh) | 薄膜晶体管和阵列基板及其制造方法 | |
| JP6188793B2 (ja) | Ｔｆｔアレイ基板及びその製造方法、表示装置 | |
| CN102723309B (zh) | 一种阵列基板及其制造方法和显示装置 | |
| CN108573928B (zh) | 一种tft阵列基板的制备方法及tft阵列基板、显示面板 | |
| CN110794630A (zh) | 一种阵列基板及其制造方法 | |
| CN110600483A (zh) | 一种阵列基板及其制造方法 | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| CN104576526A (zh) | 一种阵列基板及其制备方法和显示装置 | |
| JP2002250934A (ja) | 液晶用マトリクス基板の製造方法 | |
| CN109037151B (zh) | 一种阵列基板的制备方法 | |
| CN111725134A (zh) | 一种阵列基板及其制造方法 | |
| CN111613576A (zh) | 一种阵列基板及其制造方法 | |
| CN109037238B (zh) | 阵列基板及阵列基板的制作方法 | |
| KR101813719B1 (ko) | 박막트랜지스터 어레이 기판의 제조 방법 | |
| CN106057736B (zh) | 一种tft基板的制备方法及tft基板 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| CN111128876A (zh) | 一种阵列基板的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200929 |