CN105047642B - 一种端口防护电路集成封装件 - Google Patents
一种端口防护电路集成封装件 Download PDFInfo
- Publication number
- CN105047642B CN105047642B CN201510494334.3A CN201510494334A CN105047642B CN 105047642 B CN105047642 B CN 105047642B CN 201510494334 A CN201510494334 A CN 201510494334A CN 105047642 B CN105047642 B CN 105047642B
- Authority
- CN
- China
- Prior art keywords
- circuit
- integrated package
- port
- substrate
- circuit integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 43
- 238000004806 packaging method and process Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 203
- 239000003990 capacitor Substances 0.000 claims description 118
- 238000005538 encapsulation Methods 0.000 claims description 43
- 238000007639 printing Methods 0.000 claims description 18
- 239000000919 ceramic Substances 0.000 claims description 15
- 239000000945 filler Substances 0.000 claims description 13
- 230000001052 transient effect Effects 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 6
- AYJRCSIUFZENHW-UHFFFAOYSA-L barium carbonate Chemical group [Ba+2].[O-]C([O-])=O AYJRCSIUFZENHW-UHFFFAOYSA-L 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical group [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- AOWKSNWVBZGMTJ-UHFFFAOYSA-N calcium titanate Chemical compound [Ca+2].[O-][Ti]([O-])=O AOWKSNWVBZGMTJ-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052749 magnesium Inorganic materials 0.000 claims description 3
- 239000011777 magnesium Substances 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 14
- 238000009826 distribution Methods 0.000 abstract description 11
- 238000003466 welding Methods 0.000 abstract description 11
- 238000011161 development Methods 0.000 abstract description 5
- 230000004308 accommodation Effects 0.000 abstract 1
- 239000000306 component Substances 0.000 description 41
- 238000010586 diagram Methods 0.000 description 15
- 238000011056 performance test Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请公开一种端口防护电路集成封装件,本实施例采用纵向分布的基体结构及导电封装基体来封装多个电路模块,减少了元件横向分布时所占用的印刷线路板的贴装面积和元器件的分布间距,集成结构简单,节约电子设备的容置空间。另外,本实施例通过导电封装基体的连接可以减少应用端焊接工序,所用工时少,生产效率高。另外,模块包含至少一个电路浪涌防护元件,减小防护器件的分布体积的同时,使得端口防护领域的设备小型化发展得以实现。以及纵向连接件的交错分布提高了防护性能和产品稳定性,应用于端口电路过压防护领域,可解决分布体积小、容置空间小和过压性能差之间的矛盾。
Description
技术领域
本申请涉及端口电路防护领域,具体涉及一种端口防护电路集成封装件。
背景技术
目前雷电灾害所涉及的范围遍布各行各业,以大规模集成电路为核心组件的计算机网络、测量、监控、保护等先进电子设备被广泛应用于电力、航空、国防、安防、通信、广电、金融、交通、石化、医疗等行业,以及广泛应用于其它现代生活的各个领域,这些先进电子设备普遍存在着对暂态过电压、过电流耐受能力较弱的缺点。不难见得,随着信息产业技术的不断深入研究和对小型化电子设备的发展要求,防雷元件是抗雷防护、过压防护和过流防护的关键器件,必不可少,而且必须要满足电子设备小型化和集成化的发展方向。
在端口技术领域中,用作电性隔离的鲍勃史密斯电路作为一种工业标准被广泛应用于接口电路中。目前,实现应用鲍勃史密斯电路至接口电路的过压、过流防护方案都是将鲍勃史密斯电路的分立元件和单个防护器件通过多次贴片工艺贴放置电路板,或者通过焊接分立元件和单个防护器件形成模组,再将模组贴放置电路板的形式实现接口防护电路,模组焊接及电路板多次贴片实现的工序步骤多、耗时耗力,测试步骤繁琐,降低了生产效率;且分立元件焊接和普通焊接模组形成的接口防护电路占用PCB的面积较大,降低了产品使用性能。另外,普通焊接模组方式对焊接的技术要求高,电路焊接稳定性很差,不能批量化高效率生产,不能满足电子设备小型化、集成化、高效率生产和高性能的发展趋势。
发明内容
本申请实施例提供了一种端口防护电路集成封装件,解决了现有的端口电路实现耗时,工序多,占用PCB的面积较大,生产效率低、产品稳定性差的问题。
第一方面,本申请实施例提供一种端口防护电路集成封装件,包括:
上下间隔分布的至少两个基体,每一个所述基体包括至少一个用于电性连接的导电连接件;
相邻所述基体之间分布的至少一个电路模块,每个所述电路模块包括至少一个元件及/或者包括至少一个集成封装模组,每一个所述集成封装模组包括至少两个元件,所有元件中的至少一个元件为电路防护元件;相邻所述基体之间分布的所有电路模块中的至少一个元件的至少一个引脚连接端作为外接电极端子,分布于相邻所述基体之间的所述至少一个电路模块与相邻所述基体中的至少一个基体通过所述外接电极端子和所述至少一个基体的导电连接件的电性连接而连接;所有电路模块中部分或者全部具有电路互连关系的所述元件通过其互连引脚连接端进行互连;以及/或者,
所有电路模块中部分或者全部具有电路互连关系的所述元件通过所述互连引脚连接端与同一所述导电连接件的电性连接进行互连;以及/或者,
所述端口防护电路集成封装件还包括第一互连件,所有电路模块中部分或者全部具有电路互连关系的所述元件通过所述互连引脚连接端与所述导电连接件一一对应连接,以及通过设置在所述对应连接的所述导电连接件之间的所述第一互连件进行互连。
结合第一方面,在第一种可能的实现方式中,每一个所述基体为导电封装基体;
每一个所述基体包括至少一个用于电性连接的导电连接件,包括:
每一个所述导电封装基体为一个用于电性连接的导电连接件。
结合第一方面的第一种可能的实现方式,在第二种可能的实现方式中,所述端口防护电路集成封装件还包括第一互连件,包括:
所述端口防护电路集成封装件还包括第一纵向互连件,所有电路模块中部分或者全部具有电路互连关系的所述元件通过所述互连引脚连接端与所述导电封装基体一一对应连接,以及通过设置在对应连接的所述导电封装基体之间的所述第一纵向互连件进行互连。
结合第一方面的第二种可能的实现方式,在第三种可能的实现方式中,所述第一纵向互连件为所述对应连接的所述导电封装基体中的任一所述导电封装基体纵向延伸至另一所述导电封装基体。
结合第一方面的第三种可能的实现方式,在第四种可能的实现方式中,还包括:
用于包封所述端口防护电路集成封装件中的所有导电封装基体和所有电路模块的包封壳体或者包封填充体;
用于外接所述端口防护电路集成封装件至外部电路的至少一个所述基体,每一个用于外接所述端口防护电路集成封装件至外部电路的所述基体还包括外接连接件,所述外接连接件为其所属的所述基体延伸出所述包封壳体或者所述填充体形成。
结合第一方面的第四种可能的实现方式,在第五种可能的实现方式中,
至少一个所述基体的表面与所述外接电极端子的连接的部位设有网格或者凹槽或者凸台。
结合第一方面的第五种可能的实现方式,在第六种可能的实现方式中,所述基体的厚度大于或者等于0.05mm,且小于或者等于1.5mm。
结合第一方面的第四种可能的实现方式,在第七种可能的实现方式中,所述外接连接件包括第一延伸部,所述第一延伸部为包括所述外接连接件的所述基体纵向延伸出所述包封壳体或者所述包封填充体,位于所述端口防护电路集成封装件的同一侧的所述外接连接件错开分布。
结合第一方面的第七种可能的实现方式,在第八种可能的实现方式中,所述外接连接件还包括第二延伸部,所述第二延伸部为所述第一延伸部的末端横向延伸形成。
结合第一方面的第四种可能的实现方式,在第九种可能的实现方式中,所述外接连接件包括第一延伸部和第二延伸部,所述第一延伸部为包括所述外接连接件的所述基体纵向延伸至所述包封壳体或者所述填充体,所述第二延伸部为所述第一延伸部的末端远离所述基体横向延伸出所述包封壳体或者所述填充体,位于所述端口防护电路集成封装件的同一侧的所述外接连接件错开分布。
结合第一方面或者第一方面的第一种可能的实现方式至第九种可能的实现方式中的任一种可能的实现方式,在第十种可能的实现方式中,
所有电路模块中的元件还包括至少一个端口防护电路基本元件,所述端口防护电路基本元件包括电阻、电容、电感、保险丝和浪涌防护器件中的任一种端口防护电路基本元件;
所述电路防护元件包括气体放电管或瞬态电压抑制器或压敏电阻或热敏电阻或半导体放电管或保险丝。
结合第一方面或者第一方面的第一种可能的实现方式至第九种可能的实现方式中的任一种可能的实现方式,在第十一种可能的实现方式中,所述的端口防护电路集成封装件包括相邻所述基体之间分布的至少一个电路模块,包括:
所述的端口防护电路集成封装件包括相邻所述基体之间分布的至少一个包含RC集成模组的电路模块,所述RC集成模组中包括具有串连关系的第一电阻和第一电容,其中所述RC集成模组包括:
依次叠层的第一电容电极层、第一电介质层和电阻层。
结合第一方面的第十一种可能的实现方式,在第十二种可能的实现方式中,所述第一电介质层包括对位叠层、压合的N个电介质层,所有N个电介质层中的每相邻的两个电介质层之间连接有内电极层;所述N为大于0的整数。
结合第一方面的第十二种可能的实现方式,在第十三种可能的实现方式中,所述RC集成模组还包括:
叠层于所述第一电介质层和所述电阻层之间的第二电容电极层。
结合第一方面的第十三种可能的实现方式,在第十四种可能的实现方式中,所述电阻层包括:
由下至上叠层的第一电阻浆料印刷层和电阻电极层。
结合第一方面的第十四种可能的实现方式,在第十五种可能的实现方式中,所述RC集成模组还包括:
叠层于所述第二电容电极层表面的第二电介质层;
所述第二电介质层开设有通孔;
所述电阻层包括:
用于填充所述通孔,且印刷于所述通孔内的所述第二电容电极层表面的所述第一电阻浆料印刷层;
叠层于所述第一电阻浆料印刷层表面的所述电阻电极层。
结合第一方面的第十五种可能的实现方式,在第十六种可能的实现方式中,所述第一电介质层为用于制作电容器的第一陶瓷电介质基体,所述第二电介质层为用于制作电容器的第二陶瓷电介质基体。
结合第一方面的第十六种可能的实现方式,在第十七种可能的实现方式中,所述第一陶瓷电介质基体为碳酸钡电介质基体、钛酸钙电介质基体或者钛酸镁电介质基体。
结合第一方面的第十七种可能的实现方式,在第十八种可能的实现方式中,所述第一电容电极层、所述第二电容电极层、所述电阻电极层包含钯、铂、金、银、铜、镍或其中至少两种金属所成的合金。
结合第一方面的第十八种可能的实现方式,在第十九种可能的实现方式中,所述第一电阻浆料印刷层为钌系电阻浆料。
结合第一方面的第十一种可能的实现方式,在第二十种可能的实现方式中,所有电路模块中的元件还包括至少一个端口防护电路基本元件,包括:
所有电路模块中的元件还包括N个电阻和N个电容,所述N大于或等于1,所述N个电阻与所述N个电容一一对应电性串连,其中,任一所述电阻的第一引脚连接端连接至与所述电阻对应连接的所述电容的第一引脚连接端;
以及,所有电路模块中的元件还包括N个电路防护元件,所有N个电路防护元件与所述N个电阻一一对应电性互连,所述N个电路防护元件与所述N个电容一一对应电性互连,其中,每一所述电阻的第二引脚连接端和每一所述电容的第二引脚连接端与对应连接的所述电路防护元件的两个引脚连接端一一对应连接,以及,所有电容的所述第二引脚连接端互连。
结合第一方面的第十一种可能的实现方式,在第二十一种可能的实现方式中,所述端口防护电路集成封装件包括上下间隔分布的至少两个基体,包括:
所述端口防护电路集成封装件包括上下间隔分布的第一基体、第二基体和第三基体;
相邻的所述第一基体和所述第二基体之间分布第一电路模块,所述第一电路模块包括所述RC集成模组,除所述第一电阻和所述第一电容串连的引脚连接端之外的所述第一电阻的一引脚连接端和所述第一电容的一引脚连接端作为所述第一电路模块的两个外接电极端子,所述第一电路模块与所述第一基体和所述第二基体通过所述第一电路模块的所述两个外接电极端子与所述第一基体和所述第二基体的一一对应电性连接而连接;
相邻的所述第二基体和所述第三基体之间分布第二电路模块,所述第二电路模块包括一个所述电路防护元件,所述电路防护元件的两个引脚连接端作为所述第二电路模块的两个外接电极端子;所述第二电路模块与所述第二基体和所述第三基体通过所述第二电路模块的两个外接电极端子和所述第二基体及所述第三基体的对应电性连接而连接。
结合第一方面的第二十一种可能的实现方式,在第二十二种可能的实现方式中,所述电路防护元件以及所述第一电容/所述第一电阻为用于外接所述端口防护电路集成封装件至外部电路的元件,所述第一基体、所述第二基体和所述第三基体作为外接所述端口防护电路集成封装件至外部电路的三个导电封装基体,所述第一基体、所述第二基体和所述第三基体分别包括一所述外接连接件。
结合第一方面的第二十二种可能的实现方式,在第二十三种可能的实现方式中,所述第一基体的外接连接件和所述第三基体的外接连接件位于所述端口防护电路集成封装件的同一侧。
结合第一方面的第二十一种可能的实现方式,在第二十四种可能的实现方式中,所述电路防护元件为用于外接所述端口防护电路集成封装件至外部电路的元件,所述第二基体、所述第三基体分别作为外接所述端口防护电路集成封装件至外部电路的导电封装基体,所述第二基体和所述第三基体分别包括一所述外接连接件;
除所述第一电阻和所述第一电容串连之外的所述第一电容的一引脚连接端及所述第一电阻的一引脚连接端与所述电路防护元件的两个引脚连接端一一对应进行互连,除所述第一电阻和所述第一电容串连之外的所述第一电阻/所述第一电容的一引脚连接端与所述电路防护元件的一引脚连接端与所述第二基体电性连接实现互连;以及,
所述端口防护电路集成封装件还包括第一互连件,包括:
所述端口防护电路集成封装件还包括连接于所述第一基体和所述第三基体的之间的,且用于实现所述第一电阻/所述第一电容与所述电路防护元件进行互连的所述第一纵向互连件。
结合第一方面的第二十四种可能的实现方式,在第二十五种可能的实现方式中,
所述第一纵向互连件为所述第一基体的末端朝向所述第三基体延伸至所述第三基体。
结合第一方面的第二十一种可能的实现方式,在第二十六种可能的实现方式中,所有基体的厚度大于或者等于0.1mm,小于或者等于0.3mm;所述端口防护电路集成封装件为正方体或者长方体,所述端口防护电路集成封装件的厚度小于或者等于2.5mm,大于或者等于1.0mm,所述端口防护电路集成封装件的长度小于或者等于6mm,大于或者等于1.5mm,所述端口防护电路集成封装件的宽度小于或者等于6mm,大于或者等于1.5mm。
结合第一方面的第二十一种可能的实现方式,在第二十七种可能的实现方式中,所有基体的厚度大于或者等于0.2mm,小于或者等于0.3mm;所述端口防护电路集成封装件为正方体或者长方体,所述端口防护电路集成封装件的厚度小于或者等于2.5mm,大于或者等于1.5mm,所述端口防护电路集成封装件的长度小于或者等于5.5mm,大于或者等于5mm,所述端口防护电路集成封装件的宽度小于或者等于3.6mm,大于或者等于3mm。
结合第一方面,在第二十八种可能的实现方式中,每一个所述基体为绝缘封装基体;
每一个所述基体包括至少一个用于电性连接的导电连接件,包括:
每一个所述基体的外表面附着至少一个用于电性连接的导电连接件。
结合第一方面的第二十八种可能的实现方式,在第二十九种可能的实现方式中,
每一个所述基体的外表面附着至少一个用于电性连接的导电连接件,包括:
每一个所述载体的上表面和/或下表面附着至少一个用于电性连接的导电连接件。
结合第一方面的第二十九种可能的实现方式,在第三十种可能的实现方式中,
所述端口防护电路集成封装件还包括第一互连件,包括:
所述端口防护电路集成封装件还包括第一纵向互连件;
分布于不同相邻基体间,且具有电路互连关系的所述元件通过所述互连引脚连接端与所述导电连接件一一对应连接,以及通过设置在对应连接的所述导电连接件之间的所述第一纵向互连件进行互连;
所述对应连接的所述导电连接件在垂直于所述基体所在平面的投影具有第一交集区域;
所述端口防护电路集成封装件还包括:
对应连接的所述导电连接件及其之间的区域在所述第一交集区域对应的位置处设置贯穿的第一通孔;所述第一纵向互连件穿过所述第一通孔连接至所述对应连接的所述导电连接件之间。
结合第一方面的第三十种可能的实现方式,在第三十一种可能的实现方式中,所有基体上下平行间隔分布,所有第一纵向互连件垂直于所述基体,且位于所述基体的所述同一侧。
本申请实施例提供的端口防护电路集成封装件,采用纵向分布的基体结构及基体的导电连接件封装多个电路模块,减少元件横向分布时占用的印刷线路板的表面积,元器件间的分布间距和PCB布线间的分布间距,集成结构简单,节约电子设备的容置空间。另外,通过导电连接件的连接可以减少应用端焊接工序,可以减少PCB贴片制作工序,所用工时少,生产效率高。另外,减小防护器件的分布体积的同时,集成至少一个电路防护元件提升端口防护性能,得以实现端口防护领域的设备小型化发展。以及纵向连接件的规则分布提高了防护性能和产品稳定性,应用于端口电路过压防护领域,可解决分布体积小、容置空间小和过压性能差之间的矛盾。
另外,本实施例减少了多个元件的应用测试标准,仅对该集成件的性能测试标准及产品实现标准进行调整确认,就可以批量标准化生产应用鲍勃史密斯端口电路过压防护方案的端口电路。
另外,本实施例能够减少多个分立元件生产时多次独立性能测试和整机应用时多个元件电路组合性能测试的动作,实现了一个端口防护电路应用一个鲍勃史密斯过压防护产品,一次贴片焊接的生产,一个元件一次产品测试,一次应用性能测试,使得应用该端口防护电路的设备实现时的工序大大减少,节约了设备生产时间,提高了生产效率。
另外,集成件标准化的生产能够保证电路应用连接的稳定性,以及设备生产时电路板焊接次数的减少也能够提升电路应用连接的稳定性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1a为本申请实施例提供的一种端口防护电路集成封装件的正面剖视图;
图1b为本申请实施例提供的一种RC集成模组的结构示意图;
图1c为本申请实施例提供的一种端口防护电路集成封装件的电路结构图;
图1d为本申请实施例提供的一种端口防护电路集成封装件的应用电路图;
图2a为本申请实施例提供的RC集成模组的一种结构图;
图2b为本申请实施例提供的RC集成模组的另一种结构图;
图3a为本申请实施例提供的另一种端口防护电路集成封装件的电路结构;
图3b为本申请实施例提供的另一种端口防护电路集成封装件的正面剖视结构图;
图4为本实施例提供的另一种端口防护电路集成封装件的电路结构图;
图5为本实施例提供的另一种端口防护电路集成封装件的电路结构图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。下面通过具体实施例,分别进行详细的说明。
由于设备的小型化,其面积和体积都较以往有比较大的减少,然而其所能抵抗干扰的能力却越来越弱,这也对设备的防雷要求越来越苛刻。因此,本实施例提供一种端口防护电路集成封装件,包括:
上下间隔分布的至少两个基体,每一个基体包括至少一个用于电性连接的导电连接件;
相邻基体之间分布的至少一个电路模块,每个电路模块包括至少一个元件及/或者包括至少一个集成封装模组,每一个集成封装模组包括至少两个元件,每个元件包括至少一个引脚连接端,所有元件中的至少一个元件为电路防护元件;相邻基体之间分布的所有电路模块中的至少一个元件的至少一个引脚连接端作为外接电极端子,分布于相邻基体之间的至少一个电路模块与相邻基体中的至少一个基体通过外接电极端子和至少一个基体的导电连接件的电性连接而连接;所有电路模块中部分或者全部具有电路互连关系的元件通过其互连引脚连接端进行互连;以及/或者,
所有电路模块中部分或者全部具有电路互连关系的元件通过互连引脚连接端与同一导电连接件的电性连接进行互连;以及/或者,
端口防护电路集成封装件还包括第一互连件,所有电路模块中部分或者全部具有电路互连关系的元件通过互连引脚连接端与导电连接件一一对应连接,以及通过设置在对应连接的导电连接件之间的第一互连件进行互连。
作为一种可选的实施方式,每一个基体为导电封装基体;
每一个基体包括至少一个用于电性连接的导电连接件,包括:
每一个导电封装基体为一个用于电性连接的导电连接件。因此,分布于相邻基体之间的至少一个电路模块与相邻基体中的至少一个基体通过外接电极端子和至少一个基体的导电连接件的电性连接而连接,包括:
分布于相邻基体之间的至少一个电路模块与相邻基体中的至少一个基体通过外接电极端子和至少一个基体的电性连接而连接。
作为一种可选的实施方式,端口防护电路集成封装件还包括第一互连件,包括:
端口防护电路集成封装件还包括第一纵向互连件,第一纵向互连件为所有电路模块中部分或者全部具有电路互连关系的元件通过互连引脚连接端与导电封装基体一一对应连接,以及通过设置在对应连接的导电封装基体之间的第一纵向互连件进行互连。
作为一种可选的实施方式,具有电路互连关系的元件的互连引脚连接端对应连接的导电封装基体通过第一纵向互连件互连,第一纵向互连件为对应连接的导电封装基体中的任一导电封装基体的末端纵向延伸至另一导电封装基体。
作为一种可选的实施方式,导电封装基体为导电连接件,具体为导电框架,导电框架包括导电托盘和导电托盘延伸形成的导电引脚,导电托盘用于封装元件,导电引脚用于与外接电路或者互连元件的引脚连接端进行连接,部分或者全部具有互联关系的元件通过互连引脚连接端与同一导电托盘的连接进行互连,或/以及部分或者全部具有互联关系的元件通过纵向延伸的导电引脚进行互连。
作为一种可选的实施方式,导电框架为金属框架。
作为一种可选的实施方式,金属框架为铜引线框架。
作为一种可选的实施方式,端口防护电路集成封装件还包括:
用于包封端口防护电路集成封装件中的所有导电封装基体和所有电路模块的包封壳体或者包封填充体;
以及包括:
用于外接端口防护电路集成封装件至外部电路的至少一个基体,其中,用于外接端口防护电路集成封装件至外部电路的至少一个基体还包括外接连接件,外接连接件为其所属的基体延伸出包封壳体或者填充体形成。
作为一种可选的实施方式,基体连接至外接电极端子的部位设有网格或者方形凹槽或者u型凹槽或者凸台。
作为一种可选的实施方式,基体的厚度大于或者等于0.05mm,且小于或者等于1.5mm。
优选的,所述基体的厚度大于或者等于0.08mm,且小于或者等于1.4mm。
优选的,所述基体的厚度大于或者等于0.09mm,且小于或者等于1.3mm。
优选的,所述基体的厚度大于或者等于0.1mm,且小于或者等于1.2mm。
优选的,所述基体的厚度为0.2mm或者0.3mm或者0.4mm或者0.5mm或者0.6mm或者0.7mm或者0.8mm或者0.9mm或者1.0mm或者1.1mm或者1.2mm或者1.35mm或者1.45mm或者0.45mm或者0.55mm或者0.65mm mm或者0.75mm或者0.48mm或者0.49mm或者0.43mm,具体实现不受单个实施例的限制。
作为一种可选的实施方式,外接连接件包括第一延伸部,第一延伸部为包括外接连接件的基体的末端沿垂直于基体的方向延伸出包封壳体或者包封填充体,位于端口防护电路集成封装件的同一侧的外接连接件错开分布。
作为一种可选的实施方式,外接连接件包括第一延伸部,第一延伸部为包括外接连接件的基体的末端沿垂直于基体的方向延伸至包封壳体或者包封填充体的外表面,位于端口防护电路集成封装件的同一侧的外接连接件错开分布。
作为一种可选的实施方式,外接连接件包括第一延伸部和第二延伸部,第一延伸部为包括外接连接件的基体的末端沿垂直于基体的方向延伸出包封壳体或者包封填充体,第二延伸部为第一延伸部的末端沿垂直于第一延伸部的方向水平延伸形成。
作为一种可选的实施方式,外接连接件包括第一延伸部和第二延伸部,第一延伸部为包括外接连接件的基体的末端沿垂直于基体的方向延伸出包封壳体或者包封填充体,第二延伸部为第一延伸部的末端沿垂直于第一延伸部的方向水平背向基体延伸形成。
作为一种可选的实施方式,外接连接件包括第一延伸部和第二延伸部,第一延伸部为包括外接连接件的基体的末端沿垂直于基体的方向延伸出包封壳体或者包封填充体,第二延伸部为第一延伸部的末端沿垂直于第一延伸部的方向横向朝向基体延伸形成。
作为一种可选的实施方式,外接连接件包括第一延伸部和第二延伸部,第一延伸部为包括外接连接件的基体的末端沿垂直于基体的方向延伸至包封壳体或者包封填充体的外表面,第二延伸部为第一延伸部的末端沿垂直于第一延伸部的方向横向背向基体延伸形成。
作为一种可选的实施方式,外接连接件包括第一延伸部和第二延伸部,第一延伸部为包括外接连接件的基体的末端沿垂直于基体的方向延伸至包封壳体或者包封填充体的外表面,第二延伸部为第一延伸部的末端沿垂直于第一延伸部的方向横向朝向基体延伸形成。
作为一种可选的实施方式,外接连接件包括第一延伸部和第二延伸部,第一延伸部为包括外接连接件的基体沿垂直于基体的方向延伸至包封壳体或者填充体的内边缘,第二延伸部为第一延伸部的末端沿垂直于第一延伸部的方向远离基体延伸出包封壳体或者包封填充体,位于端口防护电路集成封装件的同一侧的外接连接件错开分布。
作为一种可选的实施方式,还包括至少一个端口防护电路基本元件,端口防护电路基本元件包括电阻、电容、电感、保险丝和浪涌防护器件中的任一种端口防护电路基本元件,以及电路防护元件包括气体放电管或瞬态电压抑制器或压敏电阻或热敏电阻或半导体放电管或保险丝。
作为一种可选的实施方式,浪涌防护器件包括气体放电管或瞬态电压抑制器或压敏电阻或热敏电阻或半导体放电管或保险丝。
作为一种可选的实施方式,端口防护电路集成封装件包括相邻基体之间分布的至少一个电路模块,包括:
端口防护电路集成封装件包括相邻基体之间分布的一包含RC集成模组的电路模块,RC集成模组中包括具有串连关系的第一电阻和第一电容,其中RC集成模组包括:
依次叠层的第一电容电极层、第一陶瓷基体、第二电容电极层、电阻印刷层。
作为一种可选的实施方式,RC集成模组还包括:
叠层于第二电容电极层表面的第二陶瓷基体,第二陶瓷基体开设有通孔;
电阻印刷层包括:
用于填充通孔,且印刷于通孔内的第二电容电极层表面的第一电阻印刷层;
印刷于第一电阻印刷层表面的电阻电极层。
作为一种可选的实施方式,的端口防护电路集成封装件包括相邻基体之间分布的至少一个电路模块,包括:
的端口防护电路集成封装件包括相邻基体之间分布的至少一个包含RC集成模组的电路模块,RC集成模组中包括具有串连关系的第一电阻和第一电容,其中RC集成模组包括:
依次叠层的第一电容电极层、第一电介质层和电阻层。
作为一种可选的实施方式,第一电介质层包括对位叠层、压合的N个电介质层,所有N个电介质层中的每相邻的两个电介质层之间连接有内电极层;N为大于0的整数。
作为一种可选的实施方式,RC集成模组还包括:
叠层于第一电介质层和电阻层之间的第二电容电极层。
作为一种可选的实施方式,电阻层包括:
由下至上叠层的第一电阻浆料印刷层和电阻电极层。
作为一种可选的实施方式,RC集成模组还包括:
叠层于第二电容电极层表面的第二电介质层;
第二电介质层开设有通孔;
电阻层包括:
用于填充通孔,且印刷于通孔内的第二电容电极层表面的第一电阻浆料印刷层;
叠层于第一电阻浆料印刷层表面的电阻电极层。
作为一种可选的实施方式,第一电介质层为用于制作电容器的第一陶瓷电介质基体,第二电介质层为用于制作电容器的第二陶瓷电介质基体。
作为一种可选的实施方式,第一陶瓷电介质基体为碳酸钡电介质基体、钛酸钙电介质基体或者钛酸镁电介质基体。
作为一种可选的实施方式,第一电容电极层、第二电容电极层、电阻电极层包含钯、铂、金、银、铜、镍或其中至少两种金属所成的合金。
作为一种可选的实施方式,第一电阻浆料印刷层为钌系电阻浆料。
作为一种可选的实施方式,所有电路模块中的至少一个元件为电路防护元件外,还有2N个端口防护电路基本元件,N大于或等于1,2N个端口防护电路基本元件中的N个元件为电阻,另N个元件为电容,N个电阻与N个电容一一对应电性串连,其中,每一电阻的第一引脚连接端连接至与电阻对应连接的电容的第一引脚连接端;
以及,还包括N电路防护元件,所有电路防护元件与N个电阻一一对应电性互连,所有电路防护元件与N个电容一一对应电性互连,其中,任一电路防护元件的两个引脚连接端中的其中一个引脚连接端连接至与电路防护元件对应连接的电阻的第二引脚连接端,以及任一电路防护元件的两个引脚连接端中的另一个引脚连接端连接至与电路防护元件对应连接的电容的第二引脚连接端,以及,所有电容的第二引脚连接端互连。
另一实施例
本实施例提供一种端口防护电路集成封装件,包括:
上下间隔分布的至少两个基体,每一个基体包括至少一个用于电性连接的导电连接件;
相邻基体之间分布的至少一个电路模块,每个电路模块包括至少一个元件及/或者包括至少一个集成封装模组,每一个集成封装模组包括至少两个元件,每个元件包括至少一个引脚连接端,所有元件中的至少一个元件为电路防护元件;相邻基体之间分布的所有电路模块中的至少一个元件的至少一个引脚连接端作为外接电极端子,分布于相邻基体之间的至少一个电路模块与相邻基体中的至少一个基体通过外接电极端子和至少一个基体的导电连接件的电性连接而连接;所有电路模块中部分或者全部具有电路互连关系的元件通过互连引脚连接端进行互连;以及/或者,
所有电路模块中部分或者全部具有电路互连关系的元件通过互连引脚连接端与同一导电连接件的电性连接进行互连;以及/或者,
端口防护电路集成封装元件还包括第一互连件,所有电路模块中部分或者全部具有电路互连关系的元件通过互连引脚连接端与导电连接件一一对应连接,以及通过设置在对应连接的导电连接件之间的第一互连件进行互连。
在本实施例中,所有元件中的一个元件为电路防护元件,还包括二个端口防护电路基本元件,分别是具有串连互连关系的第一电阻和第一电容。下面将以第一电阻和第一电容进行串连的电路结构为例,并结合图1a至图5对本实施例实现该电路结构对应的端口防护电路集成封装件进行具体说明。请参见图1a至图2b,图1a为本申请实施例提供的一种端口防护电路集成封装件的正面剖视图;图1b为本申请实施例提供的一种RC集成模组的结构示意图;图1c为本申请实施例提供的一种端口防护电路集成封装件的电路结构图;图1d为本申请实施例提供的一种端口防护电路集成封装件的应用电路图。下面以三个基体和相邻基体之间各分布的一个电路模块为例进行说明,如图1a所示,本实施例提供的端口防护电路集成封装件包括第一基体Z1、第二基体Z2和第三基体Z3,以及包括分布于相邻的第一基体Z1和第二基体Z2之间的第一电路模块M1,以及包括分布于相邻的第二基体Z2和第三基体Z3之间的第二电路模块M2;以及,第一电路模块M1包括RC集成模组,如图1b所示,RC集成模组包括具有串连互连关系的第一电阻R和第一电容C,其中第一电阻R和第一电容C呈纵向结构分布,即RC集成模组的上下相对的两端为其外接电路的引脚连接端。第二电路模块M2包括一个电路防护元件,以及第一基体Z1包括外接连接件110,第二基体Z2包括外接连接件120,第三基体Z3包括外接连接件130。其中,第一基体Z1、第二基体Z2和第三基体Z3上下间隔分布,都为导电封装基体。
在本实施例中,第一电阻R的第一引脚连接端和第一电容C的第一引脚连接端作为第一电路模块M1的两个外接电极端子,第一电阻R的第二引脚连接端和第一电容C的第二引脚连接端串连,第一电路模块M1与第一基体Z1和第二基体Z2通过第一电路模块M1的两个外接电极端子与第一基体Z1和第二基体Z2的对应电性连接而连接。以及,电路防护元件的两个引脚连接端作为第二电路模块M2的两个外接电极端子;第二电路模块M2与第二基体Z2和第三基体Z3通过第二电路模块M2的两个外接电极端子和第二基体Z2及第三基体Z3的对应电性连接而连接。如图1c所示,本实施例提供的端口防护电路集成封装件中除第一电阻R与第一电容C互连外,第一电阻R与电路防护元件也存在互连关系,本实施例中第一电阻R与第一电容C的互连通过RC集成模组实现,而第一电阻R与电路防护元件通过如下结构实现互连:
第一电阻R与电路防护元件通过第一电阻R的第一引脚连接端和电路防护元件的一引脚连接端与同一基体,即第二基体Z2的共同电性连接进行互连。
在其他实施方式中,可以在不同基体之间分布第一电阻R和第一电容C,第一电阻R与第一电容C与同一基体进行连接实现第一电阻R与第一电容C的互连。
具体地,在本实施例中,根据图1c说明本实施例提供的端口防护电路集成封装件的电路结构,如图1c所示,本实施例中的第一电阻R与电路防护元件存在互连关系,以及第一电阻R和第一电容C之间存在互连关系,具体地,第一电阻R通过其第一引脚连接端连接至电路防护元件的一引脚连接端,以及第一电阻R的第二引脚连接端和第一电容C的第二引脚连接端具有串连关系。在本实施例中,设定RC集成模组的上下相对的两端中的上端为第一电容C的第一引脚连接端,以及RC集成模组的上下相对的两端中的下端为第一电阻R的第一引脚连接端。本实施例设定用于外接端口防护电路集成封装件至外部电路的元件为第一电容C和电路防护元件,则第一电容C的第一引脚连接端以及电路防护元件的两个引脚连接端用于外接端口防护电路集成封装件至外部电路。具体地,第一电容C的第一引脚连接端通过与其对应电性连接的第一基体Z1连接至外部电路,电路防护元件的两个引脚连接端通过与其分别对应连接的第二基体Z2和第三基体Z3连接至外部电路。如图1d所示,本实施例提供的端口防护电路集成封装件在应用时,第一电容C与电路防护元件互连,因此,端口防护电路集成封装件中的第一基体Z1的外接连接件110和第三基体Z3的外接连接件130位于端口防护电路集成封装件的同一侧,在应用贴片时,第一电容C与电路防护元件的互联引脚连接端通过外接连接件110和外接连接件130与印刷线路板上的同一焊盘的连接实现应用时的互连。
优选的,如图1a所示,本实施例提供的端口防护电路集成封装件还包括用于包封端口防护电路集成封装件中的所有导电封装基体和所有电路模块的包封壳体(或者包封填充体)P。
在本实施例中,用于外接端口防护电路集成封装件至外部电路的元件对应连接的导电封装基体还包括导电封装基体延伸出包封壳体或者填充体而形成的外接连接件,优选的,在本实施例中,外接连接件110,外接连接件120和外接连接件130分别为其所属的基体延伸出包封壳体或者填充体形成。具体地,外接连接件110,外接连接件120和外接连接件130分别包括第一延伸部和第二延伸部,第一延伸部为包括外接连接件的基体沿垂直于基体的方向延伸至包封壳体或者包封填充体的内边缘,第二延伸部为第一延伸部的末端沿垂直于第一延伸部的方向远离基体延伸出包封壳体P(或者包封填充体),以及位于端口防护电路集成封装件的同一侧的外接连接件错开分布。
作为一种可选的实施方式,请参见图2a和图2b,图2a为本申请实施例提供的RC集成模组的一种结构图,图2b为本申请实施例提供的RC集成模组的另一种结构图,如图2a所示,RC集成模组包括:
依次叠层的第一电容电极层200、第一陶瓷基体210、第二电容电极层220、电阻印刷层230。
优选的,鲍勃史密斯电路的实现可采用如图2b所示的RC集成模组结构,具体地,RC集成模组包括:
依次叠层的第一电容电极层200、第一陶瓷基体210、第二电容电极层220;
叠层于第二电容电极层220表面的电阻印刷层230,电阻印刷层230包括第二陶瓷基体231,第二陶瓷基体231开设有通孔232;
用于填充通孔232,且印刷于通孔232内的第二电容电极层220表面的第一电阻印刷层233;
印刷于第一电阻印刷层233表面的电阻电极层234。
在其他实施例中,作为一种可选的实施方式,设定RC集成模组的上下相对的两端中的上端为第一电阻R的第一引脚连接端,以及RC集成模组的上下相对的两端中的下端为第一电容C的第一引脚连接端。而本实施方式中的电路连接关系为第一电容C与电路防护元件存在互连关系,以及第一电阻R和第一电容C之间存在互连关系,具体地,本实施方式中的互连关系为第一电容C通过其第一引脚连接端连接至电路防护元件的一引脚连接端,以及第一电阻R的第二引脚连接端和第一电容C的第二引脚连接端具有串连关系。本实施例设定用于外接端口防护电路集成封装件至外部电路的元件为第一电阻R和电路防护元件,则第一电阻R的第一引脚连接端以及电路防护元件的两个引脚连接端用于外接端口防护电路集成封装件至外部电路。具体地,第一电阻R的第一引脚连接端通过与其对应电性连接的第一基体Z1连接至外部电路,电路防护元件的两个引脚连接端通过与其分别对应连接的第二基体Z2和第三基体Z3连接至外部电路。本实施例提供的端口防护电路集成封装件在应用时,第一电阻R与电路防护元件互连,因此,端口防护电路集成封装件中的第一基体Z1的外接连接件110和第三基体Z3的外接连接件130位于端口防护电路集成封装件的同一侧,在应用贴片时,第一电阻R与电路防护元件的互联引脚连接端通过外接连接件110和外接连接件130与印刷线路板上的同一焊盘的连接实现应用时的互连。本实施方式中第一电阻R与第一电容C的互连通过RC集成模组实现,而第一电容与电路防护元件通过如下结构实现互连:
第一电容C与电路防护元件通过第一电容C的第一引脚连接端和电路防护元件的一引脚连接端与同一基体,即第二基体Z2的共同电性连接进行互连。
作为一种可选的实施方式,电路防护元件为气体放电管或瞬态电压抑制器或压敏电阻或热敏电阻或半导体放电管或保险丝。
优选的,基体连接至外接电极端子的部位设有网格或者方形凹槽或者u型凹槽或者凸台。具体地,本实施例中第一基体Z1连接至外接电极端子的部位设有凸台,以及第二基体Z2连接至外接电极端子的部位设有凹槽。以及第三基体Z3的连接至外接电极端子的部位设有凸台。
作为一种可选的实施方式,基体的厚度大于或者等于0.05mm,且小于或者等于1.5mm。
作为一种可选的实施方式,基体的厚度大于或者等于0.08mm,且小于或者等于1.2mm。
作为一种可选的实施方式,基体的厚度大于或者等于1mm,且小于或者等于1.3mm。
优选的,所有基体的厚度大于或者等于0.1mm,小于或者等于0.3mm;所述端口防护电路集成封装件为正方体或者长方体,所述端口防护电路集成封装件的厚度小于或者等于2.5mm,大于或者等于1.0mm,所述端口防护电路集成封装件的长度小于或者等于6mm,大于或者等于1.5mm,所述端口防护电路集成封装件的宽度小于或者等于6mm,大于或者等于1.5mm。
优选的,所有基体的厚度大于或者等于0.2mm,小于或者等于0.3mm;所述端口防护电路集成封装件为正方体或者长方体,所述端口防护电路集成封装件的厚度小于或者等于2.5mm,大于或者等于1.5mm,所述端口防护电路集成封装件的长度小于或者等于5.5mm,大于或者等于5mm,所述端口防护电路集成封装件的宽度小于或者等于3.6mm,大于或者等于3mm。
另一实施例
请参见图3a至图3b,图3a为本申请实施例提供的另一种端口防护电路集成封装件的电路结构,图3b为本申请实施例提供的另一种端口防护电路集成封装件的正面剖视结构图。如图3a至图3b所示,基于图1c所示的电路结构,本实施例中的第一电容C的第一引脚连接端与电路防护元件的另一引脚连接端连接,以通过本实施例提供的端口防护电路集成封装件直接实现第一电容C与电路防护元件的互连关系。本实施例中,如图3b所示,端口防护电路集成封装件还包括第一纵向互连件300,第一纵向互连件为具有电路互连关系的第一电容C和电路防护元件通过各自需要互连的引脚连接端与第一基体Z1和第三基体Z3一一对应连接,以及通过设置在对应连接的导电封装基体(第一基体Z1和第三基体Z3)之间的第一纵向互连件300进行互连,第一纵向互连件300位于包封壳体或者填充体的内部或者外部。
具体地,请参照图3b提供的端口防护电路集成封装件,第一电容C的第一引脚连接端对应连接的第一基体Z1的末端延伸至第三基体,具体地延伸至第三基体与外接电极端子连接的部位所在的平面区域。另外,本实施例与图1a所示的端口防护电路集成封装件的不同之处在于外接连接件的结构不同,本实施例中,设定用于外接端口防护电路集成封装件至外部电路的元件为电路防护元件,即设定电路防护元件的两个引脚连接端用于外接端口防护电路集成封装件至外部电路,具体地,电路防护元件的两个引脚连接端通过与其分别对应连接的第二基体Z2和第三基体Z3连接至外部电路,即第二基体Z2包括外接连接件310,第三基体Z3包括外接连接件320,外接连接件310为第二基体Z2的末端以垂直于第二基体的方向纵向延伸至包封壳体P(或者包封填充体)的下表面形成,以及外接连接件320为第三基体Z3的末端以垂直于第三基体Z3的方向纵向延伸至包封壳体P(或者包封填充体)的下表面形成。
另一实施例
本实施例还提供一种端口防护电路集成封装件,包括:
上下间隔分布的至少两个基体,每一个基体包括至少一个用于电性连接的导电连接件;
相邻基体之间分布的至少一个电路模块,每个电路模块包括至少一个元件及/或者包括至少一个集成封装模组,每一个集成封装模组包括至少两个元件,每个元件包括至少一个引脚连接端,所有元件中的至少一个元件为电路防护元件;相邻基体之间分布的所有电路模块中的至少一个元件的至少一个引脚连接端作为外接电极端子,分布于相邻基体之间的至少一个电路模块与相邻基体中的至少一个基体通过外接电极端子和至少一个基体的导电连接件的电性连接而连接;所有电路模块中部分或者全部具有电路互连关系的元件通过互连引脚连接端进行互连;以及/或者,
所有电路模块中部分或者全部具有电路互连关系的元件通过互连引脚连接端与同一导电连接件的电性连接进行互连;以及/或者,
端口防护电路集成封装元件还包括第一互连件,所有电路模块中部分或者全部具有电路互连关系的元件通过互连引脚连接端与导电连接件一一对应连接,以及通过设置在对应连接的导电连接件之间的第一互连件进行互连。
作为一种可选的实施方式,电路防护元件包括气体放电管或瞬态电压抑制器或压敏电阻或热敏电阻或半导体放电管或保险丝。
作为一种可选的实施方式,所有电路模块还包括至少一个端口防护电路基本元件,端口防护电路基本元件包括电阻、电容、电感、保险丝和浪涌防护器件中的至少一种端口防护电路基本元件。
作为一种可选的实施方式,
所有电路模块中的元件还包括至少一个端口防护电路基本元件,包括:
所有电路模块中的元件还包括N个电阻和N个电容,N大于或等于1,N个电阻与N个电容一一对应电性串连,其中,任一电阻的第一引脚连接端连接至与电阻对应连接的电容的第一引脚连接端;
以及,所有电路模块中的元件还包括N个电路防护元件,所有N个电路防护元件与N个电阻一一对应电性互连,N个电路防护元件与N个电容一一对应电性互连,其中,每一电阻的第二引脚连接端和每一电容的第二引脚连接端与对应连接的电路防护元件的两个引脚连接端一一对应连接,以及,所有电容的第二引脚连接端互连。具体的请参见图4,图4为本实施例提供的另一种端口防护电路集成封装件的电路结构图,如图4所示,本实施例实现的端口防护电路中以2个电路防护元件为例进行说明,在本实施例提供的端口防护电路中,电路防护元件还包括第二电路防护元件G2,端口防护电路基本元件还包括第二电阻R2和第二电容C2,其中第二电路防护元件G2的一引脚连接端和第二电阻R2的一引脚连接端分别作为实现第二电路防护元件G2和第二电阻R2串连的公共端,第二电路防护元件G2的另一引脚连接端与第二电容C2的一引脚连接端分别作为实现第二电路防护元件G2和第二电容C2串连的公共端,以及第二电阻R2的另一引脚连接端和第二电容C2的另一引脚连接端分别作为实现第二电阻R2和第二电容C2互连的公共端;
第一电容C的一引脚连接端连接至第二电容C2的一引脚连接端。
请参见图5,图5为本实施例提供的另一种端口防护电路集成封装件的电路结构图,如图5所示,基于图5所示的端口防护电路,在本实施例提供的端口防护电路中,电路防护元件还包括第三电路防护元件G3和第四电路防护元件G4,端口防护电路基本元件还包括第三电阻R3、第四电阻R4、第三电容C3和第四电容C4,其中第三电路防护元件G3的一引脚连接端和第三电阻R3的一引脚连接端分别作为实现第三电路防护元件G3和第三电阻R3串连的公共端,第三电路防护元件G3的另一引脚连接端与第三电容C3的一引脚连接端分别作为实现第三电路防护元件G3和第三电容C3串连的公共端,以及第三电阻R3的另一引脚连接端和第三电容C3的另一引脚连接端分别作为实现第三电阻R3和第三电容C3互连的公共端;第四电路防护元件G4的一引脚连接端和第四电阻R4的一引脚连接端分别作为实现第四电路防护元件G4和第四电阻R4串连的公共端,第四电路防护元件G4的另一引脚连接端与第四电容C4的一引脚连接端分别作为实现第四电路防护元件G4和第四电容C4串连的公共端,以及第四电阻R4的另一引脚连接端和第四电容C4的另一引脚连接端分别作为实现第四电阻R4和第四电容C4互连的公共端;
第一电容C的一引脚连接端连接至第三电容C3的一引脚连接端和第四电容C4的一引脚连接端。
图4和图5所示的电路对应的端口防护电路集成封装件可以以图1a所示的结构为基础,进一步进行层叠加工,实现多个电路防护元件的模块与多个鲍勃史密斯电路的模块的纵向集成。
作为一种可选的实施方式,所有基体的厚度大于或者等于0.1mm,小于或者等于0.4mm;端口防护电路集成封装件为正方体或者长方体,端口防护电路集成封装件的厚度小于或者等于1.8mm,大于或者等于0.5mm,端口防护电路集成封装件的长度小于或者等于1.8mm,大于或者等于1.5mm,端口防护电路集成封装件的宽度小于或者等于1.8mm,大于或者等于1.5mm。
作为一种可选的实施方式,所有基体的厚度大于或者等于0.2mm,小于或者等于0.3mm;端口防护电路集成封装件为正方体或者长方体,端口防护电路集成封装件的厚度小于或者等于1.5mm,大于或者等于0.7mm,端口防护电路集成封装件的长度小于或者等于1.5mm,大于或者等于0.7mm,端口防护电路集成封装件的宽度小于或者等于1.5mm,大于或者等于0.7mm。
优选的,所有基体的厚度大于或者等于0.1mm,小于或者等于0.3mm;所述端口防护电路集成封装件为正方体或者长方体,所述端口防护电路集成封装件的厚度小于或者等于2.5mm,大于或者等于1.0mm,所述端口防护电路集成封装件的长度小于或者等于6mm,大于或者等于1.5mm,所述端口防护电路集成封装件的宽度小于或者等于6mm,大于或者等于1.5mm。
优选的,所有基体的厚度大于或者等于0.2mm,小于或者等于0.3mm;所述端口防护电路集成封装件为正方体或者长方体,所述端口防护电路集成封装件的厚度小于或者等于2.5mm,大于或者等于1.5mm,所述端口防护电路集成封装件的长度小于或者等于5.5mm,大于或者等于5mm,所述端口防护电路集成封装件的宽度小于或者等于3.6mm,大于或者等于3mm。
在本申请所提供的几个实施例中,应该理解到,以上描述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到各种等效的修改或替换,这些修改或替换都应涵盖在本申请的保护范围之内。
Claims (29)
1.一种端口防护电路集成封装件,其特征在于,包括:
上下间隔分布的至少两个基体,每一个所述基体包括至少一个用于电性连接的导电连接件;
相邻所述基体之间分布的至少一个电路模块,每个所述电路模块包括至少一个元件及/或者包括至少一个集成封装模组,每一个所述集成封装模组包括至少两个元件,所有元件中的至少一个元件为电路防护元件;相邻所述基体之间分布的所有电路模块中的至少一个元件的至少一个引脚连接端作为外接电极端子,分布于相邻所述基体之间的所述至少一个电路模块与相邻所述基体中的至少一个基体通过所述外接电极端子和所述至少一个基体的导电连接件的电性连接而连接;所有电路模块中部分或者全部具有电路互连关系的所述元件通过其互连引脚连接端进行互连;以及/或者,
所有电路模块中部分或者全部具有电路互连关系的所述元件通过所述互连引脚连接端与同一所述导电连接件的电性连接进行互连;以及/或者,
所述端口防护电路集成封装件还包括第一互连件,所有电路模块中部分或者全部具有电路互连关系的所述元件通过所述互连引脚连接端与所述导电连接件一一对应连接,以及通过设置在所述对应连接的所述导电连接件之间的所述第一互连件进行互连;
所述的端口防护电路集成封装件包括相邻所述基体之间分布的至少一个电路模块,包括:
所述的端口防护电路集成封装件包括相邻所述基体之间分布的至少一个包含RC集成模组的电路模块,所述RC集成模组中包括具有串连关系的第一电阻和第一电容,其中所述RC集成模组包括:
依次叠层的第一电容电极层、第一电介质层和电阻层;
所有电路模块中的元件还包括至少一个端口防护电路基本元件,包括:
所有电路模块中的元件还包括N个电阻和N个电容,所述N大于或等于1,所述N个电阻与所述N个电容一一对应电性串连,其中,任一所述电阻的第一引脚连接端连接至与所述电阻对应连接的所述电容的第一引脚连接端;
以及,所有电路模块中的元件还包括N个电路防护元件,所有N个电路防护元件与所述N个电阻一一对应电性互连,所述N个电路防护元件与所述N个电容一一对应电性互连,其中,每一所述电阻的第二引脚连接端和每一所述电容的第二引脚连接端与对应连接的所述电路防护元件的两个引脚连接端一一对应连接,以及,所有电容的所述第二引脚连接端互连;
所述端口防护电路集成封装件包括上下间隔分布的至少两个基体,包括:
所述端口防护电路集成封装件包括上下间隔分布的第一基体、第二基体和第三基体;
相邻的所述第一基体和所述第二基体之间分布第一电路模块,所述第一电路模块包括所述RC集成模组,除所述第一电阻和所述第一电容串连的引脚连接端之外的所述第一电阻的一引脚连接端和所述第一电容的一引脚连接端作为所述第一电路模块的两个外接电极端子,所述第一电路模块与所述第一基体和所述第二基体通过所述第一电路模块的所述两个外接电极端子与所述第一基体和所述第二基体的一一对应电性连接而连接;
相邻的所述第二基体和所述第三基体之间分布第二电路模块,所述第二电路模块包括一个所述电路防护元件,所述电路防护元件的两个引脚连接端作为所述第二电路模块的两个外接电极端子;所述第二电路模块与所述第二基体和所述第三基体通过所述第二电路模块的两个外接电极端子和所述第二基体及所述第三基体的对应电性连接而连接。
2.如权利要求1所述的端口防护电路集成封装件,其特征在于,每一个所述基体为导电封装基体;
每一个所述基体包括至少一个用于电性连接的导电连接件,包括:
每一个所述导电封装基体为一个用于电性连接的导电连接件。
3.如权利要求2所述的端口防护电路集成封装件,其特征在于,所述端口防护电路集成封装件还包括第一互连件,包括:
所述端口防护电路集成封装件还包括第一纵向互连件,所有电路模块中部分或者全部具有电路互连关系的所述元件通过所述互连引脚连接端与所述导电封装基体一一对应连接,以及通过设置在对应连接的所述导电封装基体之间的所述第一纵向互连件进行互连。
4.如权利要求3所述的端口防护电路集成封装件,其特征在于,所述第一纵向互连件为所述对应连接的所述导电封装基体中的任一所述导电封装基体纵向延伸至另一所述导电封装基体。
5.如权利要求4所述的端口防护电路集成封装件,其特征在于,还包括:
用于包封所述端口防护电路集成封装件中的所有导电封装基体和所有电路模块的包封壳体或者包封填充体;
用于外接所述端口防护电路集成封装件至外部电路的至少一个所述基体,每一个用于外接所述端口防护电路集成封装件至外部电路的所述基体还包括外接连接件,所述外接连接件为其所属的所述基体延伸出所述包封壳体或者所述填充体形成。
6.如权利要求5所述的端口防护电路集成封装件,其特征在于,
至少一个所述基体的表面与所述外接电极端子的连接的部位设有网格或者凹槽或者凸台。
7.如权利要求6所述的端口防护电路集成封装件,其特征在于,所述基体的厚度大于或者等于0.05mm,且小于或者等于1.5mm。
8.如权利要求5所述的端口防护电路集成封装件,其特征在于,所述外接连接件包括第一延伸部,所述第一延伸部为包括所述外接连接件的所述基体纵向延伸出所述包封壳体或者所述包封填充体,位于所述端口防护电路集成封装件的同一侧的所述外接连接件错开分布。
9.如权利要求8所述的端口防护电路集成封装件,其特征在于,所述外接连接件还包括第二延伸部,所述第二延伸部为所述第一延伸部的末端横向延伸形成。
10.如权利要求5所述的端口防护电路集成封装件,其特征在于,所述外接连接件包括第一延伸部和第二延伸部,所述第一延伸部为包括所述外接连接件的所述基体纵向延伸至所述包封壳体或者所述填充体,所述第二延伸部为所述第一延伸部的末端远离所述基体横向延伸出所述包封壳体或者所述填充体,位于所述端口防护电路集成封装件的同一侧的所述外接连接件错开分布。
11.如权利要求1至10中任一所述的端口防护电路集成封装件,其特征在于,
所有电路模块中的元件还包括至少一个端口防护电路基本元件,所述端口防护电路基本元件包括电阻、电容、电感、保险丝和浪涌防护器件中的任一种端口防护电路基本元件;
所述电路防护元件包括气体放电管或瞬态电压抑制器或压敏电阻或热敏电阻或半导体放电管或保险丝。
12.如权利要求1所述的端口防护电路集成封装件,其特征在于,所述第一电介质层包括对位叠层、压合的N个电介质层,所有N个电介质层中的每相邻的两个电介质层之间连接有内电极层;所述N为大于0的整数。
13.如权利要求12所述的端口防护电路集成封装件,其特征在于,所述RC集成模组还包括:
叠层于所述第一电介质层和所述电阻层之间的第二电容电极层。
14.如权利要求13所述的端口防护电路集成封装件,其特征在于,所述电阻层包括:
由下至上叠层的第一电阻浆料印刷层和电阻电极层。
15.如权利要求14所述的端口防护电路集成封装件,其特征在于,所述RC集成模组还包括:
叠层于所述第二电容电极层表面的第二电介质层;
所述第二电介质层开设有通孔;
所述电阻层包括:
用于填充所述通孔,且印刷于所述通孔内的所述第二电容电极层表面的所述第一电阻浆料印刷层;
叠层于所述第一电阻浆料印刷层表面的所述电阻电极层。
16.如权利要求15所述的端口防护电路集成封装件,其特征在于,所述第一电介质层为用于制作电容器的第一陶瓷电介质基体,所述第二电介质层为用于制作电容器的第二陶瓷电介质基体。
17.如权利要求16所述的端口防护电路集成封装件,其特征在于,所述第一陶瓷电介质基体为碳酸钡电介质基体、钛酸钙电介质基体或者钛酸镁电介质基体。
18.如权利要求17所述的端口防护电路集成封装件,其特征在于,所述第一电容电极层、所述第二电容电极层、所述电阻电极层包含钯、铂、金、银、铜、镍或其中至少两种金属所成的合金。
19.如权利要求18所述的端口防护电路集成封装件,其特征在于,所述第一电阻浆料印刷层为钌系电阻浆料。
20.如权利要求5所述的端口防护电路集成封装件,其特征在于,所述电路防护元件以及所述第一电容/所述第一电阻为用于外接所述端口防护电路集成封装件至外部电路的元件,所述第一基体、所述第二基体和所述第三基体作为外接所述端口防护电路集成封装件至外部电路的三个导电封装基体,所述第一基体、所述第二基体和所述第三基体分别包括一所述外接连接件。
21.如权利要求20所述的端口防护电路集成封装件,其特征在于,所述第一基体的外接连接件和所述第三基体的外接连接件位于所述端口防护电路集成封装件的同一侧。
22.如权利要求5所述的端口防护电路集成封装件,其特征在于,所述电路防护元件为用于外接所述端口防护电路集成封装件至外部电路的元件,所述第二基体、所述第三基体分别作为外接所述端口防护电路集成封装件至外部电路的导电封装基体,所述第二基体和所述第三基体分别包括一所述外接连接件;
除所述第一电阻和所述第一电容串连之外的所述第一电容的一引脚连接端及所述第一电阻的一引脚连接端与所述电路防护元件的两个引脚连接端一一对应进行互连,除所述第一电阻和所述第一电容串连之外的所述第一电阻/所述第一电容的一引脚连接端与所述电路防护元件的一引脚连接端与所述第二基体电性连接实现互连;以及,
所述端口防护电路集成封装件还包括第一互连件,包括:
所述端口防护电路集成封装件还包括连接于所述第一基体和所述第三基体的之间的,且用于实现所述第一电阻/所述第一电容与所述电路防护元件进行互连的所述第一纵向互连件。
23.如权利要求22所述的端口防护电路集成封装件,其特征在于,
所述第一纵向互连件为所述第一基体的末端朝向所述第三基体延伸至所述第三基体。
24.如权利要求1所述的端口防护电路集成封装件,其特征在于,所有基体的厚度大于或者等于0.1mm,小于或者等于0.3mm;所述端口防护电路集成封装件为正方体或者长方体,所述端口防护电路集成封装件的厚度小于或者等于2.5mm,大于或者等于1.0mm,所述端口防护电路集成封装件的长度小于或者等于6mm,大于或者等于1.5mm,所述端口防护电路集成封装件的宽度小于或者等于6mm,大于或者等于1.5mm。
25.如权利要求1所述的端口防护电路集成封装件,其特征在于,所有基体的厚度大于或者等于0.2mm,小于或者等于0.3mm;所述端口防护电路集成封装件为正方体或者长方体,所述端口防护电路集成封装件的厚度小于或者等于2.5mm,大于或者等于1.5mm,所述端口防护电路集成封装件的长度小于或者等于5.5mm,大于或者等于5mm,所述端口防护电路集成封装件的宽度小于或者等于3.6mm,大于或者等于3mm。
26.如权利要求1所述的端口防护电路集成封装件,其特征在于,每一个所述基体为绝缘封装基体;
每一个所述基体的外表面附着至少一个用于电性连接的导电连接件。
27.如权利要求26所述的端口防护电路集成封装件,其特征在于,
每一个所述基体的外表面附着至少一个用于电性连接的导电连接件,包括:
每一个所述基体的上表面和/或下表面附着至少一个用于电性连接的导电连接件。
28.如权利要求27所述的端口防护电路集成封装件,其特征在于,
所述端口防护电路集成封装件还包括第一纵向互连件;
分布于不同相邻基体间,且具有电路互连关系的所述元件通过所述互连引脚连接端与所述导电连接件一一对应连接,以及通过设置在对应连接的所述导电连接件之间的所述第一纵向互连件进行互连;
所述对应连接的所述导电连接件在垂直于所述基体所在平面的投影具有第一交集区域;
所述端口防护电路集成封装件还包括:
对应连接的所述导电连接件及其之间的区域在所述第一交集区域对应的位置处设置贯穿的第一通孔;所述第一纵向互连件穿过所述第一通孔连接至所述对应连接的所述导电连接件之间。
29.如权利要求28所述的端口防护电路集成封装件,其特征在于,所有基体上下平行间隔分布,所有第一纵向互连件垂直于所述基体,且位于所述基体的同一侧。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510494334.3A CN105047642B (zh) | 2015-08-12 | 2015-08-12 | 一种端口防护电路集成封装件 |
PCT/CN2016/094533 WO2017025043A1 (zh) | 2015-08-12 | 2016-08-11 | 一种端口防护电路集成封装件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510494334.3A CN105047642B (zh) | 2015-08-12 | 2015-08-12 | 一种端口防护电路集成封装件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105047642A CN105047642A (zh) | 2015-11-11 |
CN105047642B true CN105047642B (zh) | 2024-01-19 |
Family
ID=54454062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510494334.3A Active CN105047642B (zh) | 2015-08-12 | 2015-08-12 | 一种端口防护电路集成封装件 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN105047642B (zh) |
WO (1) | WO2017025043A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105047642B (zh) * | 2015-08-12 | 2024-01-19 | 深圳市槟城电子股份有限公司 | 一种端口防护电路集成封装件 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1783377A (zh) * | 2004-10-18 | 2006-06-07 | E.I.内穆尔杜邦公司 | 电容/电阻器件、电介质叠层和印刷电路板及其制造方法 |
CN1783379A (zh) * | 2004-10-18 | 2006-06-07 | E.I.内穆尔杜邦公司 | 电容/电阻器件、带该器件的印刷电路板及其制造方法 |
CN1783378A (zh) * | 2004-10-18 | 2006-06-07 | E.I.内穆尔杜邦公司 | 电容/电阻器件和带该器件的印刷电路板及其制造方法 |
CN104465670A (zh) * | 2014-12-12 | 2015-03-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
CN204464985U (zh) * | 2015-04-03 | 2015-07-08 | 深圳市槟城电子有限公司 | 一种poe***防护电路及poe防护*** |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1104584A1 (de) * | 1998-07-28 | 2001-06-06 | Siemens Aktiengesellschaft | Leiterbahnrahmen, platine mit leiterbahnrahmen und verfahren zur herstellung eines leiterbahnrahmens |
US20080192452A1 (en) * | 2007-02-12 | 2008-08-14 | Randall Michael S | Passive electronic device |
TWI398933B (zh) * | 2008-03-05 | 2013-06-11 | Advanced Optoelectronic Tech | 積體電路元件之封裝結構及其製造方法 |
CN101562140B (zh) * | 2008-04-16 | 2010-12-01 | 中国科学院微电子研究所 | 一种提高集成电路芯片抗静电能力的封装方法 |
US8460968B2 (en) * | 2010-09-17 | 2013-06-11 | Stats Chippac Ltd. | Integrated circuit packaging system with post and method of manufacture thereof |
CN202084537U (zh) * | 2011-01-12 | 2011-12-21 | 曾传滨 | 具有静电放电防护功能的集成电路 |
CN105047642B (zh) * | 2015-08-12 | 2024-01-19 | 深圳市槟城电子股份有限公司 | 一种端口防护电路集成封装件 |
CN204991699U (zh) * | 2015-08-12 | 2016-01-20 | 深圳市槟城电子有限公司 | 一种端口防护电路集成封装件 |
CN204946890U (zh) * | 2015-08-12 | 2016-01-06 | 深圳市槟城电子有限公司 | 一种端口防护电路集成封装件 |
CN105047640B (zh) * | 2015-08-12 | 2023-06-06 | 深圳市槟城电子股份有限公司 | 一种端口防护电路集成封装件及其制造方法 |
-
2015
- 2015-08-12 CN CN201510494334.3A patent/CN105047642B/zh active Active
-
2016
- 2016-08-11 WO PCT/CN2016/094533 patent/WO2017025043A1/zh active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1783377A (zh) * | 2004-10-18 | 2006-06-07 | E.I.内穆尔杜邦公司 | 电容/电阻器件、电介质叠层和印刷电路板及其制造方法 |
CN1783379A (zh) * | 2004-10-18 | 2006-06-07 | E.I.内穆尔杜邦公司 | 电容/电阻器件、带该器件的印刷电路板及其制造方法 |
CN1783378A (zh) * | 2004-10-18 | 2006-06-07 | E.I.内穆尔杜邦公司 | 电容/电阻器件和带该器件的印刷电路板及其制造方法 |
CN104465670A (zh) * | 2014-12-12 | 2015-03-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
CN204464985U (zh) * | 2015-04-03 | 2015-07-08 | 深圳市槟城电子有限公司 | 一种poe***防护电路及poe防护*** |
Non-Patent Citations (1)
Title |
---|
朱军山 ; 金玲 ; 伍升平 ; .基于SOP生产工艺的***级封装.电子与封装.2008,(第04期),全文. * |
Also Published As
Publication number | Publication date |
---|---|
WO2017025043A1 (zh) | 2017-02-16 |
CN105047642A (zh) | 2015-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6262878B1 (en) | Chip capacitor | |
US8593825B2 (en) | Apparatus and method for vertically-structured passive components | |
US8634180B2 (en) | Multi-layered ceramic capacitor having dual layer-electrode structure | |
CN100550369C (zh) | 具有用以实现全栅格插座的空隙的阵列电容器 | |
CN101136511A (zh) | 用于价廉引出口和优良信号质量的差分输入/输出样条 | |
US9449762B2 (en) | Embedded package substrate capacitor with configurable/controllable equivalent series resistance | |
CN105047640B (zh) | 一种端口防护电路集成封装件及其制造方法 | |
US6465082B1 (en) | Stress relaxation electronic part, stress relaxation wiring board, and stress relaxation electronic part mounted body | |
US3983458A (en) | Electrical device assembly and method | |
CN204991699U (zh) | 一种端口防护电路集成封装件 | |
CN105679738A (zh) | 片式整流元件及其生产工艺 | |
CN204946890U (zh) | 一种端口防护电路集成封装件 | |
CN105047642B (zh) | 一种端口防护电路集成封装件 | |
US10869382B2 (en) | Interposer and electronic apparatus | |
CN205543419U (zh) | 一种usb type-c母座dip和smt正反插连接器 | |
CN203967405U (zh) | 一种接口连接器 | |
US20140307365A1 (en) | Solid electrolytic capacitor package structure for decreasing equivalent series resistance and method of manufacturing the same | |
EP2061289A1 (en) | Interconnection of embedded passive components and substrates | |
US20160343512A1 (en) | Matrix arrangement stacked-type solid electrolytic capacitor package structure and method of manufacturing the same | |
CN207068837U (zh) | 共用电极半导体封装结构 | |
KR20210002379A (ko) | 부착식 단일 소형 및 어레이형 칩반도체 소자의 패키징 방법 | |
CN218732289U (zh) | 一种功率器件模块与电子设备 | |
JP2010272488A (ja) | 小型コネクタに静電気保護部を組み込むこと | |
US10524353B2 (en) | Circuit board | |
US20140284092A1 (en) | Split pad for circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 518116 Shenzhen, Longgang, Guangdong province Longgang Street Baolong community Baolong four road 3 Lan Pu Yuan Industrial Zone 1 Factory A501 Applicant after: Shenzhen Penang Electronics Co.,Ltd. Address before: 518116 Shenzhen, Longgang, Guangdong province Longgang Street Baolong community Baolong four road 3 Lan Pu Yuan Industrial Zone 1 Factory A501 Applicant before: Shenzhen Bencent Electronics Co.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |