CN1050006C - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1050006C CN1050006C CN96109556A CN96109556A CN1050006C CN 1050006 C CN1050006 C CN 1050006C CN 96109556 A CN96109556 A CN 96109556A CN 96109556 A CN96109556 A CN 96109556A CN 1050006 C CN1050006 C CN 1050006C
- Authority
- CN
- China
- Prior art keywords
- deck
- base
- conduction type
- pedestal
- collector area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims description 28
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims abstract description 72
- 239000012535 impurity Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 230000015572 biosynthetic process Effects 0.000 claims description 28
- 238000009792 diffusion process Methods 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims 2
- 239000007943 implant Substances 0.000 claims 1
- 150000002500 ions Chemical class 0.000 description 29
- 229940090044 injection Drugs 0.000 description 19
- 238000002347 injection Methods 0.000 description 19
- 239000007924 injection Substances 0.000 description 19
- 230000000694 effects Effects 0.000 description 13
- 238000009826 distribution Methods 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 10
- -1 phosphonium ion Chemical class 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 238000009413 insulation Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- MEYZYGMYMLNUHJ-UHFFFAOYSA-N tunicamycin Natural products CC(C)CCCCCCCCCC=CC(=O)NC1C(O)C(O)C(CC(O)C2OC(C(O)C2O)N3C=CC(=O)NC3=O)OC1OC4OC(CO)C(O)C(O)C4NC(=O)C MEYZYGMYMLNUHJ-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
- H01L29/0826—Pedestal collectors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
一种半导体器件有一层属于第一导电类型的外延层形成在一块属于第二导电类型的半导体衬底上，一层属于第二导电类型的基区形成在外延层上，它从外延层的表面扩展并包含内基区和外基区，一层属于第一导电类型的发射极区形成在内基区内，以及一个属于第一导电类型的基座集电极区形成在紧靠基区下方的外延层的相应部位中，其中的基座集极区包括多个基座集电极区，它们沿衬底深度的方向依次排列，并且它们的杂质浓度沿衬底深度的方向改变。
Description
本发明涉及一种半导体器件，特别涉及一种包含一个双极晶体管、能够消除科尔克(Kirk)效应并且还能高速工作的半导体器件及其制造方法。
为了得到双极晶体管的高速开关性能，必须提高其性能指标之一的最高振荡频率(以下缩写为fmax)。fmax由下列方程式给出：
fmax＝(fT/8π·Rb·Cbc)1/2其中的fT为截止频率，Rb为基极电阻，Cbc则为基极一集电极电容。上式表明，为了提高fmax，必须提高截止频率fT，必须降低基极一集电极电容Cbc，并且必须降低基极电阻Rb。近年来，为了提高fmax从而提高双极晶体管的性能，进一步提高截止频率以及降低基极一集电极的结电容，或至少使此电容的任何增加降至最小，变得越来越重要。
按照常规方法，为提高截止频率fT，已经采用过在垂直方向改变尺寸和大小，特别是在基区厚度方向改变尺寸和大小的方法。为了降低基极一集电极电容和基极电阻已经采用过如图1所示的第一自对准型双极晶体管结构改变平面方向的尺寸比例。参阅图1，例如，标号111表示P型硅衬底；112表示集电极的n型埋层；113表示n型外延层；114、119和120为绝缘薄膜，如氧化硅薄膜；116为基极接触多晶硅层；117为P型外基极扩散层；118为P型内基区；115为集电极接触扩散层；121为发射极的多晶硅层；122为n型发射极扩散层。
众所周知，在大电流注入工作期间，双极晶体管的有效基区宽度随着注入电流的增加而增加。这被称之为科尔克效应，它是降低高速工作性能的主要因子。因而，降低这种科尔克效应是非常重要的。按照常规方法，为了消除科尔克效应，已经提出过多种制作基座集电极区的方法。例如，如图2A所示，通过在基极接触电极216和绝缘薄膜219中间所形成并由发射极一基极所构制的窗口200进行高浓度n型杂质离子注入，而形成基座集电极区201。
然而，这种在基极一集电极的p-n结下直接掺杂形成相对高杂质浓度区以消除科尔克效应的方法，由于增加了基极一集电极的结电容，反而降低了在低电流注入的晶体管工作速度。同样，由内基区向外基区扩展的所谓环状基区的电阻也增加了。这些问题如上所述，大大地制约了晶体管的高频特性。
为了解决这些问题，曾经提出有一项技术，如图2B所示，在窗口200的侧壁上形成一层绝缘薄膜的侧壁220，并通过窗口200注入高浓度的n型杂质离子，使得紧接在发射区下面的内基区218下有选择地形成一个n型基座集电极区201。公开号为No.5-259175的尚未审查的日本专利提出了一项技术，如图2c所示，在发射极形成的窗口部分内形成一个导电层221制成部分发射极电极，并进行n型杂质的高浓度离子注入以形成基座集电极区201。在此技术中，能够通过自对准进一步减少基座集电极区的面积，以便能够降低基极一集电极的寄生电容。
然而，在图2B和2C所示的各个半导体器件中，尽管基极一集电极的寄生电容可以降低，但科尔克效应却不能完全消除。这是下述原因引起的。当集电极电流增大时，此集电极电流引起第一称为发射极云团的现象(在图2D中以标记符号E表示)并且主要环境发射极扩散层流动。这种发射极云团现象在如由OHTA Kuni-ichi编写的“超大规模集成电路导论”(OhmSha)的第30至31页中就作过描述。倘若如上所述，基座集电极区形成在紧靠发射极扩散层222的正下方或者只是形成在比发射极扩散层222较窄的区域，科尔克效应就如图2D所示发生在发射极扩散层222的左末端部分。此时，当大电流注入运行启动时，尽管有基座集电极区201存在，截止频率还是立即下降。
考虑到上述常规技术的情况，本发明就其自身的发明目的而言，是在于提供一种半导体器件及其制造方法，这种半导体器件包含一个双极晶体管，并能在消除科尔克效应的同时在低电流注入区至高电流注入区的范围内大大提高其工作速度，从而实现基极电阻和基极一集电极结电容的降低。
为了达到上述目的，按照本发明的第一方面，所提供的半导体器件包括：一层属于第一导电类型的外延层形成在一块属于第二导电类型的半导体衬底上；一个属于第二导电类型的基区形成在外延层上并从外延层的表面扩展，此基区包括一内基区和一外基区；一个属于第一导电类型的发射区形成在内基区内；以及一层属于这第一导电类型的基座集电极区形成在紧靠基区正下方并与其相对应的部分外延层内，其中的基座集电极区包括有多个基座集电极区，它们沿衬底深度的方向有杂质浓度的改变并沿衬底深度的方向依次排列。
本发明第一方面的基座集电极区包括第一基座集电极区形成在最深部分的外延层内，它具有最高的杂质浓度并有较宽的扩展区，第二基座集电极区形成在比第一基座集电极区较浅的外延层内的位置处，它具有较第一基座集电极区较低的杂质浓度并有较第一基座集电极区较小的扩展范围，第三基座集电极区形成在比第二基座集电极区更浅的外延层的位置处，它具有较第二基座集电极区更低的杂质浓度并有较第二基座集电极区更小的扩展范围。
半导体器件还可以包括属于第二导电类型的一个区域，它形成在紧靠基区正下方并与其相对应的部分外延层上，以便和基区相接触，具有低于基区的杂质浓度。
半导体器件还可以包括形成在外延层正下方的一层集电极埋层以及形成在外延层内要跟集电极埋层接触的一层集电极接触扩散层，其中的第一基座集电极区以其所在的部分周边与集电极接触扩散区接触。
按照本发明的第二方面，所提供的制造第一半导体器件的方法包括的各步骤有：在属于第二导电类型的一块半导体衬底上形成属于第一导电类型的一层外延层；从外延层的表面向预期的晶体管形成区掺入属于该第一导电类型的杂质使其具有第一深度，从而形成第一基座集电极区；在衬底上生长这第一导电类型的多晶硅薄膜，用部分多晶硅薄膜作基极接触电极并在部分基极接触电极内形成发射极的窗口；通过发射极窗口部分向衬底掺入属于第二导电类型的杂质，从而形成一个内基区；通过发射极窗口从外延层表面掺入属于第一该导电类型的杂质使其具有比第一深度较浅的第二深度，从而形成第二基座集电极区；在发射极窗口的内表面上形成至少包含一层绝缘薄膜的一个侧壁；通过发射极窗口从外延层表面掺入属于这第一导电类型的杂质使其具有比第二深度更浅的第三深度，从而形成第三基座集电极区，以及向内基区掺入属于这第一导电类型的杂质，从而形成一个发射极区。
按照本发明第二方面的方法还可以包括：在形成第一基座集电极区的步骤之后与在形成基区的步骤之前，从外延层表面去除绝缘薄膜的步骤，以及按0°的注射角度进行离子注入以掺入属于第二导电类型杂质的步骤，从而在外延层的表面附近形成属于第二导电类型的低浓度掺杂层。
按照本发明的上述有关方面，在紧靠双极晶体管基区正下面形成的基座集电极区是由多个基座集电极区组成的，它们的杂质浓度沿着衬底深度的方向变化并且沿着衬底深度的方向依次排列。因此，能在消除科尔克效应的同时实现了消除基极电阻和基极一集电极结电容的增加，使得双极晶体管在低电流注入区至高电流注入区范围内的工作速度得到很大提高。
下面通过图示实例的方法，结合包括本发明诸原则的最佳实施例并参考下列详尽的描述和附图，对于通晓专业的技术人员来说，本发明的前述以及其它许多优点、特性和所述种种目的都会变得非常明白清楚。
附图说明
图1为示出一个具有自对准型双极晶体管结构的常规半导体器件纵向截面视图；
图2A至2C为分别示出不同常规半导体器件各自的纵向截面视图，其中的每种器件都在外延层中形成有一个基座集电极区；
图2D为说明图2B和2C所示半导体器件的缺陷的视图；
图3为示明本发明第一项实施例的纵向截面视图。
图4A至4C为示出图3中沿A-A、B-B和C-C各条线的基座集电极区内各自的杂质浓度分布图；
图5A至5D为按照本发明第一项实施例的加工步骤顺序示明制造方法的纵向截面视图；
图6为示出在本发明第一项实施例与在常规实例中消除科尔克效应的效果比较图；
图7为示明对本发明第一项实施例进行改进的纵向截面视图；
图8为示明本发明第二项实施例的纵向截面视图；
图9A至9F为按照本发明第二项实施例的加工步骤顺序示明制造方法的纵向截面视图；
图10A和10B为示出图8中沿XA-XA和XB-XB两条线的基座集电极区内各自的杂质浓度分布图；
图11A和11B为示明用来作比较的常规实例的杂质浓度分布图；
图12为示明对本发明第二项实施例进行改进的纵向截面视图。
下面将要参照附图对本发明的数项最佳实施例进行描述。图3为示明本发明第一项实施例的截面视图。参见图3，在一块P型半导体衬底1上依次形成了一层n型埋层2和一层n型外延层3。在n型外延层3的表面部分上有选择地形成一层隔离氧化膜4。在n型外延层3的一个预定区内形成一层n型集电极接触扩散层5，使其达到n型埋层2。在n型外延层3的一个预定部分形成一层P型内基区8，并在P型内基区8中形成一层发射极区12。在P型内基区8的两侧n型外延层3的表面部分上形成一层P型外基区7。
在P型外基区7上形成一层P型多晶硅的基极接触电极6，供与P型内基区8连接。一层由氮化膜组成的绝缘夹层膜9和一层侧壁绝缘膜10形成并覆盖在基极接触电极6之上，并在侧壁绝缘膜10上形成一个发射极电极11，供与发射区12连接。在紧靠发射区12正下方的n型外延层3中依次形成第一、第二和第三n型基座集电极区102、103和104，使得它们的杂质浓度改变以及它们的区域范围从n型外延层3的表面起向着衬底的内部逐渐增大。
图4A至4C示出基座集电极区102、103和104沿深度方向的杂质浓度分布，其中的图4A示出沿着图3的A-A线部分的杂质浓度分布，图4B示出沿着图3的B-B线部分的杂质浓度分布，图4C示出沿着图3的C-C线部分的杂质浓度分布。杂质浓度就是这样在基座集电极区102、103和104中沿着深度的方向并在各基座集电极区之间变动着。在图4A至4C中，杂质浓度的纵坐标是用对数表示的。
下面将要参照图5A至5D对根据上述本发明第一项实施例所采用的制造方法进行描述。如图5A所示，在一块P型半导体衬底1的整个表面上依次形成一层n型埋层2和一层n型外延层3。接着，在采用通常的方法所产生的结构上有选择地形成一层300到600毫微米厚度的隔离氧化膜4。采用离子注入的方法形成有一个集电极接触扩散层5直达n型埋层2。以500至600千电子伏特的能量和每平方厘米1×1012到1×1013的剂量向晶体管形成区内注入磷离子的深度约为0.5至0.6微米(离子注入投射的射程RP)，使得第一基座集电极区104有选择地形成。
此后，如图5B所示，用已知的光刻技术去除有效基区上的一层氧化膜13，并形成一层含硼且厚度为100至300毫微米的P型多晶硅膜6。向多晶硅膜6中掺硼是采用例如5至10仟电子伏特能量和每平方厘米5×1015至1×1016剂量的离子注入进行的。硼可以在形成多晶硅层的同时掺入。按照已知的低压化学汽相淀积(LPCVD)法形成100至200毫微米厚度的氮化物膜9。将所产生的结构作成预定形状的图形，使其形成基极接触电极6和发射极窗口部分100。
以10千电子伏特的能量和每平方厘米3×1013的剂量向相应于有效基区的一个区域内注入硼离子，以形成P型的内基区8。此后，以300至400千电子伏特的能量和每平方厘米1×1012至1×1013的剂量通过发射极窗口部分100进行磷的离子注入，从而在晶体管形成区内形成约有0.4至0.5微米(离子注入投射射程RP)厚度的第二基座集电极区103。
如图5C所示，在基极接触电极6的侧表面上形成一层100至300毫微米厚度的侧壁绝缘膜10。这种形成是在氮化物膜形成之后采用例如第一已知的反刻蚀技术进行的。以200至250千电子伏特的能量和每平方厘米1×1012至1×1013的剂量通过发射极窗口部分100a进行磷的离子注入，使得在晶体管形成区内约0.25至0.35微米的深度处(离子注入的投射射程RP)形成第三基座集电极区102。
如图5D所示，形成200至300毫微米厚度并含有n型杂质例如砷的多晶硅层，对所产生的结构进行选择性刻蚀，形成发射极接触电极11。将所产生的结构放在900至950℃的氮气氛围中进行退火10分钟，使得在发射极接触极11中所含的砷向P型内基区8内扩散，从而形成一层n型发射极区12。此时，在P型多晶硅膜6中所含的硼同时向外延层3内扩散，形成一个P型外基区7。此后，虽然未经示出，是按通常的方法形成一层绝缘夹层膜、一个电极等等，从而完成了一个双极晶体管。
在图3所示的双极晶体管中，它的制造样式是，在紧靠发射区12正下方的第一、第二和第三基座集电极区102、103和104的杂质浓度和面积向衬底内部(随着深度增加)趋于增加。因此，如图6所示，它比常规的情形更能消除科尔克效应而又不致增加基极一集电极的寄生电容，并且即使在大电流注入区截止频率也不会降低。
图7为示明对本发明第一项实施例进行改进的纵截面视图。在此改进中，当有选择地形成第一基座集电极区104a时，形成一个要和集电极接触扩散层5相连的磷离子注入区。此时，第一基座集电极区104a中通过隔离氧化膜4掺入磷离子的那部分变得比其余的部分较浅。当第一基座集电极区104a与集电极接触扩散层5相连时，可以使集电极电阻降到比第一项实施例中的更低。
下面将要描述本发明的第二项实施例。图8为第二项实施例的截面视图。第二项实施例与第一项实施例在以下几方面有所不同。衬底1的表面露出并将注入角设置成0°，使其产生沟道现象。在紧靠外基区17和内基区18正下方更深地形成一层P型低浓度区25，其杂质浓度梯度比通常采用7°离子注入角的情况低，它要和外基区17及内基区18相接触。采用此技术，可以降低基极一集电极的结电容，并可防止基区的基极电阻增大。
下面将要描述本发明第二项实施例的制造方法。如图9A所示，按照通常的方法在一块P型半导体衬底11上有选择地形成一层300至600毫微米厚度的隔离氧化膜14。此后，以1至1.5兆电子伏特的能量和每平方厘米1×1013至1×1014的剂量，用一层光刻胶(未示出)作掩膜进行选择性的磷离子注入，使得在至少包括一个晶体管形成区的区域内约1至2微米(离子注入投射射程RP)的深度处形成一层用作集电极层的N型井。此时，通过300至600毫微米厚度隔离氧化膜14掺入磷离子的N型井24的那一部分变得比其余的那部分较浅。标号23表示与晶体管形成区对应的一层氧化膜。
如图9B所示，用离子注入的方法将第一n型杂质，例如是磷，掺入衬底11，并使所形成的结构在惰性气体中退火，从而形成一层n型集电极接触扩散层15。磷是以500至600千电子伏特的能量和每平方厘米1×1012至1×1013的剂量，用一层光刻胶(未示出)作掩膜进行选择性离子注入的，使得在晶体管形成区内约0.5至0.6微米深度处(离子注入的投射射程RP)形成一个第一基座集电极区204。第二项实施例与第一项实施例不同，在它当中所形成的磷注入区如图9B所示，宽宽地扩展至隔离氧化膜14下方的部分。按照这样的结构，可以获得足够高的介电击穿电压(在后步加工形成的外基区17和衬底11之间的穿通击穿电压)。
如图9C所示，在晶体管形成区内以10至50千电子伏特的能量和每平方厘米5×1011至1×1013的剂量进行硼的离子注入，以形成一层P型低浓度区25。进行这种离子注入，最好是用已知的光刻技术去除晶体管形成区上的氧化膜23，并在随后以10至50千电子伏特的能量和每平方厘米5×1011至1×1013的剂量，以0°的离子注入角度(垂直于衬底表面)而不是以通常所用7°的角度进行硼离子的注入。这样作的原因如下。由于露出了硅(100)衬底11的表面且离子注入角度设置在0°，引起了沟道现象。这时P型低浓度区25形成得更深并有比通常所用7°离子注入角度更小的浓度梯度，从而能够形成在深度方向均匀的P型低浓度区25。
如图9D所示，将晶体管形成区上的氧化膜23去除，并在包括露出表面的衬底区在内的衬底11整个表面上形成一层含硼并有100至300毫微米厚度的P型多晶硅膜16。例如，向多晶硅膜16掺入硼是以5至10千电子伏特的能量和每平方厘米5×1015至1×1016的剂量进行离子注入实现的。硼的掺入可以在多晶硅膜16形成期间进行。此后，用已知的低压化学汽相淀积法(LPCVD)形成一层100至200毫微米厚度的氮化物膜19。将所产生的结构作成预定形状的图形以形成一个基极接触电极16，并在基极接触电极16内形成一个发射极的窗口部分300。接着，以10千电子伏特的能量和每平方厘米5×1012的剂量向有效基区注入离子硼，形成P型内基区8。以300至400千电子伏特的能量和每平方厘米1×1012至1×1013的剂量通过发射极窗口部分300注入离子磷，在晶体管形成区内约0.4至0.5微米的深度处(离子注入的投射射程RP)形成一个第二基座集电极区203。
如图9E所示，用已知的技术在基极接触电极16的侧表面上形成厚度约为100至300毫微米的一层侧壁绝缘膜，例如氮化物膜20。以200至250千电子伏特的能量和每平方厘米1×1012至1×1013的剂量通过发射极的窗口部分300a注入磷离子，使得在晶体管形成区内约0.25至0.35微米的深度处(离子注入投射射程RP)形成一个第三基座集电极区202。
如图9F所示，形成厚度约为200至300毫微米含n型杂质如砷的一层多晶硅，用以形成发射极接触电极21。将所产生的结构放在900至950℃的氮气氛围中热处理10分钟，使在发射极接触电极21中所含的砷向P型内基区18内扩散，从而形成一个发射极区22。此时，在P型多晶硅膜16中所含的硼同时向低浓度区25内扩散，形成一个外基区17。此后，虽未示出，按照已知的方法形成一层绝缘夹层膜、一个电极等等，从而完成了一个双极晶体管。
图10A和10B示出第二项实施例的基座集电极分别沿图8所示XA-XA和XB-XB的深度方向的杂质浓度分布。在图10A和10B中，杂质浓度的纵坐标是用对数表示的。与这些杂质浓度分布相对照，采用公开号为No.4-51526的尚未审查的日本专利作为比较的实例，如图11B所示，它所描述的技术是，通过利用隔离氧化膜作掩膜向n型集电极层进行P型杂质如硼的补偿离子注入，在从集电极层表面扩展到0.5微米的深度区域内将n型杂质的浓度降低到1×1016/立方厘米(此技术不将该区域反转为P型区)。图11A和图11B示出该比较实例内基区截面和外基区截面的杂质浓度分布。然而，它难以高的精度在外基区扩散层和集电极的界面内通过补偿离子注入形成这样一层具有1×1016/立方厘米或是更低浓度的补偿低浓度区。而同时，采用形成如图10A和10B所示第二项实施例中杂质浓度分布的P型低浓度区的方法，这样第一低浓度区却能够比较容易地实现，尽管耗尽层的扩展不及杂质补偿的方法。
根据第二项实施例，在P型低浓度区25是以0°角度进行离子注入形成时，寄生电容可以比第一项实施例中的再降低百分之五到十。还有，由于位于外基区17和内基区18之间的环状基区P型区没有得到为形成基座集电极区所掺n型杂质的补偿，基极电阻不像通常情况中那样增加，反而能降低大约百分之五到十。
图12示出对第二实施例进行改进的纵向截面视图。在第二项实施例中，在例如1至1.5兆电子伏特和每平方厘米1×1013至1×1014的条件下进行磷离子注入在包括一个晶体管形成区的区域之内约1至2微米的深度处(离子注入的投射射程RP)形成N型井24。该离子注入量最好设置到每平方厘米1×1014或其以下。倘若离子注入量被压至此值或是更低，双极晶体管的集电极电阻将不符合需要地增大。
为了克服这一缺陷，在图12所示的改进当中，当有选择地形成第一基座集电极区204a时，形成一磷离子注入区与n型集电极接触扩散层15相连。例如，此第一基座集电极区204a是以300至400千电子伏特的能量和每平方厘米1×1012至1×1014的剂量进行磷的离子注入在晶体管形成区内约0.4到0.5微米的深度处(离子注入的投射射程RP)形成的。此时，第一基座集电极区204a有一部分是通过300至600毫微米厚度的隔离氧化膜14掺入磷的，它变得比其余的部分较浅。在这种状况下，在第一基座集电极区204a与集电极接触扩散层15相连时，集电极电阻能减小到比第二项实施例的低百分之五到三十。
不言而谕，本发明不限于上述的各实施例，而是当能实现上述各实施例的同样效果时，可以任意设定导电类型、离子注入的杂质等等。
Claims (6)
1.一种半导体器件，它包括，一层属于第一导电类型的外延层形成在一块属于第二导电类型的半导体衬底上，一层属于所述第二导电类型的基区形成在所述外延层上并使其从所述外延层的表面扩展，所述基区包含一内基区和一外基区，一层属于所述第一导电类型的发射极区形成在所述内基区内，以及一个属于所述第一导电类型的基座集电极区形成在紧靠所述基区下面的相应所述外延层部分中，其特征在于所述的基座集电极区包括有多个基座集电极区，它们沿着所述衬底深度的方向依次排列，并且它们的杂质浓度沿着所述衬底深度的方向改变，其中所述基座集电极区包含一个第一基座集电极区形成在所述外延层内的最深部分，具有最高的杂质浓度，并且扩展成比较宽的范围，一个第二基座集电极区形成在所述外延层中比所述第一基座集电极区较浅的位置，具有比所述第一基座集电极区较低的杂质浓度，并且扩展成比所述第一基座集电极区较小的范围，以及一个第三基座集电极区形成在所述外延层中比所述第二基座集电极区更浅的位置，具有比所述第二基座集电极区更低的杂质浓度，并且扩展成比所述第二基座集电极区更小的范围。
2.按照权利要求1所述的半导体器件，其特征在于，所述器件还包括一层属于所述第二导电类型的区域，它形成在紧靠所述基区下面的相应所述外延层部分使其与所述基区接触并且有比所述基区更低的杂质浓度。
3.按照权利要求1所述的半导体器件，其特征在于，所述器件还包括一层集电极埋层形成在所述外延层正下方以及一层集电极接触扩散层形成在所述外延层内并要和所述集电极埋层接触，其中所述第一基座集电极区以其所在部分周边与所述集电极接触扩散层接触。
4.按照权利要求2所述的半导体器件，其特征在于，所述器件还包括一层集电极埋层形成在所述外延层正下方以及一层集电极接触扩散层形成在所述外延层内并要和所述集电极埋层接触，其中所述第一基座集电极区以其所在部分周边与所述集电极接触扩散层接触。
5.一种半导体器件的制造方法，其特征在于，它包括以下步骤：
在一块属于第二导电类型的半导体衬底上形成一层属于第一导电类型的外延层，
从所述外延层的表面向一个晶体管形成区掺入所述第一导电类型的杂质，使其具有深度为0.5-0.6微米的第一深度，以此形成第一基座集电极区，
在所述衬底上形成一层属于所述第一导电类型的多晶硅膜，
用部分所述多晶硅膜作为基极接触电极并在部分所述基极接触电极中形成发射极窗口部分，
通过所述发射极窗口部分向所述衬底掺入属于所述第二导电类型的杂质，以此形成一层内基区，
通过所述发射极窗口部分从所述外延层表面掺入属于所述第一导电类型的杂质使其具有比所述第一深度较浅的深度为0.4-0.5微米的第二深度，以此形成第二基座集电极区，
形成一层侧壁包括至少所述发射极窗口一个内表面上的一层绝缘膜，
通过所述发射极窗口从所述外延层表面掺入属于所述第一导电类型的杂质使其具有比所述第二深度较浅的深度为0.25-0.35微米的第三深度，以此形成第三基座集电极区，以及
向所述内基区掺入所述第一导电类型的杂质，以此形成发射极区。
6.按照权利要求5所述的方法，其特征在于，它还包括，在形成所述第一基座集电极区的步骤之后和在形成所述基区的步骤之前，从所述外延层表面去除绝缘膜的步骤，以及用0°的注入角度进行离子注入掺入属于所述第二导电类型的杂质的步骤，以此在所述外延层表面附近形成一层属于所述第二导电类型的低浓度层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP246927/95 | 1995-08-31 | ||
| JP7246927A JP2748898B2 (ja) | 1995-08-31 | 1995-08-31 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1148271A CN1148271A (zh) | 1997-04-23 |
| CN1050006C true CN1050006C (zh) | 2000-03-01 |
Family
ID=17155835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96109556A Expired - Fee Related CN1050006C (zh) | 1995-08-31 | 1996-08-29 | 半导体器件及其制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5880516A (zh) |
| EP (1) | EP0762511B1 (zh) |
| JP (1) | JP2748898B2 (zh) |
| KR (1) | KR100206081B1 (zh) |
| CN (1) | CN1050006C (zh) |
| DE (1) | DE69621088T2 (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE511891C2 (sv) * | 1997-08-29 | 1999-12-13 | Ericsson Telefon Ab L M | Bipolär effekttransistor och framställningsförfarande |
| JP3186691B2 (ja) * | 1998-04-07 | 2001-07-11 | 日本電気株式会社 | 半導体装置及びその形成方法 |
| FR2779571B1 (fr) * | 1998-06-05 | 2003-01-24 | St Microelectronics Sa | Procede de dopage selectif du collecteur intrinseque d'un transistor bipolaire vertical a base epitaxiee |
| US6762479B2 (en) | 1998-11-06 | 2004-07-13 | International Business Machines Corporation | Microwave array transistor for low-noise and high-power applications |
| JP3506632B2 (ja) * | 1999-03-25 | 2004-03-15 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP3346348B2 (ja) | 1999-08-19 | 2002-11-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| DE19957113A1 (de) | 1999-11-26 | 2001-06-07 | Infineon Technologies Ag | Verfahren zur Herstellung eines aktiven Transistorgebietes |
| US6995068B1 (en) * | 2000-06-09 | 2006-02-07 | Newport Fab, Llc | Double-implant high performance varactor and method for manufacturing same |
| US20020177253A1 (en) * | 2001-05-25 | 2002-11-28 | International Business Machines Corporation | Process for making a high voltage NPN Bipolar device with improved AC performance |
| DE10160509A1 (de) | 2001-11-30 | 2003-06-12 | Ihp Gmbh | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
| DE10160511A1 (de) * | 2001-11-30 | 2003-06-12 | Ihp Gmbh | Bipolarer Transistor |
| US6838350B2 (en) * | 2003-04-25 | 2005-01-04 | Micrel, Inc. | Triply implanted complementary bipolar transistors |
| US7253073B2 (en) * | 2004-01-23 | 2007-08-07 | International Business Machines Corporation | Structure and method for hyper-abrupt junction varactors |
| JP2005217237A (ja) * | 2004-01-30 | 2005-08-11 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP4906267B2 (ja) * | 2005-03-31 | 2012-03-28 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| JP5048242B2 (ja) * | 2005-11-30 | 2012-10-17 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| US20080217742A1 (en) * | 2007-03-09 | 2008-09-11 | International Business Machines Corporation | Tailored bipolar transistor doping profile for improved reliability |
| CN101834136A (zh) * | 2010-05-12 | 2010-09-15 | 上海宏力半导体制造有限公司 | 改善双极性晶体管的发射极表面硅化物层的方法 |
| CN101937846B (zh) * | 2010-09-10 | 2015-10-21 | 上海华虹宏力半导体制造有限公司 | SiGe HBT晶体管及其制造方法 |
| CN102664191B (zh) * | 2012-05-16 | 2014-10-15 | 清华大学 | 嵌入式外延外基区双极晶体管及其制备方法 |
| RU2659328C1 (ru) * | 2017-10-02 | 2018-06-29 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" | Способ изготовления полупроводникового прибора |
| CN108109914A (zh) * | 2017-12-18 | 2018-06-01 | 深圳市晶特智造科技有限公司 | 双极晶体管的制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0425242A1 (en) * | 1989-10-24 | 1991-05-02 | Sony Corporation | Bipolar transistor structure |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4165516A (en) * | 1975-04-28 | 1979-08-21 | U.S. Philips Corporation | Semiconductor device and method of manufacturing same |
| US4392149A (en) * | 1980-03-03 | 1983-07-05 | International Business Machines Corporation | Bipolar transistor |
| JPS6393153A (ja) * | 1986-10-07 | 1988-04-23 | Toshiba Corp | 半導体装置の製造方法 |
| JP2728671B2 (ja) * | 1988-02-03 | 1998-03-18 | 株式会社東芝 | バイポーラトランジスタの製造方法 |
| JPH01253272A (ja) * | 1988-03-31 | 1989-10-09 | Nec Corp | バイポーラトランジスタ |
| EP0418421B1 (de) * | 1989-09-22 | 1998-08-12 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines Bipolartransistors mit verminderter Basis/Kollektor-Kapazität |
| JPH0451526A (ja) * | 1990-06-19 | 1992-02-20 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH06216145A (ja) * | 1992-01-28 | 1994-08-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH05259175A (ja) * | 1992-03-12 | 1993-10-08 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2551353B2 (ja) * | 1993-10-07 | 1996-11-06 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5501991A (en) * | 1994-07-13 | 1996-03-26 | Winbond Electronics Corporation | Process for making a bipolar junction transistor with a self-aligned base contact |
| US5548158A (en) * | 1994-09-02 | 1996-08-20 | National Semiconductor Corporation | Structure of bipolar transistors with improved output current-voltage characteristics |
| US5581115A (en) * | 1994-10-07 | 1996-12-03 | National Semiconductor Corporation | Bipolar transistors using isolated selective doping to improve performance characteristics |
-
1995
- 1995-08-31 JP JP7246927A patent/JP2748898B2/ja not_active Expired - Fee Related
-
1996
- 1996-08-27 EP EP96113709A patent/EP0762511B1/en not_active Expired - Lifetime
- 1996-08-27 DE DE69621088T patent/DE69621088T2/de not_active Expired - Fee Related
- 1996-08-28 US US08/705,857 patent/US5880516A/en not_active Expired - Fee Related
- 1996-08-29 CN CN96109556A patent/CN1050006C/zh not_active Expired - Fee Related
- 1996-08-30 KR KR1019960037036A patent/KR100206081B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0425242A1 (en) * | 1989-10-24 | 1991-05-02 | Sony Corporation | Bipolar transistor structure |
Also Published As
| Publication number | Publication date |
|---|---|
| US5880516A (en) | 1999-03-09 |
| JPH0969528A (ja) | 1997-03-11 |
| KR970013321A (ko) | 1997-03-29 |
| JP2748898B2 (ja) | 1998-05-13 |
| CN1148271A (zh) | 1997-04-23 |
| EP0762511A1 (en) | 1997-03-12 |
| EP0762511B1 (en) | 2002-05-08 |
| DE69621088D1 (de) | 2002-06-13 |
| KR100206081B1 (ko) | 1999-07-01 |
| DE69621088T2 (de) | 2002-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1050006C (zh) | 半导体器件及其制造方法 | |
| KR100449182B1 (ko) | 전력용 반도체장치 | |
| US4503598A (en) | Method of fabricating power MOSFET structure utilizing self-aligned diffusion and etching techniques | |
| KR100270796B1 (ko) | 자기정렬셀을 가진 mos게이트소자의 제조방법 | |
| KR100391560B1 (ko) | 반도체장치 | |
| CN1589499A (zh) | 具有多晶硅源极接触结构的沟槽mosfet器件 | |
| CN101043053A (zh) | 具有改善性能的功率半导体器件和方法 | |
| US4404738A (en) | Method of fabricating an I2 L element and a linear transistor on one chip | |
| CN1274028C (zh) | 具有减小导通电阻的双扩散场效应晶体管 | |
| CA1179786A (en) | Lateral transistor structure having self-aligned base and base contact and method of fabrication | |
| CN1132238C (zh) | 半导体元件及其制造方法 | |
| CN1114956C (zh) | 采用微掺杂漏极结构的半导体器件及其制备方法 | |
| CN1589493A (zh) | 用于形成具有低寄生电阻的沟槽mosfet器件的方法 | |
| CN1656608A (zh) | 非自对准SiGe异质结双极晶体管 | |
| CN1355934A (zh) | 半导体及其制造方法 | |
| CN1164766A (zh) | 功率半导体器件及其制造方法 | |
| CN1113416C (zh) | 具有纵向型和横向型双极晶体管的半导体器件 | |
| CN1085407C (zh) | 生产半导体集成电路的方法 | |
| EP0589631A1 (en) | Recessed, self aligned, low base resistance structure | |
| CN1122303C (zh) | 半导体器件的制造方法 | |
| US20030127707A1 (en) | Bipolar transistor and method of manufacturing the same | |
| KR100193118B1 (ko) | 전력용 트랜지스터 및 그 제조방법 | |
| CN1790736A (zh) | 半导体装置 | |
| CN1723570A (zh) | 绝缘栅半导体器件及其新型自对准制造方法 | |
| KR930010118B1 (ko) | 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030523 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20030523 Address after: Kanagawa, Japan Patentee after: NEC Corp. Address before: Tokyo, Japan Patentee before: NEC Corp. |
|
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |