CN104979305A - 一种半导体器件 - Google Patents
一种半导体器件 Download PDFInfo
- Publication number
- CN104979305A CN104979305A CN201410140258.1A CN201410140258A CN104979305A CN 104979305 A CN104979305 A CN 104979305A CN 201410140258 A CN201410140258 A CN 201410140258A CN 104979305 A CN104979305 A CN 104979305A
- Authority
- CN
- China
- Prior art keywords
- metal
- dielectric layer
- semiconductor device
- redundancy
- radiator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体器件,包括:半导体衬底以及位于所述半导体衬底上的微电子构件;金属间介电层,依次位于所述半导体衬底之上;金属互连线,镶嵌于所述金属间介电层内,并与所述微电子构件连接;链式冗余金属结构,位于所述金属间介电层内,与所述金属互连线相绝缘;介电层,位于所述金属间介电层之上;接合焊盘,位于所述介电层内,并通过所述金属互连线与所述微电子构件连接;散热器,位于所述介电层内,与所述接合焊盘相绝缘,且与所述链式冗余金属结构相连。根据本发明的带有链式冗余金属结构的散热器,可提供更多和更深的热传导路径,有效提高芯片的散热效果。
Description
技术领域
本发明涉及半导体技术领域,具体而言涉及一种半导体器件。
背景技术
随着超大规模集成电路沿着摩尔定律的不断发展,集成电路的集成度高达数亿元器件。为降低RC延迟,IC结构采用了立体化和布线多层化。多层立体结构对材料表面平坦化提出了极高的要求,如果平坦化效果不好,则随着层数的增加,表面的不平坦度累积效果显著。到目前为止,唯一能实现全局平坦化的关键工艺技术是化学机械研磨(Chemical Mechanical Polishing,简称CMP)技术。而在CMP过程中,金属密度的不均匀导致金属厚度的起伏,产生碟形、磨损,因此需要在CMP过程之前在金属互连线密度低的区域进行冗余金属(Dummy Metal)填充来调节金属的密度,从而使得IC芯片图案CMP后的厚度接近一致。故现有技术中冗余金属主要用于调节金属密度。
为适应集成电路高密度小型化的要求,芯片堆叠技术已经成为集成电路发展的趋势。用3D封装技术制造的元器件,高的组装密度在使得器件的功率密度提高的同时,必然会引起封装单位体积容纳的热量增加。一般情况下,器件的失效往往与其工作温度密切相关。器件的工作温度升高,失效率也会增加。不合理的热设计将会诱发一系列的可靠性问题,如出现局部过热,温度分布不均等。因此,采用3D封装技术制造元器件,就必须认真考虑封装体的散热问题。
芯片散热器对于改善封装体的散热起到一个很关键的作用,例如有一种带有散热器的芯片,如图1A所示,图中晶圆50包括位于底部的半导体衬底100,形成于半导体衬底100之上的微电子构件101,绝缘层102位于半导体衬底100上,光刻形成的接触105贯穿介电层102与微电子构件101连接。金属层M1位于第一互连层的顶部,散热器150位于介电层120中,所述散热器150与接合焊盘145和内连接金属特征包括M3、接触111和再分布特征(RedistributionFeature)112相隔离。每个散热器150具有大的表面积,范围从晶圆50的中心延伸到晶圆的边缘,因此在使用时热量从晶圆表面温度高的区域像晶圆边缘传递。进一步地,每个散热器150的尺寸还可以沿着任意的一个主轴方向从晶圆50的中心向晶圆的外边缘扩大,如图1B所示。但是这种带有散热器的芯片结构,当芯片堆叠的密度越高时,芯片内部的热量还是不能很好的传递出去。
因此,为了解决现有技术中的不足,有必要提出一种新的芯片散热器。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题,本发明提出了一种半导体器件,包括:半导体衬底以及位于所述半导体衬底上的微电子构件;金属间介电层,依次位于所述半导体衬底之上;金属互连线,镶嵌于所述金属间介电层内,并与所述微电子构件连接;链式冗余金属结构,位于所述金属间介电层内,与所述金属互连线相绝缘;介电层,位于所述金属间介电层之上;接合焊盘,位于所述介电层内,并通过所述金属互连线与所述微电子构件连接;散热器,位于所述介电层内,与所述接合焊盘相绝缘,且与所述链式冗余金属结构相连。
优选地,所述链式冗余金属结构包括第一冗余金属和第二冗余金属,所述第一冗余金属与所述第二冗余金属通过通孔相连。
优选地,所述第一冗余金属和第二冗余金属的材料选自铜、钨、铝、金和银中的一种。
优选地,所述散热器不与电路中的电源或者接地的电压节点相连接,以避免在电路中产生不必要的电容。
优选地,所述散热器从所述半导体器件的中心延伸到边缘。
优选地,所述散热器沿着任意的一个主轴方向从所述半导体器件的中心向外边缘扩大。
优选地,在所述金属间介电层之上还包括绝缘层。
优选地,在所述绝缘层中形成有第一接触和第二接触。
优选地,所述第一接触用以将所述散热器与所述链式冗余金属结构相连,所述第二接触用以将所述接合焊盘与所述金属互连线相连。
综上所示,根据本发明的带有链式冗余金属结构的散热器,可提供更多和更深的热传导路径,有效提高芯片的散热效果。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1A为现有技术一种带有散热器的芯片的左视图;
图1B为现有技术一种带有散热器的芯片的俯视图;
图2为本发明示例性实施例的芯片结构的左视图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明,将在下列的描述中提出详细的步骤以及详细的结构,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
[示例性实施例]
下面将结合示意图对本发明进行更详细的描述,其中标示了本发明的优选实施例,应该理解本领域技术人员可以进行修改在此描述的本发明,而仍然实现本发明的有利效果。
如图2所示,提供晶圆20,所述晶圆包括半导体衬底200,可以选用硅基衬底,可以用作衬底的含Si半导体材料的例证性例子包括:Si、SiGe、SiC、SiGeC、绝缘体上硅(SOI)或绝缘体上SiGe(SGOI),但并不限于此。根据所制造的器件,衬底可以是未掺杂的或掺杂的。微电子构件201位于所述半导体衬底200内,尽管图中只示出了一个微电子构件201,但是还可能包括多个类似微电子构件201的器件形成于半导体衬底200中。所述微电子构件选自晶体管(例如金属氧化物半导体场效应晶体管、互补式金属氧化物半导体晶体管、双载子接合晶体管、高压晶体管、高频晶体管等)、电阻、二极管、电容以及其它适合的构件。
此外还包括形成于所述半导体衬底200表面之上的层间介电层(inter-layer Dielectric,简称ILD)202。层间介电层202可以使用例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。或者,也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。层间介电层202还可以使用例如掺碳氧化硅(SiOC)等多孔质构造。此外还包括形成于层间介电层202内的接触203,所述接触203可通过对层间介电层进行图案化及蚀刻形成多个沟渠。所述沟渠可通过沉积例如氮化钛(TiN)的金属阻碍层而进行填充,之后沉积例如钨的接触插塞层于金属阻碍层上。接触203可提供微电子构件201的电连接。
还包括金属互连线,位于所述第一金属间介电层IMD1和第二金属间介电层IMD2内,并与所述微电子构件201连接。所述第一金属介电层IMD1和第二金属间介电层IMD2可以为低k介电材料(形成的为低k介电层),也可以为超低k介电材料(形成的为超低k介电层)。一般而言,低k介电材料是指介电常数(k值)小于4的介电材料,超低k介电材料是指介电常数(k值)小于2的介电材料。通常采用化学气相旋涂工艺(SOG)、甩胶技术或化学气相沉积技术制备。
金属互连层M1和M2均位于第一金属间介电层IMD1内,通过第一金属间介电层IMD1将上述两金属互连层相绝缘,金属互连层M2通过镶嵌于第一金属间介电层IMD1的通孔VIA21与金属互连层M1相连接,金属互连层M3通过通孔VIA22与M2连接到一起,这样金属互连层M1、金属互连层M2和金属互连层M3通过通孔相连后也就构成了金属互连线结构。可用例如金属镶嵌工艺或光刻/等离子蚀刻工艺等集成电路工艺形成所述金属互连层。金属互连层M1、M2、M3的材料选自铜、钨、铝、金、银中的一种。本实施例中,优选铜金属作为形成金属互连层和通孔的材料。
还包括链式冗余金属结构,位于所述第一金属间介电层IMD1和第二金属间介电层IMD2内,与所述金属互连线相绝缘;在金属互连层M1空白区域中形成第一冗余金属DM1,第二冗余金属DM2形成于金属互连层M2的空白区域中,冗余金属DM1和冗余金属DM2通过位于第一层间介电层IMD1内的通孔VIA11相连。第三冗余金属DM3位于金属互连层M3的空白区域中,镶嵌于第二金属间介电层IMD2内,通过通孔VIA12与冗余金属DM2连接。可用例如金属镶嵌工艺或光刻/等离子蚀刻工艺等集成电路工艺形成。冗余金属DM1、DM2、DM3的材料选自铜、钨、铝、金、银中的一种。经过上述步骤,冗余金属DM1、DM2、DM3通过通孔相连接,形成了链式冗余金属结构。冗余金属填充的方法采用本领域技术人员熟知的方法,例如传统的规则冗余金属填充法,只要空白区域允许,该方法就会填充尽可能多的冗余金属图案,还可以是模型冗余金属填充法,该方法把芯片分成很小的一个个窗格(例如50μm2),然后计算每个窗格中金属密度的周长,最后根据相邻窗格的各项参数决定填充金属图案。本发明实施例对冗余金属填充的方法不作具体限制,只要能实现本发明的内容均可使用。
尽管,本发明的一个具体实施例中,所述金属互连层和冗余金属的层数为3层,然而根据实际情况,所述金属层和冗余金属的层数还可以为其它值,具体的层数根据制造集成电路的工艺确定。
绝缘层204形成于金属互连层M3和第三冗余金属DM3之上,所述绝缘层可将晶圆20上的微电子构件和金属互连层与其键合在一起的其他晶圆电路相绝缘,同时还能防止有害物质进入晶圆电路的有源区。绝缘层可通过使用诸如氧化硅层、氮化硅层、或氮氧化硅层的无机绝缘层,诸如包含聚乙烯苯酚、聚酰亚胺、或硅氧烷等的层的绝缘层等来形成。此外,聚乙烯苯酚、聚酰亚胺、或硅氧烷可有效地通过微滴排放法、印刷术或旋涂法形成。硅氧烷根据其结构可被分类成二氧化硅玻璃、烷基倍半硅氧烷(alkylsilsesquioxane)聚合物、倍半硅氧烷氢化物(silsesquioxane hydride)聚合物、烷基倍半硅氧烷氢化物(alkylsilsesquioxane hydride)聚合物、烷基硅氧烷聚合物、等。此外,绝缘层可用包括具有Si-N键的聚合物(聚硅氨烷)的材料形成。此外,可层叠这些膜以形成绝缘层。接触206形成于所述绝缘层内,用于连接晶圆有源区与接合焊盘形成电通路。接触207用于将散热器与所述冗余金属结构相连接,以形成导通的热传导通路。
在绝缘层204之上形成介电层205,用于形成绝缘层204的技术均可用于形成介电层205,在此不作赘述。接合键盘209位于介电层205中,通过镶嵌在绝缘层205中的接触206将接合焊盘与最上面的金属互连层M3相连接,用于形成接合键盘的金属可选自铝、铜、钨、钴、金、银、铜锡合金,金-锡合金,铟-金合金,铅-锡合金或其他可导电的金属。
散热器208位于介电层205内,散热器208与接合焊盘、导电接口和金属互连层M3相绝缘。每个散热器208具有大的表面积,范围从晶圆20的中心延伸到晶圆的边缘,因此在使用时热量从晶圆表面温度高的区域像晶圆边缘传递。进一步地,每个散热器208还可以沿着任意的一个主轴方向从晶圆20的中心向晶圆的外边缘扩大。散热器208通过接触207与链式冗余金属结构相连接,即与冗余金属DM3相连接,形成一种带有链式冗余金属结构的散热器。所述散热器不与电路中的电源(Vcc)或者接地的电压节点相连接,以避免在电路中产生不必要的电容。本实施例中,冗余金属即可实现其调节金属密度的作用,又可用作芯片散热的导热途径。由于冗余金属通过通孔进行连接,形成了所述链式冗余金属结构,链式冗余金属结构又与散热器相连,同时金属具有良好的导热性,那么器件内部产生的热量可以通过冗余金属和通孔传递给上层的散热器,然后再将热量传递出去,故可提供更多且更深的导热路径,进而有效提高芯片的散热效果。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (9)
1.一种半导体器件,包括:
半导体衬底以及位于所述半导体衬底上的微电子构件;
金属间介电层,依次位于所述半导体衬底之上;
金属互连线,镶嵌于所述金属间介电层内,并与所述微电子构件连接;
链式冗余金属结构,位于所述金属间介电层内,与所述金属互连线相绝缘;
介电层,位于所述金属间介电层之上;
接合焊盘,位于所述介电层内,并通过所述金属互连线与所述微电子构件连接;
散热器,位于所述介电层内,与所述接合焊盘相绝缘,且与所述链式冗余金属结构相连。
2.如权利要求1所述的半导体器件,其特征在于,所述链式冗余金属结构包括第一冗余金属和第二冗余金属,所述第一冗余金属与所述第二冗余金属通过通孔相连。
3.如权利要求2所述的半导体器件,其特征在于,所述第一冗余金属和第二冗余金属的材料选自铜、钨、铝、金和银中的一种。
4.如权利要求1所述的半导体器件,其特征在于,所述散热器不与电路中的电源或者接地的电压节点相连接,以避免在电路中产生不必要的电容。
5.如权利要求1所述的半导体器件,其特征在于,所述散热器从所述半导体器件的中心延伸到边缘。
6.如权利要求1所述的半导体器件,其特征在于,所述散热器沿着任意的一个主轴方向从所述半导体器件的中心向外边缘扩大。
7.如权利要求1所述的半导体器件,其特征在于,在所述金属间介电层之上还包括绝缘层。
8.如权利要求7所述的半导体器件,其特征在于,在所述绝缘层中形成有第一接触和第二接触。
9.如权利要求8所述的半导体器件,其特征在于,所述第一接触用以将所述散热器与所述链式冗余金属结构相连,所述第二接触用以将所述接合焊盘与所述金属互连线相连。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410140258.1A CN104979305A (zh) | 2014-04-09 | 2014-04-09 | 一种半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410140258.1A CN104979305A (zh) | 2014-04-09 | 2014-04-09 | 一种半导体器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104979305A true CN104979305A (zh) | 2015-10-14 |
Family
ID=54275684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410140258.1A Pending CN104979305A (zh) | 2014-04-09 | 2014-04-09 | 一种半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104979305A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105810664A (zh) * | 2016-04-07 | 2016-07-27 | 上海华力微电子有限公司 | 测试金属线的电迁移结构 |
CN106206506A (zh) * | 2016-08-08 | 2016-12-07 | 武汉华星光电技术有限公司 | 显示装置、端子以及端子的制备方法 |
CN107369670A (zh) * | 2017-08-31 | 2017-11-21 | 长江存储科技有限责任公司 | 一种三维存储器电迁移测试结构及其制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1240327A (zh) * | 1998-06-23 | 2000-01-05 | 日东电工株式会社 | 安装好的电路板结构和为此结构的多层电路板 |
JP2006294905A (ja) * | 2005-04-12 | 2006-10-26 | Sony Corp | 半導体装置及び半導体素子 |
US20070093066A1 (en) * | 2005-10-24 | 2007-04-26 | Rajashree Baskaran | Stacked wafer or die packaging with enhanced thermal and device performance |
-
2014
- 2014-04-09 CN CN201410140258.1A patent/CN104979305A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1240327A (zh) * | 1998-06-23 | 2000-01-05 | 日东电工株式会社 | 安装好的电路板结构和为此结构的多层电路板 |
JP2006294905A (ja) * | 2005-04-12 | 2006-10-26 | Sony Corp | 半導体装置及び半導体素子 |
US20070093066A1 (en) * | 2005-10-24 | 2007-04-26 | Rajashree Baskaran | Stacked wafer or die packaging with enhanced thermal and device performance |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105810664A (zh) * | 2016-04-07 | 2016-07-27 | 上海华力微电子有限公司 | 测试金属线的电迁移结构 |
CN105810664B (zh) * | 2016-04-07 | 2018-06-01 | 上海华力微电子有限公司 | 测试金属线的电迁移结构 |
CN106206506A (zh) * | 2016-08-08 | 2016-12-07 | 武汉华星光电技术有限公司 | 显示装置、端子以及端子的制备方法 |
CN107369670A (zh) * | 2017-08-31 | 2017-11-21 | 长江存储科技有限责任公司 | 一种三维存储器电迁移测试结构及其制作方法 |
CN107369670B (zh) * | 2017-08-31 | 2019-11-26 | 长江存储科技有限责任公司 | 一种三维存储器电迁移测试结构及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11004770B2 (en) | Phase changing on-chip thermal heat sink | |
US11398405B2 (en) | Method and apparatus for back end of line semiconductor device processing | |
CN103219325B (zh) | 多维集成电路结构及其形成方法 | |
CN102651355B (zh) | 包括穿过衬底的传导结构的集成电路及其制造方法 | |
US9202743B2 (en) | Graphene and metal interconnects | |
CN112687659B (zh) | 半导体结构和用于形成半导体结构的方法 | |
US20070166997A1 (en) | Semiconductor devices and methods of manufacture thereof | |
JP2018528622A (ja) | 導電性バリアのダイレクトハイブリッドボンディング | |
CN101789417A (zh) | 硅通孔侧壁隔离结构 | |
KR101674057B1 (ko) | 강화된 복합 절연막을 포함하는 반도체 칩 구조 및 그 제조 방법 | |
JP2009539239A (ja) | 高qのウェハ裏面のキャパシタを有する半導体集積回路デバイス(集積回路デバイスおよび集積回路デバイスを形成する方法) | |
TW201118997A (en) | Pad structure for semiconductor devices | |
WO2012041034A1 (zh) | 3d集成电路结构及其形成方法 | |
CN109755240B (zh) | 在集成电路电阻器中实现更高电流密度的结构 | |
US20170011997A1 (en) | Thickened Stress Relief and Power Distribution Layer | |
CN104979305A (zh) | 一种半导体器件 | |
TW202203337A (zh) | 半導體裝置結構和其形成方法 | |
CN107393903A (zh) | 多层金属焊盘 | |
KR20150061924A (ko) | 고전압 소자 및 이의 제조방법 | |
TWI746851B (zh) | 金屬內連線結構及其製作方法 | |
US20240071823A1 (en) | Semiconductor device circuitry formed through volumetric expansion | |
JP2001057366A (ja) | 半導体集積回路装置およびその製造方法 | |
WO2010022970A1 (en) | A semiconductor device including stress relaxation gaps for enhancing chip package interaction stability | |
CN102800621A (zh) | 形成栓塞结构、半导体器件的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151014 |