CN102800621A - 形成栓塞结构、半导体器件的方法 - Google Patents

形成栓塞结构、半导体器件的方法 Download PDF

Info

Publication number
CN102800621A
CN102800621A CN2011101366384A CN201110136638A CN102800621A CN 102800621 A CN102800621 A CN 102800621A CN 2011101366384 A CN2011101366384 A CN 2011101366384A CN 201110136638 A CN201110136638 A CN 201110136638A CN 102800621 A CN102800621 A CN 102800621A
Authority
CN
China
Prior art keywords
embolism
conductive layer
hole
dielectric layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101366384A
Other languages
English (en)
Other versions
CN102800621B (zh
Inventor
何其旸
张翼英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110136638.4A priority Critical patent/CN102800621B/zh
Publication of CN102800621A publication Critical patent/CN102800621A/zh
Application granted granted Critical
Publication of CN102800621B publication Critical patent/CN102800621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种形成栓塞结构、半导体器件的方法，形成栓塞结构的方法包括：提供基底，在基底上形成有具有第一栓塞的第一介质层；在第一介质层和第一栓塞组成的表面上形成具有通孔的第二介质层，通孔底部暴露出第一栓塞；利用无电解镀方法在通孔内形成表面高出第一栓塞顶面的第一导电层；在通孔内形成第二导电层，覆盖第一导电层，且第二导电层的表面与第二介质层的表面相平，第一导电层和第二导电层构成第二栓塞，栓塞结构包括第一栓塞和第二栓塞。本技术方案可以减少第一栓塞和第二栓塞之间的接触电阻。

Description

形成栓塞结构、半导体器件的方法
技术领域
本发明涉及半导体技术领域，尤其涉及形成栓塞结构、半导体器件的方法。
背景技术
半导体技术中，利用互连结构连接器件结构，其中形成的互连结构可以是栓塞与栓塞连接，也可以是栓塞与互连线连接。
现有技术中形成栓塞与栓塞互连的方法为：
参考图1，提供半导体基底10，在该半导体基底10内形成第一介质层11，在第一介质层11中形成有第一栓塞12。参考图2，第一介质层11和第一栓塞12的表面上形成第二介质层13，在所述第二介质层13上形成图形化的光刻胶层(未示出)，定义出通孔的位置，以图形化的光刻胶层为掩膜刻蚀所述第二介质层13，在所述第二介质层13中形成通孔14。之后，参考图3，利用物理气相沉积或者电镀方法在通孔14内填充导电材料形成第二栓塞15。
随着半导体技术的发展，集成电路的集成度越来越高，器件的特征尺寸(CD)越来越小，因此很容易出现光刻、刻蚀形成通孔14时，通孔14的位置与第一栓塞12的位置发生错位。由于通孔14的位置发生错位，利用物理气相沉积或者电镀方法填充导电材料形成第二栓塞15时，第二栓塞15与第一栓塞12的实际接触面积减小，这样第一栓塞12和第二栓塞15之间的接触电阻增大，这样会导致半导体器件的功耗大。
现有技术中有许多形成栓塞的方法，例如2009年8月2日申请的申请号为200910194781.1的中国申请，公开的“钨栓塞的制造方法”，然而均没有解决以上所述的技术问题。
发明内容
本发明解决的问题是现有技术中由于器件特征尺寸越来越小，导致相互连接的栓塞错位，使相互连接的两个栓塞之间的接触电阻增大。
为解决上述问题，本发明提供一种形成栓塞结构的方法，包括：
提供基底，所述基底上形成具有第一栓塞的第一介质层；
在所述第一介质层和第一栓塞组成的表面上形成具有通孔的第二介质层，所述通孔底部暴露出所述第一栓塞；
利用无电解镀方法在所述通孔内形成表面高出第一栓塞顶面的第一导电层；
在所述通孔内形成第二导电层，覆盖所述第一导电层，且所述第二导电层的表面与所述第二介质层的表面相平，所述第一导电层和第二导电层构成第二栓塞，所述栓塞结构包括所述第一栓塞和第二栓塞。
可选的，所述第一导电层的材料为钴钨磷或者钴钼磷。
可选的，所述第二导电层的材料选自铜或者钨。
可选的，形成第二导电层的方法为物理气相沉积或电镀。
可选的，在所述通孔内形成第二导电层，覆盖所述第一导电层，且所述第二导电层的表面与所述第二介质层的表面相平包括：
形成第一导电层后，在所述通孔内填满第二导电层，所述第二导电层高出所述通孔；
平坦化所述第二导电层，去除高出所述通孔的第二导电层，使所述第二导电层的表面与所述第二介质层的表面相平。
可选的，在所述半导体基底上形成具有通孔的第二介质层的方法为：
在所述半导体基底上形成第二介质层；
在所述第二介质层上形成光刻胶层；
曝光、显影所述光刻胶层，形成图形化的光刻胶层，定义出通孔的位置；
以所述图形化的光刻胶层为掩膜刻蚀所述第二介质层形成通孔。
可选的，所述第一介质层、第二介质层的材料选自氮化硅、掺碳氮、低k材料、超低k材料其中之一或者它们的任意组合。
可选的，所述低k材料选自SiO2、SiOF、SiCOH、SiO、SiCO、SiCON其中之一或者它们的任意组合。
可选的，所述超低k材料为黑钻石。
本发明还提供一种形成半导体器件的方法，包括：用以上所述的方法形成栓塞结构。
与现有技术相比，本发明具有以下优点：
本技术方案利用无电解镀方法无论物体的形状如何均可以在物体的表面形成均匀的薄膜层的特性，在通孔底部内形成第一导电层。由于现有技术中，第一栓塞和通孔之间的位置错位，因此在刻蚀第二介质层形成通孔时，对通孔错位的位置下的第一介质层也进行了刻蚀，使通孔暴露的表面包括暴露第一栓塞顶面的部分和侧壁部分。因此，用无电解镀方法形成的第一导电层可以形成在通孔底部暴露出的第一栓塞的所有表面上，即暴露出所述第一栓塞的顶面部分和侧壁部分，使第一栓塞和第二栓塞的接触面积增加了侧壁的接触部分，扩大了第二栓塞与第一栓塞的接触面积，减小了第一栓塞和第二栓塞的接触电阻，克服了现有技术中导电材料基本只形成在第一栓塞的上表面导致第一栓塞和第二栓塞的接触电阻大的问题。
附图说明
图1～3是现有技术的形成栓塞与栓塞互连的方法的剖面结构示意图；
图4是本发明具体实施例的形成栓塞结构的方法的流程示意图；
图5～图8是本发明具体实施例的形成的栓塞结构方法的剖面结构示意图。
具体实施方式
为改善现有技术中栓塞与栓塞的接触电阻增大使器件的功耗大的问题，发明人经过认真的研究，参考图2，发现刻蚀形成通孔14时，由于通孔14的位置发生错位，因此刻蚀形成通孔14时，对通孔14错开第一栓塞12部位下面的第一介质层11进行了刻蚀，在栓塞12侧边的形成了开口16，这样通孔14的底部就是不规则的，其包括两部分，分别为暴露第一栓塞12顶面的部分与暴露第一栓塞12侧壁的部分，在通孔14内填充导电材料形成第二栓塞15时，现有技术中导电材料基本只与第一栓塞12顶面的部分接触，不能填充开口16的部分，如果可以采用其他方法使开口16的部分也填充导电材料，那么第一栓塞12与第二栓塞15接触的面积就会增大，两者的接触电阻也因此可以减小。
本技术方案利用无电解镀方法无论物体的形状如何均可以在物体的表面形成均匀的薄膜层的特性，在通孔底部内形成第一导电层。由于现有技术中，第一栓塞和通孔之间的位置错位，因此在刻蚀第二介质层形成通孔时，对通孔错位的位置下的第二介质层也进行了刻蚀，使通孔暴露的表面包括暴露第一栓塞顶面的部分和侧壁部分。因此，用无电解镀方法形成的第一导电层可以形成在通孔底部暴露出的第一栓塞的所有表面上，即暴露出所述第一栓塞的顶面部分和侧壁部分，使第一栓塞和第二栓塞的接触面积增加了侧壁的接触部分，扩大了第二栓塞与第一栓塞的接触面积，减小了第一栓塞和第二栓塞的接触电阻，克服了现有技术中导电材料基本只形成在第一栓塞的上表面导致第一栓塞和第二栓塞的接触电阻大的问题。
图4为本发明具体实施例的形成栓塞结构的方法的流程图，参考图4，本发明具体实施例的形成栓塞结构的方法包括：
步骤S41，提供基底，在所述基底上形成有具有第一栓塞的第一介质层；
步骤S42，在所述第一介质层和第一栓塞组成的表面上形成具有通孔的第二介质层，所述通孔底部暴露出所述第一栓塞；
步骤S43，利用无电解镀方法在所述通孔内形成表面高出第一栓塞顶面的第一导电层；
步骤S44，在所述通孔内形成第二导电层，覆盖所述第一导电层，且所述第二导电层的表面与所述第二介质层的表面相平，所述第一导电层和第二导电层构成第二栓塞，所述栓塞结构包括所述第一栓塞和第二栓塞。
图5～图8是本发明具体实施例的形成的栓塞结构方法的剖面结构示意图，结合参考图4与图5～图8详细说明本发明具体实施例的形成栓塞结构的方法。
结合参考图4和图5，执行步骤S41，提供基底50，在所述基底50上形成有具有第一栓塞52的第一介质层51。在本发明具体实施例中，基底50可以半导体前段工艺(FEOL)完成之后提供的基底；也可以为半导体前段工艺(FEOL)完成之后，继续进行半导体后段工艺(BEOL)过程中提供的基底。基底50的材料可以为单晶硅或单晶硅锗，或者单晶掺碳硅；或者还可以包括其它的材料，例如砷化镓等III-V族化合物。所述半导体基底50中形成有器件结构，该器件结构可以为半导体前段工艺中形成的器件结构，例如MOS晶体管，也可以为后段工艺(FEOL)中形成的器件结构，例如包括栓塞和互连线的互连结构。其中第一栓塞52用来连接半导体基底50中形成的器件结构。第一介质层51的材料选自氮化硅、掺碳氮、低k材料、超低k材料其中之一或者它们的任意组合。低k材料选自SiO2、SiOF、SiCOH、SiO、SiCO、SiCON其中之一或者它们的任意组合。超低k材料可以为黑钻石，也可以为本领域技术人员公知的其他材料。
结合参考图4和图6，执行步骤S42，在所述第一介质层51和第一栓塞52组成的表面上形成具有通孔54的第二介质层53。在所述基底上形成具有通孔的第二介质层的方法为：在所述第一介质层51和第一栓塞52组成的表面上形成第二介质层53；在所述第二介质层53上形成光刻胶层(未示出)；曝光、显影所述光刻胶层形成图形化的光刻胶层，定义出通孔的位置；以图形化的光刻胶层为掩膜刻蚀所述第二介质层53形成通孔54。所述第二介质层53的材料选自氮化硅、掺碳氮、低k材料、超低k材料其中之一或者它们的任意组合。所述低k材料选自SiO2、SiOF、SiCOH、SiO、SiCO、SiCON其中之一或者它们的任意组合。所述超低k材料为黑钻石。刻蚀所述第二介质层53的方法为干法刻蚀。
随着半导体技术的发展，集成电路的集成度越来越高，器件的特征尺寸(CD)越来越小，因此利用光刻、刻蚀形成通孔54时，通孔54的位置与第一栓塞52的位置发生错位，即通孔54向一侧偏移，造成通孔54和第一栓塞52没有对准。由于通孔53的位置发生错位，因此刻蚀形成通孔54时，对通孔54错开第一栓塞52的部位下面的第一介质层51进行了刻蚀，在第一栓塞52侧边的形成了开口56，这样通孔54的底部就是不规则的，其包括两部分，分别为暴露第一栓塞52顶面的部分与暴露第一栓塞52侧壁的部分，即所述通孔54底部暴露出所述第一栓塞52的顶面和部分侧壁。
结合参考图4和图7，执行步骤S43，利用无电解镀方法在所述通孔54内形成表面高出第一栓塞52顶面的第一导电层55。不需要通入电流而是基于化学上的还原作用实现的电镀通常称为无电解镀。无电解镀具有以下特点：1、不像电解电镀那样需要供给电源，且无论镀件为何形状均可以获得均匀的薄膜；2、通过调整电镀条件可以获得符合使用要求的薄膜。基于无电解镀方法的特点，本发明利用无电解镀方法形成第一导电层55，该第一导电层55覆盖所述通孔54底部暴露出的第一栓塞52的顶面和部分侧壁；并且，所述第一导电层55填满所述开口56，使第一导电层55的表面高出第一栓塞52的上表面。本发明具体实施例中，所述第一导电层55的材料为钴钨磷或者钴钼磷。当然，本发明中，第一导电层55的材料不限于钴钨磷或者钴钼磷，也可以为其他可以用无电解镀方法形成的材料。其中，第一栓塞52的表面包括两部分，分别为顶面和侧面，第一栓塞52的底面为与基底50接触的表面，顶面为与底面相对的表面，侧面为开口56暴露的表面。
第一导电层55的表面应高出第一栓塞52的顶面，这样才可以保证在后续的形成第二导电层时，第二导电层可以与第一导电层55充分接触。
结合参考图4和图8，执行步骤S44，在所述通孔53内形成第二导电层57，覆盖所述第一导电层55，且所述第二导电层57的表面与所述第二介质层53的表面相平，所述第一导电层55和第二导电层57构成第二栓塞，所述栓塞结构包括所述第一栓塞52和第二栓塞。由于第一栓塞52和第二栓塞通过两者之间的相互接触进行导通，因此第一导电层55形成在所述第一栓塞52暴露的顶面和部分侧壁，扩大了第二栓塞与第一栓塞52的接触面积，减小了第一栓塞52和第二栓塞的接触电阻，克服了现有技术中导电材料基本只形成在第一栓塞52的上表面导致第一栓塞52和第二栓塞的接触电阻大的问题。
需要说明的是，本发明中的“相平”并不意味着第二导电层57的表面与第二介质层53的表面完全相平，而是允许在一定误差范围内的相平。
本发明具体实施例中，第二导电层57的材料选自铜或者钨。形成第二导电层57的方法为物理气相沉积或者电镀，在所述通孔54内形成第二导电层57，覆盖所述第一导电层55，且所述第二导电层57的表面与所述第二介质层53的表面相平包括：形成第一导电层55后，在所述通孔54内填满第二导电层57，所述第二导电层57高出所述通孔54；平坦化所述第二导电层57，去除高出所述通孔54的第二导电层57，使所述第二导电层57的表面与所述第二介质层53的表面相平。
形成以上所述的栓塞结构之后，可以在第二介质层53上继续形成其他结构的器件，或者继续形成栓塞结构。
基于以上所述的形成栓塞结构的方法，本发明还提供一种形成半导体器件的方法，该方法包括：用以上所述的方法形成栓塞结构。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种形成栓塞结构的方法，其特征在于，包括：
提供基底，在所述基底上形成有具有第一栓塞的第一介质层；
在所述第一介质层和第一栓塞组成的表面上形成具有通孔的第二介质层，所述通孔底部暴露出所述第一栓塞；
利用无电解镀方法在所述通孔内形成表面高出第一栓塞顶面的第一导电层；
在所述通孔内形成第二导电层，覆盖所述第一导电层，且所述第二导电层的表面与所述第二介质层的表面相平，所述第一导电层和第二导电层构成第二栓塞，所述栓塞结构包括所述第一栓塞和第二栓塞。
2.如权利要求1所述的形成栓塞结构的方法，其特征在于，所述第一导电层的材料为钴钨磷或者钴钼磷。
3.如权利要求1所述的形成栓塞结构的方法，其特征在于，所述第二导电层的材料选自铜或者钨。
4.如权利要求3所述的形成栓塞结构的方法，其特征在于，形成第二导电层的方法为物理气相沉积或电镀。
5.如权利要求4所述的形成栓塞结构的方法，其特征在于，在所述通孔内形成第二导电层，覆盖所述第一导电层，且所述第二导电层的表面与所述第二介质层的表面相平包括：
形成第一导电层后，在所述通孔内填满第二导电层，所述第二导电层高出所述通孔；
平坦化所述第二导电层，去除高出所述通孔的第二导电层，使所述第二导电层的表面与所述第二介质层的表面相平。
6.如权利要求1所述的形成栓塞结构的方法，其特征在于，在所述半导体基底上形成具有通孔的第二介质层的方法为：
在所述半导体基底上形成第二介质层；
在所述第二介质层上形成光刻胶层；
曝光、显影所述光刻胶层，形成图形化的光刻胶层，定义出通孔的位置；
以所述图形化的光刻胶层为掩膜刻蚀所述第二介质层形成通孔。
7.如权利要求6所述的形成栓塞结构的方法，其特征在于，所述第一介质层、第二介质层的材料选自氮化硅、掺碳氮、低k材料、超低k材料其中之一或者它们的任意组合。
8.如权利要求7所述的形成栓塞结构的方法，其特征在于，所述低k材料选自SiO2、SiOF、SiCOH、SiO、SiCO、SiCON其中之一或者它们的任意组合。
9.如权利要求7所述的形成栓塞结构的方法，其特征在于，所述超低k材料为黑钻石。
10.一种形成半导体器件的方法，其特征在于，包括：用权利要求1～9任一项所述的方法形成栓塞结构。
CN201110136638.4A 2011-05-25 2011-05-25 形成栓塞结构、半导体器件的方法 Active CN102800621B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110136638.4A CN102800621B (zh) 2011-05-25 2011-05-25 形成栓塞结构、半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110136638.4A CN102800621B (zh) 2011-05-25 2011-05-25 形成栓塞结构、半导体器件的方法

Publications (2)

Publication Number Publication Date
CN102800621A true CN102800621A (zh) 2012-11-28
CN102800621B CN102800621B (zh) 2014-07-30

Family

ID=47199689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110136638.4A Active CN102800621B (zh) 2011-05-25 2011-05-25 形成栓塞结构、半导体器件的方法

Country Status (1)

Country Link
CN (1) CN102800621B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609431A (zh) * 2014-10-28 2016-05-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030113996A1 (en) * 2000-10-13 2003-06-19 Takeshi Nogami Semiconductor production device and production method for semiconductor device
US20060246217A1 (en) * 2005-03-18 2006-11-02 Weidman Timothy W Electroless deposition process on a silicide contact
CN1901202A (zh) * 2005-07-20 2007-01-24 台湾积体电路制造股份有限公司 半导体元件及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030113996A1 (en) * 2000-10-13 2003-06-19 Takeshi Nogami Semiconductor production device and production method for semiconductor device
US20060246217A1 (en) * 2005-03-18 2006-11-02 Weidman Timothy W Electroless deposition process on a silicide contact
CN1901202A (zh) * 2005-07-20 2007-01-24 台湾积体电路制造股份有限公司 半导体元件及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609431A (zh) * 2014-10-28 2016-05-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105609431B (zh) * 2014-10-28 2018-07-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN102800621B (zh) 2014-07-30

Similar Documents

Publication Publication Date Title
CN102832165B (zh) 经过改进的用于双镶嵌工艺的间隙填充方法
US20190326170A1 (en) Self-aligned via interconnect structures
CN102820280B (zh) 用于集成电路的非分层式金属层
CN108461477B (zh) 用于超(跳跃)通孔整合的金属互连
US20220208749A1 (en) Semiconductor devices and methods of manufacture thereof
KR101577959B1 (ko) 보이드 형성을 방지하는 무전해 도금법을 이용한 전기 배선의 형성 방법
JP2015537392A (ja) グラフェンおよび金属相互接続
US9059166B2 (en) Interconnect with hybrid metallization
US9093411B2 (en) Pad structure having contact bars extending into substrate and wafer having the pad structure
US9141749B2 (en) Interconnect structures and methods for back end of the line integration
KR20160044012A (ko) 전기 전도 접촉들을 형성하는 반도체 구조체들 및 방법들
US10832946B1 (en) Recessed interconnet line having a low-oxygen cap for facilitating a robust planarization process and protecting the interconnect line from downstream etch operations
CN104701143A (zh) 用于鲁棒金属化剖面的双层硬掩模
KR100419021B1 (ko) 반도체소자의 구리 배선 제조방법
US20090302477A1 (en) Integrated circuit with embedded contacts
CN102800621B (zh) 形成栓塞结构、半导体器件的方法
CN103094197B (zh) 互连结构制造方法
CN103515292B (zh) 半导体结构的形成方法
CN104979305A (zh) 一种半导体器件
US20090108450A1 (en) Interconnect structure and method of making same
CN113035772A (zh) 半导体结构及其制备方法
CN102299095B (zh) 层间介质层、具有该介质层的半导体器件及制造方法
CN103794545A (zh) 一种制作金属互连线的方法
CN210984722U (zh) 半导体结构
US20090115065A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant