CN107369670A - 一种三维存储器电迁移测试结构及其制作方法 - Google Patents
一种三维存储器电迁移测试结构及其制作方法 Download PDFInfo
- Publication number
- CN107369670A CN107369670A CN201710770738.XA CN201710770738A CN107369670A CN 107369670 A CN107369670 A CN 107369670A CN 201710770738 A CN201710770738 A CN 201710770738A CN 107369670 A CN107369670 A CN 107369670A
- Authority
- CN
- China
- Prior art keywords
- wire
- metal
- line
- dummy line
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本申请提供一种三维存储器电迁移测试结构及其制作方法,在电迁移测试结构的制作过程中,在与所述测试线相邻的所述第一虚拟线和所述第二虚拟线上的氧化层上制作有标识,用于定位所述测试线。由于测试线两侧的第一虚拟线和第二虚拟线的氧化层上设置有标识,因此,在电迁移测试结构样品制作时,直接定位标识中间的一根金属线即为测试线,从而实现测试线的快速准确定位,进而从测试线两侧分别进行切割,得到电迁移测试结构样品。由于标识位于第一虚拟线和第二虚拟线的氧化层上,对测试线不会造成任何影响,从而能够在避免对测试线及与其相连的第一金属线造成损伤基础上,实现测试线的精确定位,还能大大提高样品的制样成功率,及测试线的定位时间。
Description
技术领域
本发明涉及半导体器件制作技术领域,尤其涉及一种三维存储器电迁移测试结构及其制作方法。
背景技术
NAND闪存是一种比硬盘驱动器更好的存储设备,随着人们追求功耗低、质量轻和性能佳的非易失存储产品,在电子产品中得到了广泛的应用。目前,平面结构的NAND闪存已近实际扩展的极限,为了进一步的提高存储容量,降低每比特的存储成本,提出了3D结构的NAND存储器,也即3D NAND。
现行的3D NAND M2DP_EM test key(双重曝光金属线2电迁移测试结构)如图1和图2所示的设计,其中,图1为三维存储器电迁移测试结构的俯视示意图;图2为三维存储器电迁移测试结构的立体结构示意图(仅画出一部分上层金属);如图1和图2中所示,上面的金属层为M02,下面的金属层为M01,上层金属层M02包括测试线T01和位于测试线T01两侧的多条虚拟线D01,两层金属线通过过孔V01连接在一起,通常测试线T01和虚拟线D01相对于下层金属线较窄,两条上层金属线对应一条下层金属线,如图1所示,其中一条上层金属线位于两条下层金属线之间,且不通过过孔V01与下层金属线连接。
测试线T01和虚拟线D01在主体结构上没有差别,在测试过程中,需要定位测试线T01,而通常采用FIB(聚焦离子束,Focused Ion beam)切割,并通过设定标记来定位测试线,但在FIB切割过程中进行定位标记,会对测试结构造成损伤,从而造成测试过程中,测试结果出现偏差。
发明内容
有鉴于此,本发明提供一种三维存储器电迁移测试结构及其制作方法,以解决现有技术中测试结构在定位过程中出现损伤,造成测试结果出现偏差的问题。
为实现上述目的,本发明提供如下技术方案:
一种三维存储器电迁移测试结构,包括:
位于不同层的第一金属线层和第二金属线层;
位于所述第一金属线层和所述第二金属线层之间的第一氧化层;
以及位于所述第二金属线层背离所述第一金属线层表面的第二氧化层;
所述第一金属线层包括相互平行设置的多条第一金属线;
所述第二金属线层包括相互平行设置的一条测试线和多条第二金属线,所述第二金属线包括位于所述测试线一侧的至少一条第一虚拟线和位于所述测试线另一侧的至少一条第二虚拟线;
所述测试线的一端通过所述第一氧化层上的第一过孔与一条所述第一金属线的一端相连,且,在平行于所述第一金属线层的方向上,所述测试线与所述第一金属线分布在所述第一过孔的两侧;
与所述测试线相隔奇数条所述第二金属线的所述第一虚拟线的一端通过所述第一氧化层上的第一过孔与一条所述第一金属线的一端相连,且,在平行于所述第一金属线层的方向上,所述第一虚拟线与所述第一金属线分布在所述第一过孔的两侧;
与所述测试线相隔奇数条所述第二金属线的所述第二虚拟线的一端通过所述第一氧化层上的第一过孔与一条所述第一金属线的一端相连,且,在平行于所述第一金属线层的方向上,所述第二虚拟线与所述第一金属线分布在所述第一过孔的两侧;
其中,至少与所述测试线相邻的所述第一虚拟线和所述第二虚拟线上的第二氧化层上制作有标识,用于定位所述测试线。
优选地,所述标识为开设在与所述测试线相邻的所述第一虚拟线和所述第二虚拟线上的第二氧化层上的第二过孔。
优选地,对应所述第一虚拟线上的第二过孔个数为三个,对应所述第二虚拟线上的第二过孔的个数为三个。
优选地,所述第二过孔中填充有金属。
优选地,所述第二过孔中填充的金属为钨。
优选地,所述标识为开设在与所述测试线相邻的所述第一虚拟线和所述第二虚拟线上的第二氧化层上的凹槽,所述凹槽的延伸方向与所述第一虚拟线和所述第二虚拟线的延伸方向相同,所述凹槽贯穿所述第二氧化层。
优选地,所述第一过孔中填充的金属和所述第一金属线的材质相同,均为钨;所述测试线和所述第二金属线的材质相同,均为铜。
本发明还提供一种三维存储器电迁移测试结构制作方法,用于制作形成上面任意一项所述的三维存储器电迁移测试结构,所述制作方法包括:
提供衬底;
在所述衬底上形成多条平行设置的第一金属线;
在所述第一金属线上形成第一氧化层;
在所述第一氧化层上形成第一过孔,所述第一过孔中填充金属;
在所述第一氧化层上形成第二金属线和测试线,所述测试线的一端与所述第一过孔电性连接,所述第二金属线包括位于所述测试线一侧的第一虚拟线和位于所述测试线另一侧的第二虚拟线,与所述测试线相隔奇数条所述第二金属线的所述第一虚拟线和所述第二虚拟线的一端与所述第一过孔电性连接;
在所述第二金属线和所述测试线上形成第二氧化层;
在与所述测试线相邻的第一虚拟线对应的和与所述测试线相邻的第二虚拟线对应的第二氧化层上制作标识,用于定位测试线。
优选地,所述在与所述测试线相邻的第一虚拟线对应的和与所述测试线相邻的第二虚拟线对应的第二氧化层上制作标识,具体包括:
在与所述测试线相邻的第一虚拟线对应的和与所述测试线相邻的第二虚拟线对应的第二氧化层上制作第二过孔或凹槽,所述凹槽贯穿所述第二氧化层;
在所述第二过孔或所述凹槽中填充金属。
优选地,所述金属为钨。
经由上述的技术方案可知,本发明提供的三维存储器电迁移测试结构,在电迁移测试结构的制作过程中,在与所述测试线相邻的所述第一虚拟线和所述第二虚拟线上的氧化层上制作有标识,用于定位所述测试线。由于测试线两侧的第一虚拟线和第二虚拟线的氧化层上设置有标识,因此,在电迁移测试结构样品制作时,直接定位标识中间的一根金属线即为测试线,从而实现测试线的快速准确定位,进而从测试线两侧分别进行切割,得到电迁移测试结构样品。相对于现有技术中可能对测试线造成损伤的定位方式,本发明提供的三维存储器电迁移测试结构的标识制作过程位于电迁移测试结构的制作过程中,且位于第一虚拟线和第二虚拟线的氧化层上,对测试线以及与测试线相连的第一金属线不会造成任何影响,从而能够在避免对测试线和与测试线相连的第一金属线造成损伤基础上,实现测试线的精确定位,还能大大提高了三维存储器电迁移测试结构样品的制样成功率,还能够提高测试线的定位时间。
本发明还提供一种三维存储器电迁移测试结构的制作方法,通过制作方法得到能够快速、准确定位的三维存储器电迁移测试结构,从而在避免对测试线造成损伤基础上,实现测试线的精确定位,还能大大提高三维存储器电迁移测试结构样品的制样成功率,还能够提高测试线的定位时间。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为现有技术中的三维存储器电迁移测试结构局部俯视图;
图2为现有技术中的三维存储器电迁移测试结构立体结构示意图;
图3A-图3C为现有技术中定位方法过程示意图;
图4为本发明实施例提供的一种带第二氧化层的三维存储器电迁移测试结构立体结构示意图;
图5为本发明实施例提供的一种不带第二氧化层的三维存储器电迁移测试结构立体结构示意图;
图6为本发明实施例提供的另一种不带第二氧化层的三维存储器电迁移测试结构立体结构示意图;
图7为本发明实施例提供的一种三维存储器电迁移测试结构局部俯视图;
图8为本发明实施例提供的一种三维存储器电迁移测试结构制作方法流程图。
具体实施方式
正如背景技术部分所述,现有技术中的测试线定位方式,对测试结构容易造成损伤,进而造成测试过程中,测试结果出现偏差。
具体的,由于测试线与虚拟线的主体结构相同,没有较大差异,从而没办法通过结构差异来定位测试线,必须通过设定标记来定位测试线。
而在电迁移测试结构样品制备过程中,上层金属线M02上方必须保留几十纳米到一百纳米的氧化层来避免M02中的测试线T01在FIB样品制备中受到损失。受SEM(ScanningElectron Microscope,扫描电子显微镜)观察深度(<200nm)的限制,氧化层的厚度越厚,图像越不清晰。再加上3D NAND双重曝光的M2的宽度只有22nm,M2测试线更难分辨清楚。所以在FIB制备TEM(Transmission electron microscope,透射电子显微镜)样品时,M2测试线的定位成为最关键并且最困难的步骤。
现有技术中的定位方式具体包括:
如图3A所示,首先采用FIB扫描的方式将测试线对应的下层金属线M01露出来,以便定位到测试线T01。其次,如图3B所示,根据下层金属线M01的位置准确定位出测试线T01,具体的,在与测试线T01相连的下层金属线M01上以及其左右的金属线上制作标记M,并在测试线T01上进行镀铂(Pt)进行保护;然后,如图3C所示,采用FIB对与测试线T01相连的下层金属线M01以及其两侧相邻的两个下层金属线M01上进行打洞或拉线等损伤性定位,打洞位置如图3C中的H所示。然后从测试线T01的两侧分别进行FIB切割,最终得到很薄的三维存储器电迁移测试结构样品。
由于精确定位到22nm宽的测试线T01已经接近FIB定位精度。而微小的漂移,很容易出现标记范围涵盖两根上层金属线M02(40nm-60nm)的情况,即并没有定位出一根测试线,而是同时包含了测试线和虚拟线,也即定位失败。而且,现有技术中的定位方法对定位操作熟练程度、样品导电性及机台状态要求很高。定位过程复杂、耗时较长,不可避免的会出现I-beam(离子束)对样品损伤的问题,有时甚至会出现e-beam(二次电子束)长时间累积导致上层金属线M02烧毁的问题。
基于此,本发明提供一种三维存储器电迁移测试结构,包括:
位于不同层的第一金属线层和第二金属线层;
位于所述第一金属线层和所述第二金属线层之间的第一氧化层;
以及位于所述第二金属线层背离所述第一金属线层表面的第二氧化层;
所述第一金属线层包括相互平行设置的多条第一金属线;
所述第二金属线层包括相互平行设置的一条测试线和多条第二金属线,所述第二金属线包括位于所述测试线一侧的至少一条第一虚拟线和位于所述测试线另一侧的至少一条第二虚拟线;
所述测试线的一端通过所述第一氧化层上的第一过孔与一条所述第一金属线的一端相连,且,在平行于所述第一金属线层的方向上,所述测试线与所述第一金属线分布在所述第一过孔的两侧;
与所述测试线相隔奇数条所述第二金属线的所述第一虚拟线的一端通过所述第一氧化层上的第一过孔与一条所述第一金属线的一端相连,且,在平行于所述第一金属线层的方向上,所述第一虚拟线与所述第一金属线分布在所述第一过孔的两侧;
与所述测试线相隔奇数条所述第二金属线的所述第二虚拟线的一端通过所述第一氧化层上的第一过孔与一条所述第一金属线的一端相连,且,在平行于所述第一金属线层的方向上,所述第二虚拟线与所述第一金属线分布在所述第一过孔的两侧;
其中,至少与所述测试线相邻的所述第一虚拟线和所述第二虚拟线上的第二氧化层上制作有标识,用于定位所述测试线。
本发明提供的三维存储器电迁移测试结构,在电迁移测试结构的制作过程中,在与所述测试线相邻的所述第一虚拟线和所述第二虚拟线上的氧化层上制作有标识,用于定位所述测试线。由于测试线两侧的第一虚拟线和第二虚拟线的氧化层上设置有标识,因此,在电迁移测试结构样品制作时,直接定位标识中间的一根金属线即为测试线,从而实现测试线的快速准确定位,相对于现有技术中可能对测试线以及与测试线相连的第一金属线造成损伤的定位方式,本发明提供的三维存储器电迁移测试结构的标识制作过程中位于电迁移测试结构的制作过程中,且位于第一虚拟线和第二虚拟线的氧化层上,对测试线以及与测试线相连的第一金属线不会造成任何影响,从而能够在避免对测试线以及与测试线相连的第一金属线造成损伤基础上,实现测试线的精确定位,还能大大提高了三维存储器电迁移测试结构样品的制样成功率,还能够提高测试线的定位时间。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参见图4和图5,为本发明实施例提供的一种三维存储器电迁移测试结构,包括:位于不同层的第一金属线层和第二金属线层;位于第一金属线层和第二金属线层之间的第一氧化层(围绕第一过孔V1的柱状结构,图中未示出);以及位于第二金属线层背离第一金属线层表面的第二氧化层O2;第一金属线层包括相互平行设置的多条第一金属线M1;第二金属线层包括相互平行设置的一条测试线T1和多条第二金属线,第二金属线包括位于测试线T1一侧的至少一条第一虚拟线D1和位于测试线T1另一侧的至少一条第二虚拟线D2。
测试线T1的一端通过第一氧化层上的第一过孔V1与一条第一金属线M1的一端相连,且,在平行于第一金属线层的方向上,测试线T1与第一金属线M1分布在第一过孔V1的两侧;与测试线T1相隔奇数条第二金属线M2的第一虚拟线D1的一端通过第一氧化层上的第一过孔V1与一条第一金属线M1的一端相连,且,在平行于第一金属线层的方向上,第一虚拟线D1与第一金属线M1分布在第一过孔V1的两侧;与测试线T1相隔奇数条第二金属线M2的第二虚拟线D2的一端通过第一氧化层上的第一过孔V1与一条第一金属线M1的一端相连,且,在平行于第一金属线层的方向上,第二虚拟线D2与第一金属线分布在第一过孔V1的两侧;其中,与测试线T1相邻的第一虚拟线D1和第二虚拟线D2上的第二氧化层O2上制作有标识,用于定位测试线T1。
本实施例中第一虚拟线D1、测试线T1和第二虚拟线D2均为第二金属层上的金属线,统称为M2。
需要说明的是,本实施例中不限定位于第二氧化层上的标识的具体形式,可选的,本实施例中所述标识为开设在与测试线T1相邻的第一虚拟线D1和第二虚拟线D2上的第二氧化层O2上的第二过孔V2,如图4和图5中所示。
本实施例中不限定第一虚拟线D1对应的第二氧化层O2上第二过孔的个数,也不限定第二虚拟线D2对应的第二氧化层O2上第二过孔的个数,而且两者上的第二过孔的个数可以相同,也可以不相同,本实施例中对此均不作限定。由于第二过孔个数越多,在后续定位时,越容易找到,因此,本实施例中第二过孔的个数越多越好,但在制作过程中,由于第二过孔制作也占用一定时间,且第二过孔中后续还需要填充金属,第二过孔的个数越多,使用的填充金属原料越多,造成成本上涨,因此,本实施例中可选的,对应第一虚拟线D1上的第二过孔个数为三个,对应第二虚拟线D2上的第二过孔的个数为三个。
在本发明的其他实施例中,所述标识还可以是开设在与测试线相邻的第一虚拟线和第二虚拟线上的第二氧化层上的凹槽,凹槽的延伸方向与第一虚拟线和第二虚拟线的延伸方向相同。请参见图6所示,凹槽A的延伸方向与第一虚拟线和第二虚拟线的延伸方向相同,对于凹槽A的深度为第二氧化层的厚度,从而与现有技术中的工艺兼容。
本实施例中不限定第二过孔中填充的金属的具体材质,可选的,由于现有技术中第二氧化层上还制作有其他过孔,填充金属通常为钨,为使得本实施例中第二过孔的填充与第二氧化层上其他过孔的填充兼容,本实施例中,第二过孔中填充的金属为钨。
本实施例中对其他结构的材质也不做限定,可选的,第一过孔中填充的金属和第一金属线的材质相同,均为钨;测试线、第二金属线的材质相同,均为铜。
需要说明的是,本发明实施例中还可以在测试线一侧的多个相邻的第一虚拟线上设置标识,在测试线另一侧的多个相邻的第二虚拟线上设置标识;即在与测试线相邻的第一虚拟线的第二氧化层上进行打孔制作标识,如图7所示,在测试线T1一侧的连续3条第一虚拟线D1上均制作标识,在测试线T1的另一侧的连续3条第二虚拟线D2上也均制作标识,从而在能够从多条金属线M2中快速识别出带标识的区域,进而更加快速定位出测试线T1,再进行FIB切割。
本发明提供的三维存储器电迁移测试结构,在电迁移测试结构的制作过程中,在与所述测试线相邻的所述第一虚拟线和所述第二虚拟线上的氧化层上制作有标识,用于定位所述测试线。由于测试线两侧的第一虚拟线和第二虚拟线的氧化层上设置有标识,因此,在电迁移测试结构样品制作时,直接定位标识中间的一根金属线即为测试线,从而实现测试线的快速准确定位,相对于现有技术中可能对测试线造成损伤的定位方式,本发明提供的三维存储器电迁移测试结构的标识制作过程中位于电迁移测试结构的制作过程中,且位于第一虚拟线和第二虚拟线的氧化层上,对测试线不会造成任何影响,从而能够在避免对测试线造成损伤基础上,实现测试线的精确定位,还能大大提高了三维存储器电迁移测试结构样品的制样成功率,还能够提高测试线的定位时间。
本发明实施例中还提供一种三维存储器电迁移测试结构制作方法,用于制作上一所述的三维存储器电迁移测试结构,如图8所示,所述制作方法包括:
S101:提供衬底;
S102:在所述衬底上形成多条平行设置的第一金属线;
S103:在所述第一金属线上形成第一氧化层;
S104:在所述第一氧化层上形成第一过孔,所述第一过孔中填充金属;
S105:在所述第一氧化层上形成第二金属线和测试线,所述测试线的一端与所述第一过孔电性连接,所述第二金属线包括位于所述测试线一侧的第一虚拟线和位于所述测试线另一侧的第二虚拟线,与所述测试线相隔奇数条所述第二金属线的所述第一虚拟线和所述第二虚拟线的一端与所述第一过孔电性连接;
S106:在所述第二金属线和所述测试线上形成第二氧化层;
S107:在与所述测试线相邻的第一虚拟线对应的和与所述测试线相邻的第二虚拟线对应的第二氧化层上制作标识,用于定位测试线。
本实施例中,在与所述测试线相邻的第一虚拟线对应的和与所述测试线相邻的第二虚拟线对应的第二氧化层上制作标识,具体包括:
在与所述测试线相邻的第一虚拟线对应的和与所述测试线相邻的第二虚拟线对应的第二氧化层上制作第二过孔或凹槽,所述凹槽贯穿所述第二氧化层。
本实施例中在制作完成所述第二过孔或凹槽后,还包括:在所述第二过孔或凹槽中填充金属,最终形成标识。本实施例中不限定所述第二过孔或凹槽中的金属材质,为使得本实施例中第二过孔或凹槽的填充与第二氧化层上其他过孔的填充兼容,本实施例中,第二过孔或凹槽中填充的金属为钨。
本发明提供的三维存储器电迁移测试结构的制作方法,制得能够快速、准确定位的三维存储器电迁移测试结构,从而在避免对测试线造成损伤基础上,实现测试线的精确定位,还能大大提高了三维存储器电迁移测试结构样品的制样成功率,还能够提高测试线的定位时间。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种三维存储器电迁移测试结构,其特征在于,包括:
位于不同层的第一金属线层和第二金属线层;
位于所述第一金属线层和所述第二金属线层之间的第一氧化层;
以及位于所述第二金属线层背离所述第一金属线层表面的第二氧化层;
所述第一金属线层包括相互平行设置的多条第一金属线;
所述第二金属线层包括相互平行设置的一条测试线和多条第二金属线,所述第二金属线包括位于所述测试线一侧的至少一条第一虚拟线和位于所述测试线另一侧的至少一条第二虚拟线;
所述测试线的一端通过所述第一氧化层上的第一过孔与一条所述第一金属线的一端相连,且,在平行于所述第一金属线层的方向上,所述测试线与所述第一金属线分布在所述第一过孔的两侧;
与所述测试线相隔奇数条所述第二金属线的所述第一虚拟线的一端通过所述第一氧化层上的第一过孔与一条所述第一金属线的一端相连,且,在平行于所述第一金属线层的方向上,所述第一虚拟线与所述第一金属线分布在所述第一过孔的两侧;
与所述测试线相隔奇数条所述第二金属线的所述第二虚拟线的一端通过所述第一氧化层上的第一过孔与一条所述第一金属线的一端相连,且,在平行于所述第一金属线层的方向上,所述第二虚拟线与所述第一金属线分布在所述第一过孔的两侧;
其中,至少与所述测试线相邻的所述第一虚拟线和所述第二虚拟线上的第二氧化层上制作有标识,用于定位所述测试线。
2.根据权利要求1所述的三维存储器电迁移测试结构,其特征在于,所述标识为开设在与所述测试线相邻的所述第一虚拟线和所述第二虚拟线上的第二氧化层上的第二过孔。
3.根据权利要求2所述的三维存储器电迁移测试结构,其特征在于,对应所述第一虚拟线上的第二过孔个数为三个,对应所述第二虚拟线上的第二过孔的个数为三个。
4.根据权利要求1所述的三维存储器电迁移测试结构,其特征在于,所述第二过孔中填充有金属。
5.根据权利要求4所述的三维存储器电迁移测试结构,其特征在于,所述第二过孔中填充的金属为钨。
6.根据权利要求1所述的三维存储器电迁移测试结构,其特征在于,所述标识为开设在与所述测试线相邻的所述第一虚拟线和所述第二虚拟线上的第二氧化层上的凹槽,所述凹槽的延伸方向与所述第一虚拟线和所述第二虚拟线的延伸方向相同,所述凹槽贯穿所述第二氧化层。
7.根据权利要求1-6任意一项所述的三维存储器电迁移测试结构,其特征在于,所述第一过孔中填充的金属和所述第一金属线的材质相同,均为钨;所述测试线和所述第二金属线的材质相同,均为铜。
8.一种三维存储器电迁移测试结构制作方法,其特征在于,用于制作形成权利要求1-7任意一项所述的三维存储器电迁移测试结构,所述制作方法包括:
提供衬底;
在所述衬底上形成多条平行设置的第一金属线;
在所述第一金属线上形成第一氧化层;
在所述第一氧化层上形成第一过孔,所述第一过孔中填充金属;
在所述第一氧化层上形成第二金属线和测试线,所述测试线的一端与所述第一过孔电性连接,所述第二金属线包括位于所述测试线一侧的第一虚拟线和位于所述测试线另一侧的第二虚拟线,与所述测试线相隔奇数条所述第二金属线的所述第一虚拟线和所述第二虚拟线的一端与所述第一过孔电性连接;
在所述第二金属线和所述测试线上形成第二氧化层;
在与所述测试线相邻的第一虚拟线对应的和与所述测试线相邻的第二虚拟线对应的第二氧化层上制作标识,用于定位测试线。
9.根据权利要求8所述的三维存储器电迁移测试结构制作方法,其特征在于,所述在与所述测试线相邻的第一虚拟线对应的和与所述测试线相邻的第二虚拟线对应的第二氧化层上制作标识,具体包括:
在与所述测试线相邻的第一虚拟线对应的和与所述测试线相邻的第二虚拟线对应的第二氧化层上制作第二过孔或凹槽,所述凹槽贯穿所述第二氧化层;
在所述第二过孔或所述凹槽中填充金属。
10.根据权利要求9所述的三维存储器电迁移测试结构制作方法,其特征在于,所述金属为钨。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710770738.XA CN107369670B (zh) | 2017-08-31 | 2017-08-31 | 一种三维存储器电迁移测试结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710770738.XA CN107369670B (zh) | 2017-08-31 | 2017-08-31 | 一种三维存储器电迁移测试结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107369670A true CN107369670A (zh) | 2017-11-21 |
CN107369670B CN107369670B (zh) | 2019-11-26 |
Family
ID=60310818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710770738.XA Active CN107369670B (zh) | 2017-08-31 | 2017-08-31 | 一种三维存储器电迁移测试结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107369670B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108010860A (zh) * | 2017-11-23 | 2018-05-08 | 长江存储科技有限责任公司 | 一种便于透射电镜样品制备的自定位电迁移测试结构及透射电镜样品制备方法 |
CN108493189A (zh) * | 2018-03-22 | 2018-09-04 | 长江存储科技有限责任公司 | 3d nand检测结构及其形成方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102339815A (zh) * | 2010-07-15 | 2012-02-01 | 中芯国际集成电路制造(上海)有限公司 | 一种用于分析通孔型金属互连的电迁移可靠性的测试结构 |
CN104979305A (zh) * | 2014-04-09 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件 |
CN105118798A (zh) * | 2015-08-26 | 2015-12-02 | 上海华力微电子有限公司 | 电迁移测试结构及测试方法 |
CN205211741U (zh) * | 2015-12-18 | 2016-05-04 | 中芯国际集成电路制造(天津)有限公司 | 半导体测试结构 |
CN105810664A (zh) * | 2016-04-07 | 2016-07-27 | 上海华力微电子有限公司 | 测试金属线的电迁移结构 |
CN205900538U (zh) * | 2016-08-02 | 2017-01-18 | 中芯国际集成电路制造(北京)有限公司 | 一种可靠性测试结构 |
-
2017
- 2017-08-31 CN CN201710770738.XA patent/CN107369670B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102339815A (zh) * | 2010-07-15 | 2012-02-01 | 中芯国际集成电路制造(上海)有限公司 | 一种用于分析通孔型金属互连的电迁移可靠性的测试结构 |
CN104979305A (zh) * | 2014-04-09 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件 |
CN105118798A (zh) * | 2015-08-26 | 2015-12-02 | 上海华力微电子有限公司 | 电迁移测试结构及测试方法 |
CN205211741U (zh) * | 2015-12-18 | 2016-05-04 | 中芯国际集成电路制造(天津)有限公司 | 半导体测试结构 |
CN105810664A (zh) * | 2016-04-07 | 2016-07-27 | 上海华力微电子有限公司 | 测试金属线的电迁移结构 |
CN205900538U (zh) * | 2016-08-02 | 2017-01-18 | 中芯国际集成电路制造(北京)有限公司 | 一种可靠性测试结构 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108010860A (zh) * | 2017-11-23 | 2018-05-08 | 长江存储科技有限责任公司 | 一种便于透射电镜样品制备的自定位电迁移测试结构及透射电镜样品制备方法 |
CN108010860B (zh) * | 2017-11-23 | 2020-03-13 | 长江存储科技有限责任公司 | 一种自定位电迁移测试结构及透射电镜样品制备方法 |
CN108493189A (zh) * | 2018-03-22 | 2018-09-04 | 长江存储科技有限责任公司 | 3d nand检测结构及其形成方法 |
CN108493189B (zh) * | 2018-03-22 | 2019-03-01 | 长江存储科技有限责任公司 | 3d nand检测结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN107369670B (zh) | 2019-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10249635B2 (en) | Three-dimensional semiconductor memory device and method for manufacturing the same | |
TWI527160B (zh) | 低成本可微縮之三維記憶體與其製造方法 | |
TWI483263B (zh) | 記憶裝置以及操作其之方法 | |
CN106803508A (zh) | 具有划线区域结构的三维半导体装置 | |
CN109155235A (zh) | 使用背面补偿结构的晶圆平整度控制 | |
TWI490862B (zh) | 改良位元線電容單一性之3d陣列記憶體結構 | |
CN109037227A (zh) | 3d存储器件及其制造方法 | |
TWI582936B (zh) | 垂直記憶體裝置及其製造方法 | |
CN105529300B (zh) | 虚拟金属结构及形成虚拟金属结构的方法 | |
CN109872766B (zh) | 三维存储器的失效分析方法 | |
CN108630690A (zh) | 半导体装置 | |
CN107369670B (zh) | 一种三维存储器电迁移测试结构及其制作方法 | |
CN104979357B (zh) | 包括具有三维形状的源极线的非易失性存储器件 | |
CN106683708B (zh) | 一种测试3dnand字线电阻的方法 | |
CN104865107B (zh) | 一种平面tem样品的制备方法 | |
CN107527661A (zh) | 一种字线电阻测试方法及三维存储器失效分析方法 | |
CN112331666B (zh) | 三维存储器及其形成方法 | |
TW201635387A (zh) | 三維全環繞式閘極之垂直閘極結構與半導體元件及其製造方法 | |
CN102339815A (zh) | 一种用于分析通孔型金属互连的电迁移可靠性的测试结构 | |
JP2021040002A (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
JP2006261671A (ja) | 半導体不良分析のための分析構造体 | |
CN102456666A (zh) | 数字坐标轴及栅氧化膜可靠性测试方法 | |
CN109767807A (zh) | 3d nand存储器位线的电阻测试方法 | |
CN109935271A (zh) | 存储器及其获取方法、失效定位方法 | |
CN111179995A (zh) | 3d存储器件的失效定位方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |