CN104977975B - 温度非相关的整合电压源与电流源 - Google Patents

Abstract

一种温度非相关的整合电压源与电流源，其电压源电路分支包含串接的至少一金属氧化物半导体晶体管及双极性接面晶体管，其中金属氧化物半导体晶体管折叠耦接至正温度系数电流源，使得流经所述正温度系数电流源的电流镜射至电压源电路分支。电流源电路分支包含串接的至少一金属氧化物半导体晶体管及并接的电阻器与双极性接面晶体管，其中金属氧化物半导体晶体管折叠耦接至正温度系数电流源，使得流经正温度系数电流源的电流镜射至电流源电路分支。

Description

温度非相关的整合电压源与电流源

技术领域

本发明涉及一种整合电源，特别是涉及一种温度非相关的整合电压源与电流源。

背景技术

能隙电压源(bandgap voltage source)是一种常用的电压源，其输出的参考电压不受温度的变化而影响，也即，其温度系数(temperature coefficient)为零。虽然电流值与电压值有一简单的关系(也即，电流＝电压/电阻)，然而几乎所有的电阻器的温度系数都不会是零，因此，无法直接由温度非相关的电压源(例如能隙电压源)得到温度非相关的电流源。

由于传统产生参考电压与参考电流的方法不同，很难将两者整合在一起。因此，若需要同时提供有电压源及电流源，一般是分别设计电压源电路与电流源电路，用以分别提供参考电压与参考电流。但是，这样的电路设计会占用相当的电路面积，造成面积与功率消耗的浪费。

因此亟需提出一种温度非相关的整合电压源与电流源，用以改善传统电压源与电流源的缺点。

发明内容

鉴于上述，本发明实施例的目的之一在于提出一种温度非相关的整合电压源与电流源，其共享一主要电路而可分别提供温度非相关的参考电压与参考电流，因而节省大量的电路面积及功率消耗。

根据本发明实施例，温度非相关的整合电压源与电流源包含正温度系数电流源、电压源电路分支及电流源电路分支。电压源电路分支包含串接的至少一金属氧化物半导体晶体管及双极性接面晶体管，其中所述电压源电路分支的所述金属氧化物半导体晶体管的栅极电性连接至所述正温度系数电流源的金属氧化物半导体晶体管的栅极，使得流经正温度系数电流源的电流镜射至电压源电路分支。电流源电路分支包含至少一金属氧化物半导体晶体管及并接的电阻器与双极性接面晶体管，其中所述并接的电阻器与双极性接面晶体管与所述至少一金属氧化物半导体晶体管串接，其中所述电流源电路分支的所述金属氧化物半导体晶体管的栅极电性连接至所述正温度系数电流源的金属氧化物半导体晶体管的栅极，使得流经正温度系数电流源的电流镜射至电流源电路分支。

附图说明

图1显示本发明实施例的温度非相关的整合电压源与电流源的电路图。

图2A显示图1的整合电源的电压源部分。

图2B显示图1的整合电源的电流源部分。

图2C显示图1的整合电源的正温度系数电流源。

【符号说明】

11 正温度系数电流源

12 电压源电路分支

13 电流源电路分支

P1～P8 P型金属氧化物半导体晶体管

N1～N6 N型金属氧化物半导体晶体管

R1～R3 电阻器

B1～B4 双极性接面晶体管

Vref 电压输出

具体实施方式

图1显示本发明实施例的温度非相关的整合电压源与电流源(以下简称整合电源)的电路图。图2A显示图1的整合电源的电压源部分，而图2B显示图1的整合电源的电流源部分。

如图1所示，本实施例的电压源(图2A)与电流源(图2B)共享一正温度系数电流源11，如图2C所示。因此，本实施例的整合电源可节省大量的电路面积及功率消耗。图2C所示的正温度系数电流源11仅为例示，也可置换为其它具有正温度系数的电流源。

在本实施例中，如图2C所示，正温度系数电流源11包含第一电路分支与第二电路分支，两者并接。具体来说，第一电路分支从电源至接地依序串接有至少一P型金属氧化物半导体(MOS)晶体管P1、P2，至少一N型金属氧化物半导体(MOS)晶体管N1、N2，电阻器R1以及双极性接面晶体管(例如PNP型晶体管，其基极接地)B1。其中，P型金属氧化物半导体(MOS)晶体管P1、P2为二极管耦接型式，也即，将栅极与漏极互相电性耦接。第二电路分支从电源至接地依序串接有至少一P型金属氧化物半导体(MOS)晶体管P3、P4，至少一N型金属氧化物半导体(MOS)晶体管N3、N4以及双极性接面晶体管(例如PNP型晶体管，其基极接地)B2。其中，N型金属氧化物半导体(MOS)晶体管N3、N4为二极管耦接型式，也即，将栅极与漏极互相电性耦接。在本实施例中，第一电路分支的双极性接面晶体管B1的面积为第二电路分支的双极性接面晶体管B2的面积的倍数(其值大于一)。上述第一电路分支的金属氧化物半导体(MOS)晶体管P1、P2、N1、N2分别与第二电路分支的金属氧化物半导体(MOS)晶体管P3、P4、N3、N4折叠(folding)耦接，也即，相应的栅极互相耦接。根据上述的正温度系数电流源11，其流经第一电路分支或第二电路分支的电流会随温度上升而上升，也即，具正温度系数。

如图2A所示整合电源的(非温度相关的)电压源，除了包含有正温度系数电流源11，还包含电压源电路分支12，其从电源至接地依序串接有至少一金属氧化物半导体(MOS)晶体管(例如P型MOS晶体管)P5、P6，电阻器R2以及双极性接面晶体管(例如PNP型晶体管，其基极接地)B3。其中，金属氧化物半导体(MOS)晶体管P5、P6折叠耦接至正温度系数电流源11，例如将栅极电性耦接至正温度系数电流源11的P型金属氧化物半导体(MOS)晶体管(P1、P2或P3、P4)的栅极，因而形成电流镜(current mirror)电路，使得流经正温度系数电流源11(第一电路分支或第二电路分支)的电流镜射至电压源电路分支12。

根据上述的电压源(图2A)，流经电压源电路分支12的镜射电流具正温度系数，而双极性接面晶体管B3具负温度系数。通过调整电阻器R1与R2的值，可于金属氧化物半导体(MOS)晶体管P6与电阻器R2之间的节点处提供非温度相关的(参考)电压输出Vref。由此，图2A所示的电压源形成一能隙电压源，其不受温度改变的影响。

如图2B所示整合电源的(非温度相关的)电流源，除了包含有正温度系数电流源11，还包含电流源电路分支13，其从电源至接地依序串接有至少一个二极管耦接型态(也即，栅极与漏极互相电性耦接)的金属氧化物半导体(MOS)晶体管P7、P8，至少一金属氧化物半导体(MOS)晶体管(例如N型MOS晶体管)N5、N6，以及并接的电阻器R3与双极性接面晶体管(例如PNP型晶体管，其基极接地)B4。其中，金属氧化物半导体(MOS)晶体管N5、N6折叠耦接至正温度系数电流源11，例如将栅极耦接至正温度系数电流源11的N型金属氧化物半导体(MOS)晶体管(N1、N2或N3、N4)的栅极，因而形成电流镜(current mirror)电路，使得流经正温度系数电流源11(第一电路分支或第二电路分支)的电流镜射至电流源电路分支13。在本实施例中，电流源电路分支13的双极性接面晶体管B4的面积相同于第二电路分支的双极性接面晶体管B2的面积。

根据上述的电流源(图2B)，流经电流源电路分支13的镜射电流具正温度系数，而双极性接面晶体管B4具负温度系数。通过调整电阻器R1与R3的值，可提供非温度相关的(参考)电流，例如可使用额外的电流镜电路(未显示)以镜射得到所述非温度相关的电流。

以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的保护范围；凡其它未脱离发明所揭示的精神下所完成的等效改变或修饰，均应包含在所附权利要求的范围内。

Claims (13)

1.一种温度非相关的整合电压源与电流源，包含：

正温度系数电流源；

电压源电路分支，包含串接的至少一金属氧化物半导体晶体管及双极性接面晶体管，其中所述电压源电路分支的所述金属氧化物半导体晶体管的栅极电性连接至所述正温度系数电流源的金属氧化物半导体晶体管的栅极，使得流经所述正温度系数电流源的电流镜射至所述电压源电路分支；以及

电流源电路分支，包含至少一金属氧化物半导体晶体管及并接的电阻器与双极性接面晶体管，其中所述并接的电阻器与双极性接面晶体管与所述至少一金属氧化物半导体晶体管串接，其中所述电流源电路分支的所述金属氧化物半导体晶体管的栅极电性连接至所述正温度系数电流源的金属氧化物半导体晶体管的栅极，使得流经所述正温度系数电流源的电流镜射至所述电流源电路分支。

2.根据权利要求1所述的温度非相关的整合电压源与电流源，其中所述电压源电路分支的金属氧化物半导体晶体管的栅极电性耦接至所述正温度系数电流源的金属氧化物半导体晶体管的栅极，以形成电流镜电路。

3.根据权利要求1所述的温度非相关的整合电压源与电流源，其中所述电压源电路分支还包含电阻器，电性耦接于所述电压源电路分支的所述金属氧化物半导体晶体管与双极性接面晶体管之间。

4.根据权利要求3所述的温度非相关的整合电压源与电流源，其中所述电压源电路分支的金属氧化物半导体晶体管包含P型金属氧化物半导体晶体管，且所述电压源电路分支的所述双极性接面晶体管包含PNP型双极性接面晶体管。

5.根据权利要求4所述的温度非相关的整合电压源与电流源，其中所述电压源电路分支从电源至接地依序串接有二个P型金属氧化物半导体晶体管、所述电阻器以及PNP型双极性接面晶体管，所述PNP型双极性接面晶体管的基极接地。

6.根据权利要求1所述的温度非相关的整合电压源与电流源，其中所述电流源电路分支的金属氧化物半导体晶体管的栅极电性耦接至所述正温度系数电流源的金属氧化物半导体晶体管的栅极，以形成电流镜电路。

7.根据权利要求1所述的温度非相关的整合电压源与电流源，其中所述电流源电路分支还串接有至少一个二极管耦接型态的金属氧化物半导体晶体管。

8.根据权利要求7所述的温度非相关的整合电压源与电流源，其中所述电流源电路分支的金属氧化物半导体晶体管包含N型金属氧化物半导体晶体管，所述二极管耦接型态的金属氧化物半导体晶体管包含P型金属氧化物半导体晶体管，且所述电流源电路分支的所述双极性接面晶体管包含PNP型双极性接面晶体管。

9.根据权利要求8所述的温度非相关的整合电压源与电流源，其中所述电流源电路分支从电源至接地依序串接有二个二极管耦接型态的P型金属氧化物半导体晶体管，二个N型金属氧化物半导体晶体管，以及并接的电阻器与PNP型双极性接面晶体管，所述PNP型双极性接面晶体管的基极接地。

10.根据权利要求1所述的温度非相关的整合电压源与电流源，其中所述正温度系数电流源包含：

第一电路分支，从电源至接地依序串接有至少一P型金属氧化物半导体晶体管，至少一N型金属氧化物半导体晶体管，电阻器以及双极性接面晶体管；以及

第二电路分支，从电源至接地依序串接有至少一P型金属氧化物半导体晶体管，至少一N型金属氧化物半导体晶体管以及双极性接面晶体管。

11.根据权利要求10所述的温度非相关的整合电压源与电流源，其中所述第一电路分支的双极性接面晶体管包含PNP型双极性接面晶体管，且所述第二电路分支的双极性接面晶体管包含PNP型双极性接面晶体管。

12.根据权利要求11所述的温度非相关的整合电压源与电流源，其中所述第一电路分支的P型金属氧化物半导体晶体管为二极管耦接型式，且所述第一电路分支的双极性接面晶体管的基极接地；其中所述第二电路分支的N型金属氧化物半导体晶体管为二极管耦接型式，且所述第二电路分支的双极性接面晶体管的基极接地。

13.根据权利要求10所述的温度非相关的整合电压源与电流源，其中所述第一电路分支的双极性接面晶体管的面积分别为所述第二电路分支的双极性接面晶体管以及所述电流源电路分支的双极性接面晶体管的面积的倍数，其值大于一。