CN102931833B - 一种模拟电路中的高压转低压电路 - Google Patents

Abstract

本发明公开了一种模拟电路中的高压转低压电路，包括：一钳位保护电路20，一正温度系数的电流(IPTAT)产生电路21，一负温度系数的电流(ICTAT)产生电路23，一缓冲输出电路25。输入端Vin通过节点1串联电阻R1到节点3，分别与钳位电路20、IPTAT产生电路21、ICTAT产生电路23连接，钳位电路20的另一端连接地节点2，IPTAT产生电路和ICTAT产生电路的另一端连接形成节点10通过电阻R3连接地节点2，并与缓冲输入端连接，缓冲输出端输出精准低压，缓冲输出端通过负载连接地节点2。本发明的高压转低压电路能将模拟电路中大范围变化的输入高压(4.5V到24V)转化为稳定的零温度系数输出低压(小于4.3V)。

Description

一种模拟电路中的高压转低压电路

技术领域

本发明涉及模拟电路领域，特别是涉及一种能将模拟电路中大范围变化输入高电压转化为稳定输出低电压的电路。

背景技术

传统MOS工艺对应的器件只能应用在较低电压，一般典型MOS器件栅电压有5V、3.3V等，MOS电路设计最常用的电源电压是5V，但有些工业应用标准输入端电源是12V或24V，就需要把高电压转换为低电压，才能安全使用MOS电路。最简单和实用的电压转化电路一般通过串联分压电阻，利用电阻的比例关系实现高电压转化为低电压。当输入端电压固定时可实现精确的分压输出，但当输入端电压变化时，输出端电压也随之变化，所以当输入端电压变化范围较大时，输出电压也变化较大。如果需要输出端电压稳定，就需要稳压电路。如果在输出端增加齐纳稳压管，就可以使输出电压钳位，但此种方法会产生更多的内部功耗。

如图1所示，传统串联电阻分压，当输入端Vin电压从8伏到24伏范围变化时，要求输出端Vout电压为5伏左右，这时分压电阻R1和R3的比值满足关系式：当输入端Vin电压为8伏时若要输出端Vout电压为5伏，则当输入端Vin电压为24伏时，若要输出端Vout电压为5伏，则但在传统分压电路中R1和R3的比值需固定，所以要兼顾输入端电压的变化范围，就只能选取同时要在输出端与R3并联一个稳压值约为5伏的齐纳二极管实现稳压输出，此种电压转化方法输出端电压取决于分压电阻R1和R3的比值和齐纳二极管的稳压值，一般为正温度系数电压。

如图2所示，在MOS模拟电路应用中需要适应输入端电源电压变化范围4.5V到24V，为此专门开发了简单的电源转换电路。电源电压分压电路由一个电阻、三个栅漏极短接的MOS管和一个基极和集电极接地的PNP晶体管串联组成，电阻R1一端连电源输入端节点1，另一端连输出端节点10，同时与PMOS管T7的源极相连，PMOS管T7的栅漏极连接NMOS管T5的栅漏极形成节点6，NMOS管T5源极与NMOS管T3栅漏极连接形成节点5，NMOS管T3源极与PNP晶体管T1的发射极相连形成节点4，PNP晶体管T1的基极和集电极接地节点2。电阻R1起限流作用，输出端电压为三个MOS管的栅源电压加上一个PNP晶体管T1的发射极基极电压，当输入端电压变化时，由于流过电阻R1电流要变化，所以输出端电压也有变化。在一定限流条件下，当输入端电压从4.5V到24V变化时，输出端电压的变化范围为3.6V到5.5V，此种电压转化方法输出端电压不稳定。

传统模拟电路中的高电压转低电压电路无法将大范围变化的输入高电压转化为稳定的输出低电压的功能，应用于MOS工艺模拟电路中具有一定的局限性。

发明内容

本发明要解决的技术问题是提供一种模拟电路中的高压转低压电路，能将模拟电路中的大范围变化的输入高压(4.5V到24V)转化为稳定的零温度系数输出低压(小于4.3V)。

传统MOS工艺的器件只能在低电压5V下安全工作，有些工业应用标准输入电源是12V或24V，应用传统MOS工艺中需要把高电压(12V、24V)转换为低电压，才能安全使用于MOS电路。

在金属氧化物场效应管(MOS)工艺前提下，在已有的高低电压转换结构的基础上，利用齐纳二极管钳位稳压保护，先产生变化不大的稳定电压，再通过电压转换为恒定电流，由带隙基准电路结构产生正温度系数恒定电流，通过双极晶体管发射极和基极的电压在电阻上产生负温度系数恒定电流，利用比例电流镜恒定电流在线性电阻上产生电压实现输出电压，然后通过适当的比例合成零温度系数电流满足在电阻上产生需要的输出电压，最后通过缓冲级实现适合低压MOS器件的零温度系数精准电源电压。

如图3所示，实现输入端电压从大范围变化的高电压转化为输出端稳定低电压的转换原理。

一钳位保护电路结构20；一正温度系数的电流(IPTAT)产生电路21；一负温度系数的电流(ICTAT)产生电路23；一缓冲输出电路25。

输入端Vin通过节点1串联电阻R1到节点3，分别与钳位电路20、IPTAT产生电路21、ICTAT产生电路23连接，钳位电路的另一端连接到地节点2，IPTAT产生电路和ICTAT产生电路的另一端连接形成节点10通过电阻R3连接到地节点，与缓冲输入端连接，缓冲输出端于节点11输出精准低压，缓冲输出端通过负载26连接地节点。

本发明的高压转低压电路，输出端Vout能输出稳定低电压，流经T6的电流为I₆，流经T7的电流为I₇，流经T7的电流为I₇，流经T17的电流为I₁₇，流经电阻R3的电流为I₇+I₁₇，钳位电路20由齐纳二极管D1和普通二极管D2串联形成钳位保护电压V₃，由于带隙电压基准电路21中若NMOS管T3、T4完全匹配，PMOS管T5、T6完全匹配，PNP管T1与PNP管T2发射结面积的比例关系为1∶m，其中m是大于1的常数，则其中V_T是等效热电压，再通过比例电流镜22得到正温度系数电流I₇＝I₆*k1，其中k1是电流镜T6、T7比例系数，通过设计NMOS管T13、T14完全匹配，PMOS管T15、T16完全匹配，电阻R12的电流通过比例电流镜24，由于V_BE具有负温度系数特性，所以负温度系数电流I₁₇＝I₁₆*K2，其中k2是PMOS管T17与T16宽长比例系数，而输出端电压由二路电流镜电流和电阻的乘积决定，从分析可知电流镜电流由电路参数设计可控，所以输出端电压也可控，变化输入端电压通过改变电阻R3可得不同零温度系数低压稳定电压， $\mathrm{Vout}\≈(I_7+I_{17})*R3\≈[\frac{V_T\mathrm{\λn}\left(m\right)}{R2}*k1+\frac{V_{\mathrm{BE}11}}{R12}*k2]*R3,$ 当满足条件输出端Vout是零温度系数的电压基准。

本发明的高压转低压电路，包括：

一电阻R1，其一端连接输入端，另一端连接齐纳二极管D1的负极、PMOS管T5的源极、PMOS管T6的源极、PMOS管T7的源极、PMOS管T15的源极、PMOS管T16的源极和PMOS管T17的源极；

一钳位保护电路，包括：齐纳二极管D1和二极管D2，齐纳二极管D1的正极连接二极管D2的正极，二极管D2的负极连接地节点；

一正温度系数电流产生电路，包括：PMOS管T5、PMOS管T6、PMOS管T7、双极PNP晶体管T1、双极PNP晶体管T2、NMOS管T3、NMOS管T4和电阳R2；

PMOS管T5的栅极、PMOS管T6的栅极和PMOS管T7的栅极相互连接；

PMOS管T5的漏极与NMOS管T3的栅极连接；

MOS管T3的栅极与其漏极短接，NMOS管T3与NMOS管T4管共用栅极，NMOS管T3的源极与PNP晶体管T1的发射极连接；

PMOS管T6的栅极与其漏极短接，并与NMOS管T4的漏极连接，PMOS管T4的源极通过电阻R2连接PNP晶体管T2的发射极；

PMOS管T7的漏极与PMOS管T17的漏极、NMOS管T10的栅极和电阻R3的一端连接，电阻R3其另外一端连接地节点；

PNP晶体管T1与PNP晶体管T2共基极，PNP晶体管T1的基极、PNP晶体管T2的基极与其各自的集电极短接并连接地节点；

一负温度系数电流产生电路，包括：PMOS管T15、PMOS管T16、PMOS管T17、双极PNP晶体管T11、NMOS管T13、NMOS管T14和电阻R12；

PMOS管T15的栅极、PMOS管T16的栅极和PMOS管T17的栅极连接；

PMOS管T15的漏极与NMOS管T13的栅极连接；

NMOS管T13的栅极与其漏极短接，NMOS管T13与NMOS管T14共栅极，NMOS管T13的源极与PNP晶体管T11的发射极连接；

PMOS管T16的栅极与其漏极短接，并与NMOS管T14的漏极连接，NMOS管T14的源极通过电阻R12连接地节点；

PMOS管T17的漏极通过电阻R3连接地节点；

PNP晶体管T11的基极与其集电极短接，连接地节点；

一缓冲电路结构，包括：电阻R4与高压NMOS管T10；

NMOS管T10的栅极连接电阻R3的一端，电阻R3其另外一端连接地节点，NMOS管T10的漏极通过电阻R4连接输入端，NMOS管T10的源极形成输出端，并通过负载连接地节点。

进一步改进所述电路，电阻R1其一端连接输入端，电阻R1其另一端连接二极管D2的正极，二极管D2的负极连接齐纳二极管D1的负极，齐纳二极管D1的正极连接地节点。

从输入端大范围高电压转化为输出端稳定低电压，采用简单的电路结构先把变化的高电压转换为恒定的电流，然后再通过带隙基准电路结构产生正温度系数恒定电流，通过双极晶体管发射极和基极的电压在电阻上产生负温度系数恒定电流，最后通过适当的比例在电阻上产生需要的输出电压从而实现较稳定的输出端电压。利用比例电流镜，实现变化电压转为恒定电流再变成所需恒定低电压。

本发明的高压转低压电路，应用于模拟电路中能将模拟电路中的大范围变化的输入高压转化为稳定的零温度系数输出低压。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是一种现有高低压转换电路示意图。

图2是另一种现有高低压转换电路示意图。

图3是本发明的原理示意图。

图4是本发明第一实施例结构示意图。

图5是本发明第二实施例结构示意图。

附图标记说明

1至19是节点

20是钳位保护电路

21是正温度系数电流产生电路(IPTAT)

22、24是PMOS比例电流镜

23是负温度系数电流产生电路(ICTAT)

25是缓冲输出电路

26是负载

R1、R2、R3、R4、R12是电阻

D1是齐纳二极管D2是二极管

T5、T6、T7、T15、T16、T17是PMOS管

T3、T4、T13、T14、T10、是NMOS管

T1、T2、T11是双极PNP晶体管

Vin是输入端

Vout是输出端。

具体实施方式

如图4所示，本发明的第一实施例，其中：

输入端Vin形成节点1串联电阻R1到节点3，分别与齐纳二极管D1的负极、IPTAT产生电路21的PMOS电流镜22中PMOS管T5的源极、PMOS管T6的源极、PMOS管T7的源极、ICTAT产生电路23的PMOS电流镜24中MOS管T15的源极、MOS管T16的源极、MOS管T17的源极相连，齐纳二极管D1的正极通过节点4连接普通PN结二极管D2的正极，二极管D2的负极连接到地节点2；

IPTAT产生电路PMOS电流镜的PMOS管T5的栅极、PMOS管T6的栅极、PMOS管T7的栅极相互连接，PMOS管T5的漏极与NMOS管T3的栅极和NMOS管T3的漏极短接形成节点9，NMOS管T3与T4管共栅极，NMOS管T3的源极与PNP晶体管T1的发射极相连，PNP晶体管T1与T2共基极，它们基极与其各自的集电极短接到地节点2，PMOS管T6的栅极漏极短接为节点7并与NMOS管T4的漏极连接，T6的源极节点6通过电阻R2到PNP晶体管T2的发射极形成节点5；

PMOS管T7的漏极、PMOS管T17的漏极、NMOS管T10的栅极和电阻R3相连形成节点10；ICTAT产生电路PMOS电流镜PMOS管T15的栅极、PMOS管T16的栅极、PMOS管T17的栅极相互连接，PMOS管T15的漏极与NMOS管T13的栅极与漏极短接形成节点19，NMOS管T13与T14管共栅极，NMOS管T13的源极与PNP晶体管T11的发射极相连，PNP晶体管T11的基极与发射极短接到地节点2，PMOS管T16的栅极漏极短接为节点17并与NMOS管T14的漏极连接，T14的源极节点16通过电阻R12连接到地节点2，PMOS管T17的漏极形成节点10；节点10通过电阻R3连接到地节点2；NMOS管T10的漏极节点12通过电阻R4连接输入端Vin节点1，NMOS管T10的源极节点11形成输出端Vout，并通过负载26连接到地节点2。

如图5所示，本发明第二实施例，其中：

输入端Vin形成节点1串联电阻R1到节点3，分别与普通PN结二极管D2的正极、IPTAT产生电路21的PMOS电流镜22中PMOS管T5的源极、PMOS管T6的源极、PMOS管T7的源极、ICTAT产生电路23的PMOS电流镜24中MOS管T15的源极、MOS管T16的源极、MOS管T17的源极相连，齐纳二极管D1的负极通过节点4连接普通PN结二极管D2的负极，二极管D1的正极连接到地节点2；

IPTAT产生电路PMOS电流镜的PMOS管T5的栅极、PMOS管T6的栅极、PMOS管T7的栅极相互连接，PMOS管T5的漏极与NMOS管T3的栅极与漏极短接形成节点9，NMOS管T3与T4管共栅极，NMOS管T3的源极与PNP晶体管T1的发射极相连，PNP晶体管T1与T2共基极，它们基极与集电极短接到地节点2，PMOS管T6的栅极漏极短接为节点7并与NMOS管T4的漏极连接，T6的源极节点6通过电阻R2到PNP晶体管T2的发射极形成节点5；

PMOS管T7的漏极、PMOS管T17的漏极、NMOS管T10的栅极和电阻R3相连形成节点10；ICTAT产生电路PMOS电流镜PMOS管T15的栅极、PMOS管T16的栅极、PMOS管T17的栅极相互连接，PMOS管T15的漏极与NMOS管T13的栅极与漏极短接形成节点19，NMOS管T13与T14管共栅极，NMOS管T13的源极与PNP晶体管T11的发射极相连，PNP晶体管T11的基极与发射极短接到地节点2，PMOS管T16的栅极漏极短接为节点17并与NMOS管T14的漏极连接，T14的源极节点16通过电阻R12连接到地节点2，PMOS管T17的漏极形成节点10；节点10通过电阻R3连接到地节点2；NMOS管T10的漏极节点12通过电阻R4连接到输入端Vin节点1，NMOS管T10的源极节点11形成输出端Vout，并通过负载26连接到地节点2。

以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (2)

1.一种模拟电路中的高压转低压电路，其特征是，包括：

一电阻R1，其一端连接输入端，另一端连接齐纳二极管D1的负极、PMOS管T5的源极、PMOS管T6的源极、PMOS管T7的源极、PMOS管T15的源极、PMOS管T16的源极和PMOS管T17的源极；

一钳位保护电路，包括：齐纳二极管D1和二极管D2，齐纳二极管D1的正极连接二极管D2的正极，二极管D2的负极连接地节点；

一正温度系数电流产生电路，包括：PMOS管T5、PMOS管T6、PMOS管T7、双极PNP晶体管T1、双极PNP晶体管T2、NMOS管T3、NMOS管T4和电阻R2；

PMOS管T5的栅极、PMOS管T6的栅极和PMOS管T7的栅极相互连接；

PMOS管T5的漏极与NMOS管T3的栅极连接；

NMOS管T3的栅极与其漏极短接，NMOS管T3与NMOS管T4管共用栅极，NMOS管T3的源极与PNP晶体管T1的发射极连接；

PMOS管T6的栅极与其漏极短接，并与NMOS管T4的漏极连接，NMOS管T4的源极通过电阻R2连接PNP晶体管T2的发射极；

PMOS管T7的漏极与PMOS管T17的漏极、NMOS管T10的栅极和电阻R3的一端连接，电阻R3其另外一端连接地节点；

PNP晶体管T1与PNP晶体管T2共基极，PNP晶体管T1的基极、PNP晶体管T2的基极与其各自的集电极短接并连接地节点；

一负温度系数电流产生电路，包括：PMOS管T15、PMOS管T16、PMOS管T17、双极PNP晶体管T11、NMOS管T13、T14和电阻R12；

PMOS管T15的栅极、PMOS管T16的栅极和PMOS管T17的栅极连接；

PMOS管T15的漏极与NMOS管T13的栅极连接；

NMOS管T13的栅极与其漏极短接，NMOS管T13与NMOS管T14共栅极，NMOS管T13的源极与PNP晶体管T11的发射极连接；

PMOS管T16的栅极与其漏极短接，并与NMOS管T14的漏极连接，NMOS管T14的源极通过电阻R12连接地节点；

PMOS管T17的漏极通过电阻R3连接地节点；

PNP晶体管T11的基极与其集电极短接，连接地节点；

一缓冲电路结构，包括：电阻R4与高压NMOS管T10；

NMOS管T10的栅极连接电阻R3的一端，电阻R3其另外一端连接地节点，NMOS管T10的漏极通过电阻R4连接输入端，NMOS管T10的源极形成输出端，并通过负载连接地节点。

2.一种模拟电路中的高低电压转换电路，其特征是：电阻R1其一端连接输入端，电阻R1其另一端连接二极管D2的正极、PMOS管T5的源极、PMOS管T6的源极、PMOS管T7的源极、PMOS管T15的源极、PMOS管T16的源极和PMOS管T17的源极；

一钳位保护电路，包括：齐纳二极管D1和二极管D2，二极管D2的负极连接齐纳二极管D1的负极，齐纳二极管D1的正极连接地节点；

一正温度系数电流产生电路，包括：PMOS管T5、PMOS管T6、PMOS管T7、双极PNP晶体管T1、双极PNP晶体管T2、NMOS管T3、NMOS管T4和电阻R2；

PMOS管T5的栅极、PMOS管T6的栅极和PMOS管T7的栅极相互连接；

PMOS管T5的漏极与NMOS管T3的栅极连接；

NMOS管T3的栅极与其漏极短接，NMOS管T3与NMOS管T4管共用栅极，NMOS管T3的源极与PNP晶体管T1的发射极连接；

PMOS管T6的栅极与其漏极短接，并与NMOS管T4的漏极连接，NMOS管T4的源极通过电阻R2连接PNP晶体管T2的发射极；

PMOS管T7的漏极与PMOS管T17的漏极、NMOS管T10的栅极和电阻R3的一端连接，电阻R3其另外一端连接地节点；

PNP晶体管T1与PNP晶体管T2共基极，PNP晶体管T1的基极、PNP晶体管T2的基极与其各自的集电极短接并连接地节点；

一负温度系数电流产生电路，包括：PMOS管T15、PMOS管T16、PMOS管T17、双极PNP晶体管T11、NMOS管T13、T14和电阻R12；

PMOS管T15的栅极、PMOS管T16的栅极和PMOS管T17的栅极连接；

PMOS管T15的漏极与NMOS管T13的栅极连接；

NMOS管T13的栅极与其漏极短接，NMOS管T13与NMOS管T14共栅极，NMOS管T13的源极与PNP晶体管T11的发射极连接；

PMOS管T16的栅极与其漏极短接，并与NMOS管T14的漏极连接，NMOS管T14的源极通过电阻R12连接地节点；

PMOS管T17的漏极通过电阻R3连接地节点；

PNP晶体管T11的基极与其集电极短接，连接地节点；

一缓冲电路结构，包括：电阻R4与高压NMOS管T10；

NMOS管T10的栅极连接电阻R3的一端，电阻R3其另外一端连接地节点，NMOS管T10的漏极通过电阻R4连接输入端，NMOS管T10的源极形成输出端，并通过负载连接地节点。