CN103677056A - 一种提供零温度系数电压的方法及电路 - Google Patents

一种提供零温度系数电压的方法及电路 Download PDF

Info

Publication number
CN103677056A
CN103677056A CN201310246410.XA CN201310246410A CN103677056A CN 103677056 A CN103677056 A CN 103677056A CN 201310246410 A CN201310246410 A CN 201310246410A CN 103677056 A CN103677056 A CN 103677056A
Authority
CN
China
Prior art keywords
resistance
transistor
voltage
bipolar transistor
temperature coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310246410.XA
Other languages
English (en)
Inventor
李振国
原义栋
杨小坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
Beijing Nanrui Zhixin Micro Electronics Technology Co Ltd
Original Assignee
State Grid Corp of China SGCC
Beijing Nanrui Zhixin Micro Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, Beijing Nanrui Zhixin Micro Electronics Technology Co Ltd filed Critical State Grid Corp of China SGCC
Priority to CN201310246410.XA priority Critical patent/CN103677056A/zh
Publication of CN103677056A publication Critical patent/CN103677056A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

本发明公开了一种提供零温度系数电压的方法和电路,电路包括:第一双极型晶体管的集电极和基极接地,发射极连接第四电阻的一端和运算放大器的反相输入端;第二双极型晶体管的集电极和基极接地,发射极连接第一电阻的一端,第一电阻的另一端连接第五电阻的一端和运算放大器的正相输入端;第三双极性晶体管的集电极和基极接地,发射极连接第二电阻的一端;两个晶体管的栅极均连接运算放大器的输出端;源极均连接电源;第一晶体管的漏极连接第四电阻的另一端、第五电阻的另一端;第二晶体管的漏极连接第二电阻的另一端和第三电阻的一端,第三电阻的另一端接地。本发明中,减少了负温度系数电流,降低了电路功耗。

Description

一种提供零温度系数电压的方法及电路
技术领域
本发明涉及集成电路设计领域,尤其涉及一种提供零温度系数电压的方法及电路。
背景技术
带隙基准参考源电路广泛地应用于模拟电路中,带隙基准参考源电路可以提供一个与工艺、电压和温度无关的电压,该电压可用于温度检测电路、数据转换器、低压差线性稳压器等电路中。
在深亚微米工艺下,电源电压往往只有1V左右,小于带隙电压1.2V,因此采用传统结构的带隙基准参考电路无法实现在低电源电压下工作。
在目前的技术实现中,通过采用正负温度系数电流加权技术,得到一个低温度系数电流,并将该电流送给一个低温度系数的电阻,得到一个低于1V的带隙参考电压。
然而,现有技术存在以下缺点:采用正负温度系数的电流加权,需要两个电流,功耗比较大;电路中产生正、负温度系数电流的电阻的个数多,并要求很好的匹配,因此实现难度大、要求高。
发明内容
为了解决现有技术中存在的上述缺陷,本发明提出一种提供零温度系数电压的方法及电路,能够简便地提供工作于1V以下的零温度系数电压。
本发明的一个方面,提供一种带隙基准参考源电路,包括第一双极型晶体管、第二双极型晶体管、第三双极型晶体管、第一晶体管、第二晶体管、运算放大器、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻;其中:
所述第一双极型晶体管的集电极和基极接地,发射极连接所述第四电阻的一端和所述运算放大器的反相输入端;
所述第二双极型晶体管的集电极和基极接地,发射极连接所述第一电阻的一端,所述第一电阻的另一端连接所述第五电阻的一端和所述运算放大器的正相输入端;
所述第三双极性晶体管的集电极和基极接地,发射极连接所述第二电阻的一端;
所述第一晶体管的栅极和所述第二晶体管的栅极连接所述运算放大器的输出端;所述第一晶体管的源极和所述第二晶体管的源极连接电源;所述第一晶体管的漏极连接所述第四电阻的另一端、所述第五电阻的另一端;所述第二晶体管的漏极连接所述第二电阻的另一端和第三电阻的一端,所述第三电阻的另一端接地。
作为上述技术方案的优选,所述第四电阻与第五电阻的阻值相等。
作为上述技术方案的优选,所述第三电阻由第六电阻和第七电阻串联替代。
作为上述技术方案的优选,所述第一晶体管、第二晶体管、第三晶体管为MOS场效应管或双极性晶体管。
作为上述技术方案的优选,所述第一晶体管与第二晶体管尺寸相等。
本发明的另一方面,提供一种零温度系数电压的方法,包括提供上述带隙基准参考源电路,还包括以下步骤:
设置误差放大器的正相输入端和反相输入端具有相等的电压;
调节第一电阻、第二电阻和第三电阻,使第二电阻上的正温度系数的电压与第三双极型晶体管的负温度系数的电压相加,得到零温度系数的第一电压;
调节第四电阻、第五电阻,使所述第一电压降低到小于1V,同时使得第一晶体管、第二晶体管的漏极端的电压相等。
作为上述技术方案的优选,当所述第三电阻由第六电阻和第七电阻串联替代时,所述方法还包括:
调节所述第六电阻、第七电阻的相对大小,得到范围在0V和第一电压之间的零温度系数的第二电压。
本发明中,第一晶体管和第二晶体管中减少了负温度系数电流,降低了电路功耗;需要匹配的电阻为第一电阻、第二电阻、第三电阻,与传统的1V低压带隙基准参考源相比,减少一个电阻匹配要求,可得到更好匹配特性;各支路的电流均为PTAT电流,降低了电路的工作电流。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
下面通过附图和实施例,对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例一起用于解释本发明,并不构成对本发明的限制。在附图中:
图1是本发明实施例提出的带隙基准参考源电路的结构图;
图2是本发明实施例提出的另一种带隙基准参考源电路的结构图;
图3是本发明实施例中提供零温度系数电压的方法的流程图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。
如图1所示为本发明实施例提出的带隙基准参考源电路,包括:
第一双极型晶体管Q1、第二双极型晶体管Q2、第三双极型晶体管Q3、第一晶体管M1、第二晶体管M2、运算放大器A、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5;其中,
第一双极型晶体管Q1的集电极和基极接地,发射极连接第四电阻R4的一端和运算放大器A的反相输入端VN;
第二双极型晶体管Q2的集电极和基极接地,发射极连接第一电阻R1的一端,第一电阻R1的另一端连接第五电阻R5的一端和运算放大器A的正相输入端VP;
第三双极性晶体管Q3的集电极和基极接地,发射极连接第二电阻R2的一端;
第一晶体管M1的栅极和第二晶体管M2的栅极连接运算放大器A的输出端;第一晶体管M1的源极和第二晶体管M2的源极连接电源VDD;第一晶体管M1的漏极连接第四电阻R4的另一端、第五电阻R5的另一端;第二晶体管M2的漏极接第二电阻R2的另一端和第三电阻R3的一端,第三电阻R3的另一端接地。
以下,详细说明本发明实施例提出的带隙基准参考源电路的原理:
首先做出如下假设:
1、误差放大器A的增益足够大,并且输入阻抗无穷大,使得VP、VN点的电压相等;
2、忽略电路中的失配,如电阻间的失配、晶体管间的失配,双极型晶体管间的失配。
双极型晶体管的集电极电流与其发射极-基极电压之间的关系为:
I C = I s · e V EB / V T - - - ( 1 )
其中,Is为双极型晶体管的饱和电流,VT为热电压,VT=KT/q;K为波尔兹曼常数,T为绝对温度,q为电子电荷,VEB为双极型晶体管的发射极-基极电压。
双极型晶体管中的电流为:
I Q = I E = I B + I C = ( 1 + 1 / β F ) I s · e V EB / V T - - - ( 2 )
其中,IC=IB×βF,IB为双极型晶体管的基极电流,βF为直流放大系数。
所以,双极型晶体管的发射极-基极电压为:
V EB = V T · ln ( I Q ( 1 + 1 / β F ) × I s ) - - - ( 3 )
在图1中,第四电阻R4、第五电阻R5大小相等,误差放大器A的正负输入端电压也相等,所以第四电阻R4、第五电阻R5中的电流相等;因此第一双极型晶体管Q1、第二双极型Q2中的电流IQ1、IQ2相等,二者的发射极-基极电压之差为:
ΔV EB = V EB 1 - V EB 2 = V T · ln I Q 1 I s 1 I s 2 I Q 2 = V T · ln I s 2 I s 1 - - - ( 4 )
在式(4)中,假定第一双极型晶体管Q1、第二双极型晶体管Q2的发射极面积之比为1:N,因此二者的饱和电流之比:
Is1:Is2=1:N   (5)
因此,第一双极型晶体管Q1、第二双极型晶体管Q2的发射极-基极电压之差为:
ΔVEB=VT·ln N   (6)
从图1中看到,第一双极型晶体管Q1、第二双极型晶体管Q2中的电流等于电阻R1中电流:
I Q 1 = I Q 2 = ΔV EB R 1 = V T · ln N R 1 - - - ( 7 )
由此可见,第一双极型晶体管Q1电流IQ1、第二双极型晶体管Q2电流IQ2为正温度系数的电流。
在本实施例中,假设第一晶体管M1与第二晶体管M2尺寸相等,二者电流也相等,大小为两个双极型晶体管中的电流之和:
IM1=IM2=IQ1+IQ2   (8)
输出电压VBG为:
VBG = V EB 3 + 2 · V EB 1 - V EB 2 R 1 · R 2 · R 3 R 2 + R 3 - - - ( 9 )
其中,VEB3为第三双极型晶体管Q3的负温度系数的电压,
Figure BDA00003376924900053
产生正比于温度的正温度系数的电压,通过适当设置电阻R1、R2、R3的阻值,可以得到零温度系数电压VBG。通过调整R4、R5的阻值,使本参考源电路的工作电压低到1V。
本发明中,通过采用第一双极型晶体管Q1、第二双极型晶体管Q2和第一电阻R1,得到一个正温度系数的电流;该电流由第一晶体管M1提供,第一晶体管M1和第二晶体管M2的栅极均受误差放大器A的控制,二者产生的电流成比例,与二者的宽长比成比例,与温度成正比的电流产生电路产生的电流IM1全部流过第一晶体管M1,第二晶体管M2将按比例复制这个PTAT(proportional to absolute temperature,正温度系数)电流,第一晶体管M1、第二晶体管M2组成镜像结构,因此,第二晶体管M2中的电流也为正温度系数电流;第二晶体管M2将得到的PTAT电流IM2送给电阻R2、R3和第三双极型晶体管Q3,产生零温度系数的带隙基准电压VBG,与现有技术相比,第一晶体管M1和第二晶体管M2中减少了负温度系数电流,降低了电路功耗。同时,可通过调整R4、R5的阻值,使本参考源电路的工作电压低到1V,同时使得第一晶体管M1、第二晶体管M2的漏端电压相等,减小由沟道调制效应引起的,改善第一晶体管M1与第二晶体管M2中电流的匹配精度。
本发明中,需要匹配的电阻为R1、R2、R3,与传统的1V低压带隙基准参考源相比,减少一个电阻匹配要求,可得到更好匹配特性。
本发明中,各支路的电流均为PTAT电流,降低了电路的工作电流。
如图2所示的实施例中,将上述第三电阻R3替换为两个串联的电阻R3A和R3B,由此,可以获取R3B上的电压VBGLV:
VBGLV = VBG · R 3 B R 3 A + R 3 B - - - ( 10 )
电压VBGLV也是一个零温度系数的电压,通过调整R3A、R3B的相对大小,可以调整VBGLV的大小,使其在0V和VBG之间变化。
如图3所示,本发明实施例提出的提供零温度系数电压的方法,包括提供上述带隙基准参考源电路,还包括以下步骤:
步骤S301:设置误差放大器A的正相输入端和反相输入端具有相等的电压;
步骤S302:调节第一电阻R1、第二电阻R2和第三电阻R3,使第二电阻R2上的正温度系数的电压与第三双极型晶体管Q3的负温度系数的电压相加,得到零温度系数的第一电压;
步骤S303:调节第四电阻R4、第五电阻R5,使所述第一电压降低到小于1V,同时使得第一晶体管、第二晶体管的漏极端的电压相等。
优选的,当所述第三电阻R3由第六电阻R3A和第七电阻R3B串联替代时,所述方法还包括:
调节所述第六电阻R3A、第七电阻R3B的相对大小,得到范围在0V和第一电压之间的零温度系数的第二电压。
本领域内的技术人员应明白,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种带隙基准参考源电路,其特征在于,包括第一双极型晶体管、第二双极型晶体管、第三双极型晶体管、第一晶体管、第二晶体管、运算放大器、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻;其中:
所述第一双极型晶体管的集电极和基极接地,发射极连接所述第四电阻的一端和所述运算放大器的反相输入端;
所述第二双极型晶体管的集电极和基极接地,发射极连接所述第一电阻的一端,所述第一电阻的另一端连接所述第五电阻的一端和所述运算放大器的正相输入端;
所述第三双极性晶体管的集电极和基极接地,发射极连接所述第二电阻的一端;
所述第一晶体管的栅极和所述第二晶体管的栅极连接所述运算放大器的输出端;所述第一晶体管的源极和所述第二晶体管的源极连接电源;所述第一晶体管的漏极连接所述第四电阻的另一端、所述第五电阻的另一端;所述第二晶体管的漏极连接所述第二电阻的另一端和第三电阻的一端,所述第三电阻的另一端接地。
2.根据权利要求1所述的电路,其特征在于,所述第四电阻与第五电阻的阻值相等。
3.根据权利要求1或2所述的电路,其特征在于,所述第三电阻由第六电阻和第七电阻串联替代。
4.根据权利要求1或2所述的电路,其特征在于,所述第一晶体管、第二晶体管、第三晶体管为MOS场效应管或双极性晶体管。
5.根据权利要求3所述的电路,其特征在于,所述第一晶体管、第二晶体管、第三晶体管为MOS场效应管或双极性晶体管。
6.根据权利要求1或2所示的电路,其特征在于,所述第一晶体管M1与第二晶体管M2尺寸相等。
7.根据权利要求3所示的电路,其特征在于,所述第一晶体管与第二晶体管尺寸相等。
8.根据权利要求4所示的电路,其特征在于,所述第一晶体管与第二晶体管尺寸相等。
9.一种提供零温度系数电压的方法,其特征在于,包括提供如权利要求1所述的带隙基准参考源电路,还包括以下步骤:
设置误差放大器的正相输入端和反相输入端具有相等的电压;
调节第一电阻、第二电阻和第三电阻,使第二电阻上的正温度系数的电压与第三双极型晶体管的负温度系数的电压相加,得到零温度系数的第一电压;
调节第四电阻、第五电阻,使所述第一电压降低到小于1V,同时使得第一晶体管、第二晶体管的漏极端的电压相等。
10.根据权利要求9所述的方法,其特征在于,当所述第三电阻由第六电阻和第七电阻串联替代时,所述方法还包括:
调节所述第六电阻、第七电阻的相对大小,得到范围在0V和第一电压之间的零温度系数的第二电压。
CN201310246410.XA 2013-06-20 2013-06-20 一种提供零温度系数电压的方法及电路 Pending CN103677056A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310246410.XA CN103677056A (zh) 2013-06-20 2013-06-20 一种提供零温度系数电压的方法及电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310246410.XA CN103677056A (zh) 2013-06-20 2013-06-20 一种提供零温度系数电压的方法及电路

Publications (1)

Publication Number Publication Date
CN103677056A true CN103677056A (zh) 2014-03-26

Family

ID=50314925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310246410.XA Pending CN103677056A (zh) 2013-06-20 2013-06-20 一种提供零温度系数电压的方法及电路

Country Status (1)

Country Link
CN (1) CN103677056A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107066023A (zh) * 2015-11-16 2017-08-18 德州仪器德国股份有限公司 低电压电流模式带隙电路及方法
CN107608440A (zh) * 2017-10-25 2018-01-19 北京智芯微电子科技有限公司 一种带隙基准参考源电路
US11815927B1 (en) 2022-05-19 2023-11-14 Changxin Memory Technologies, Inc. Bandgap reference circuit and chip
WO2023221210A1 (zh) * 2022-05-19 2023-11-23 长鑫存储技术有限公司 带隙基准电路与芯片
CN117130422A (zh) * 2022-05-19 2023-11-28 上海韦尔半导体股份有限公司 基准电压电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6529066B1 (en) * 2000-02-28 2003-03-04 National Semiconductor Corporation Low voltage band gap circuit and method
JP2006031246A (ja) * 2004-07-14 2006-02-02 Seiko Epson Corp 基準電流発生回路
CN101105699A (zh) * 2007-08-10 2008-01-16 启攀微电子(上海)有限公司 输出电压可调节的带隙基准电压电路
CN102541145A (zh) * 2010-12-07 2012-07-04 上海华虹Nec电子有限公司 低压可调节带隙基准源的电路
CN202383552U (zh) * 2011-10-21 2012-08-15 唐娅 一种改进的带隙基准电压源
CN202404471U (zh) * 2011-11-24 2012-08-29 苏州思瑞浦微电子科技有限公司 一种带隙基准源

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6529066B1 (en) * 2000-02-28 2003-03-04 National Semiconductor Corporation Low voltage band gap circuit and method
JP2006031246A (ja) * 2004-07-14 2006-02-02 Seiko Epson Corp 基準電流発生回路
CN101105699A (zh) * 2007-08-10 2008-01-16 启攀微电子(上海)有限公司 输出电压可调节的带隙基准电压电路
CN102541145A (zh) * 2010-12-07 2012-07-04 上海华虹Nec电子有限公司 低压可调节带隙基准源的电路
CN202383552U (zh) * 2011-10-21 2012-08-15 唐娅 一种改进的带隙基准电压源
CN202404471U (zh) * 2011-11-24 2012-08-29 苏州思瑞浦微电子科技有限公司 一种带隙基准源

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107066023A (zh) * 2015-11-16 2017-08-18 德州仪器德国股份有限公司 低电压电流模式带隙电路及方法
CN107608440A (zh) * 2017-10-25 2018-01-19 北京智芯微电子科技有限公司 一种带隙基准参考源电路
US11815927B1 (en) 2022-05-19 2023-11-14 Changxin Memory Technologies, Inc. Bandgap reference circuit and chip
WO2023221210A1 (zh) * 2022-05-19 2023-11-23 长鑫存储技术有限公司 带隙基准电路与芯片
CN117130422A (zh) * 2022-05-19 2023-11-28 上海韦尔半导体股份有限公司 基准电压电路

Similar Documents

Publication Publication Date Title
CN103677031B (zh) 一种提供零温度系数电压和电流的方法及电路
CN100514249C (zh) 一种带隙基准源产生装置
CN102622031B (zh) 一种低压高精度带隙基准电压源
CN101840240B (zh) 一种可调式多值输出的基准电压源
CN103309392B (zh) 一种二阶温度补偿的无运放全cmos基准电压源
CN103631297B (zh) 低压输出带隙基准电路
CN101930248B (zh) 可调负电压基准电路
CN103389766B (zh) 一种亚阈值非带隙基准电压源
CN103631306B (zh) 具有低温度系数的电流源基准电路
CN103677056A (zh) 一种提供零温度系数电压的方法及电路
CN104156026B (zh) 一种无电阻全温补偿非带隙基准源
CN102385411A (zh) 参考电流产生电路
CN103399611A (zh) 高精度无电阻带隙基准电压源
CN105955391A (zh) 一种带隙基准电压产生方法及电路
CN109491433A (zh) 一种适用于图像传感器的基准电压源电路结构
CN104977968B (zh) 一种高阶温度补偿的带隙基准电路
CN109240407A (zh) 一种基准源
CN109669501A (zh) 电压调节器
CN111381625B (zh) 一种基准源电路
CN102722205A (zh) 一种低压带隙基准产生电路
CN106843350A (zh) 带隙基准电路
CN203204485U (zh) 一种带隙基准电路
CN208506628U (zh) 基准电压电路
CN103645765B (zh) 一种用于高压功率mosfet电路中的高压大电流控制电路
CN203950228U (zh) 电流源电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140326